JPH06164281A - 高周波帯高出力増幅器 - Google Patents
高周波帯高出力増幅器Info
- Publication number
- JPH06164281A JPH06164281A JP31888792A JP31888792A JPH06164281A JP H06164281 A JPH06164281 A JP H06164281A JP 31888792 A JP31888792 A JP 31888792A JP 31888792 A JP31888792 A JP 31888792A JP H06164281 A JPH06164281 A JP H06164281A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- output
- amplifier
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Amplifiers (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 歪みによる隣接チャネル間干渉を問題とする
小チャネルスペーシングを要求するようなシステムに適
用可能で、小型・軽量で歪みがなく、高効率・低歪化出
力が可能な高周波帯高出力増幅器を得ることである。 【構成】 本発明の高周波帯高出力増幅器の制御回路３
４では、加算器３２で飽絡線検波した入力検波信号に入
力オフセット電圧Ｖｇｓ ｏｆｆｓｅｔを加算したもの
を入力印加電圧として、入力側電圧供給部２３を介して
最終段増幅素子１１のゲートへ入力し正帰還制御する。
大振幅入力の場合には、直流増幅器３０、加算器３２を
介して最終段増幅素子１１の入力として到達し動作点を
Ｂ、Ｃ級とした上で電圧帰還回路１９が作動し高効率化
・低歪化が図られる。中振幅から小振幅入力時は入力側
検波部１３の出力は小さくなることにより、最終段増幅
素子１１の入力は浅くなり動作点はＡ級に移行し線形動
作領域での増幅を行うことにより波形歪みが改善され
る。
小チャネルスペーシングを要求するようなシステムに適
用可能で、小型・軽量で歪みがなく、高効率・低歪化出
力が可能な高周波帯高出力増幅器を得ることである。 【構成】 本発明の高周波帯高出力増幅器の制御回路３
４では、加算器３２で飽絡線検波した入力検波信号に入
力オフセット電圧Ｖｇｓ ｏｆｆｓｅｔを加算したもの
を入力印加電圧として、入力側電圧供給部２３を介して
最終段増幅素子１１のゲートへ入力し正帰還制御する。
大振幅入力の場合には、直流増幅器３０、加算器３２を
介して最終段増幅素子１１の入力として到達し動作点を
Ｂ、Ｃ級とした上で電圧帰還回路１９が作動し高効率化
・低歪化が図られる。中振幅から小振幅入力時は入力側
検波部１３の出力は小さくなることにより、最終段増幅
素子１１の入力は浅くなり動作点はＡ級に移行し線形動
作領域での増幅を行うことにより波形歪みが改善され
る。
Description
【０００１】
【産業上の利用分野】本発明は、高周波帯高出力増幅
器、特に、通信端局における高周波帯高出力増幅器の最
終段増幅器に関する。
器、特に、通信端局における高周波帯高出力増幅器の最
終段増幅器に関する。
【０００２】
【従来の技術】従来、この種の増幅器回路構成として
は、図３に示すようにＡ級動作の増幅器に比して優れた
効率を持つＢ級及びＣ級動作のＦＥＴ増幅器（最終段増
幅素子）１１に対して飽絡線帰還を施した電圧帰還回路
１９によって、高効率化及び低歪化を図っていた。
は、図３に示すようにＡ級動作の増幅器に比して優れた
効率を持つＢ級及びＣ級動作のＦＥＴ増幅器（最終段増
幅素子）１１に対して飽絡線帰還を施した電圧帰還回路
１９によって、高効率化及び低歪化を図っていた。
【０００３】この高周波帯高出力増幅器は、高周波変調
入力信号１０−１を入力として受ける入力接栓１０ａ、
ディプレッション型の電界効果型トランジスタ（ＦＥ
Ｔ）増幅器であって終段に設けられた前記最終段増幅素
子１１、高周波変調入力信号１０−１の励振用として設
けられ、増幅信号１２−１を出力する初段増幅素子１
２、最終段増幅素子１１のゲートに接続されゲート電圧
Ｖｇｓ ｆｉｘを供給する入力側電圧供給部２３、高周
波帯高出力信号１０−２に負帰還を与える電圧帰還回路
１９、及び高出力に増幅された高周波帯高出力信号１０
−２を送出する出力接栓１０ｂを有する。
入力信号１０−１を入力として受ける入力接栓１０ａ、
ディプレッション型の電界効果型トランジスタ（ＦＥ
Ｔ）増幅器であって終段に設けられた前記最終段増幅素
子１１、高周波変調入力信号１０−１の励振用として設
けられ、増幅信号１２−１を出力する初段増幅素子１
２、最終段増幅素子１１のゲートに接続されゲート電圧
Ｖｇｓ ｆｉｘを供給する入力側電圧供給部２３、高周
波帯高出力信号１０−２に負帰還を与える電圧帰還回路
１９、及び高出力に増幅された高周波帯高出力信号１０
−２を送出する出力接栓１０ｂを有する。
【０００４】前記電圧帰還回路１９は、高効率の動作の
保持するためＢ級又はＣ級等の非線形領域での動作によ
って歪んだ歪成分を除去するものである。この電圧帰還
回路１９は、入力側検波器１３ａを持ち増幅信号１２−
１を飽絡線検波し増幅信号１２−１の変調波成分を抽出
した検波信号１３−１を出力する入力検波部１３、出力
側検波器１５ａ及び減衰器１５ｂを備え、飽絡線検波し
増幅信号１１−２の変調成分を抽出した検波信号１５−
１を出力する出力検波部１５、検波信号１３−１と検波
信号１５−１との差分１６−１を検出する差分検出器１
６、差分１６−１を増幅し増幅差分信号１７−１を出力
する差分増幅部１７と、増幅差分信号１７−１を供給す
る供給部１８とを備えている。これにより、歪成分を持
つ入力信号に基づく最終段増幅素子の出力電圧制御が行
われ結果としてＢ級及びＣ級の高効を保持しながら増幅
後の歪成分が軽減される。尚、低消費電力化に対して
も、従来例の飽絡線検波の帰還を施した場合、図４に示
すように変調波飽絡線に追従して最終段増幅素子１１の
出力印加電圧が可変されることにより、平均消費電力は
低減される結果、高効率化を図っている。
保持するためＢ級又はＣ級等の非線形領域での動作によ
って歪んだ歪成分を除去するものである。この電圧帰還
回路１９は、入力側検波器１３ａを持ち増幅信号１２−
１を飽絡線検波し増幅信号１２−１の変調波成分を抽出
した検波信号１３−１を出力する入力検波部１３、出力
側検波器１５ａ及び減衰器１５ｂを備え、飽絡線検波し
増幅信号１１−２の変調成分を抽出した検波信号１５−
１を出力する出力検波部１５、検波信号１３−１と検波
信号１５−１との差分１６−１を検出する差分検出器１
６、差分１６−１を増幅し増幅差分信号１７−１を出力
する差分増幅部１７と、増幅差分信号１７−１を供給す
る供給部１８とを備えている。これにより、歪成分を持
つ入力信号に基づく最終段増幅素子の出力電圧制御が行
われ結果としてＢ級及びＣ級の高効を保持しながら増幅
後の歪成分が軽減される。尚、低消費電力化に対して
も、従来例の飽絡線検波の帰還を施した場合、図４に示
すように変調波飽絡線に追従して最終段増幅素子１１の
出力印加電圧が可変されることにより、平均消費電力は
低減される結果、高効率化を図っている。
【０００５】図５を参照して、この高周波帯高出力増幅
器の最終段増幅素子１１をＢ級動作させた場合のＶｉｎ
−Ｉｏｕｔ特性曲線（Ｖｇｓ−ＩＤＳ特性曲線）が示さ
れている。最終段増幅素子１１はディプレッション型で
Ｖｇｓが負のディプレッション領域で動作されバイアス
のかけ方の一例として図示されているＢ級動作の場合に
は、Ｂ級動作点（Ｖｇｓ ｆｉｘ＝ピンチオフ電圧Ｖｐ
のときの動作点）で入力電圧Ｖｉｎを入力として受け、
入力電圧Ｖｉｎの半サイクルだけ通電して増幅する。こ
のような入出力信号飽絡線検波に基づく増幅素子出力電
圧制御では、増幅素子入力印加電圧を固定としている。
ピンチオフ点Ｖｐで入力電圧Ｖｉが（ａ）大振幅入力の
とき、（ｂ）中振幅入力のとき、（ｃ）小振幅入力のと
きの出力の波形（ａ´）、（ｂ´）、（ｃ´）が得られ
る。
器の最終段増幅素子１１をＢ級動作させた場合のＶｉｎ
−Ｉｏｕｔ特性曲線（Ｖｇｓ−ＩＤＳ特性曲線）が示さ
れている。最終段増幅素子１１はディプレッション型で
Ｖｇｓが負のディプレッション領域で動作されバイアス
のかけ方の一例として図示されているＢ級動作の場合に
は、Ｂ級動作点（Ｖｇｓ ｆｉｘ＝ピンチオフ電圧Ｖｐ
のときの動作点）で入力電圧Ｖｉｎを入力として受け、
入力電圧Ｖｉｎの半サイクルだけ通電して増幅する。こ
のような入出力信号飽絡線検波に基づく増幅素子出力電
圧制御では、増幅素子入力印加電圧を固定としている。
ピンチオフ点Ｖｐで入力電圧Ｖｉが（ａ）大振幅入力の
とき、（ｂ）中振幅入力のとき、（ｃ）小振幅入力のと
きの出力の波形（ａ´）、（ｂ´）、（ｃ´）が得られ
る。
【０００６】
【発明が解決しようとする課題】ところで、入力電圧Ｖ
ｉｎが大振幅入力のときにはＶｉｎ−Ｉｏｕｔ特性曲線
線の形領域で動作しているため高効率化、低歪化には効
果的である。一方、入力電圧Ｖｉｎが小振幅入力のとき
には、Ｖｉｎ−Ｉｏｕｔ特性曲線線の非線形領域で動作
して歪みが少し発生するが、クリッピングを起こさない
入出力状態では、高効率化、低歪化に影響はない。
ｉｎが大振幅入力のときにはＶｉｎ−Ｉｏｕｔ特性曲線
線の形領域で動作しているため高効率化、低歪化には効
果的である。一方、入力電圧Ｖｉｎが小振幅入力のとき
には、Ｖｉｎ−Ｉｏｕｔ特性曲線線の非線形領域で動作
して歪みが少し発生するが、クリッピングを起こさない
入出力状態では、高効率化、低歪化に影響はない。
【０００７】しかしながら、中振幅入力のときには、Ｖ
ｉｎ−Ｉｏｕｔ特性曲線のＩｏｕｔの立上がりが非線形
領域に入ってしまうため出力波形に歪みがかなり発生す
るため、歪みにより出力波形が非常に低下する。
ｉｎ−Ｉｏｕｔ特性曲線のＩｏｕｔの立上がりが非線形
領域に入ってしまうため出力波形に歪みがかなり発生す
るため、歪みにより出力波形が非常に低下する。
【０００８】従って、歪みによる隣接チャネル間干渉を
問題とする小周波数スペーシング分割、即ち、小チャネ
ルスペーシングを要求するようなシステムの実現は困難
である。
問題とする小周波数スペーシング分割、即ち、小チャネ
ルスペーシングを要求するようなシステムの実現は困難
である。
【０００９】そこで、本発明の技術的課題は、歪みによ
る隣接チャネル間干渉を問題とする小チャネルスペーシ
ングを要求するようなシステムに適用可能で、歪みがな
く、高効率・低歪化出力が可能な高周波帯高出力増幅器
を得ることである。
る隣接チャネル間干渉を問題とする小チャネルスペーシ
ングを要求するようなシステムに適用可能で、歪みがな
く、高効率・低歪化出力が可能な高周波帯高出力増幅器
を得ることである。
【００１０】
【課題を解決するための手段】本発明によれば、高出力
増幅器の最終段として設けられたＦＥＴ増幅器の入力の
一部と出力の一部とをそれぞれ検波し、該出力検波電圧
が該入力検波電圧に一致するように該ＦＥＴ増幅器を制
御するようにした高周波帯高出力増幅器において、前記
入力検波信号を直流増幅器に入力し、その出力電圧を入
力オフセット電圧で加算した電圧をもって前記ＦＥＴ増
幅器の入力の印加電圧を制御する制御回路を有すること
を特徴とする高周波帯高出力増幅器が得られる。
増幅器の最終段として設けられたＦＥＴ増幅器の入力の
一部と出力の一部とをそれぞれ検波し、該出力検波電圧
が該入力検波電圧に一致するように該ＦＥＴ増幅器を制
御するようにした高周波帯高出力増幅器において、前記
入力検波信号を直流増幅器に入力し、その出力電圧を入
力オフセット電圧で加算した電圧をもって前記ＦＥＴ増
幅器の入力の印加電圧を制御する制御回路を有すること
を特徴とする高周波帯高出力増幅器が得られる。
【００１１】
【作用】飽絡線検波した入力検波信号の振幅に応じて、
ＦＥＴ増幅器の入力のバイアス点が制御される。即ち、
ＦＥＴ増幅器の入力の動作点である動作領域が、入力検
波信号の振幅に応じて適宜移行する。入力検波信号が大
振幅の場合には、ＦＥＴ増幅器の所定の動作点はＢ級動
作領域に移行する。また、入力検波信号が中振幅以下の
場合には、波形歪みが有るため、ＦＥＴ増幅器の所定の
動作点はＡ級動作領域に移行する。
ＦＥＴ増幅器の入力のバイアス点が制御される。即ち、
ＦＥＴ増幅器の入力の動作点である動作領域が、入力検
波信号の振幅に応じて適宜移行する。入力検波信号が大
振幅の場合には、ＦＥＴ増幅器の所定の動作点はＢ級動
作領域に移行する。また、入力検波信号が中振幅以下の
場合には、波形歪みが有るため、ＦＥＴ増幅器の所定の
動作点はＡ級動作領域に移行する。
【００１２】
【実施例】本発明の一実施例による高周波帯高出力増幅
器について図面を参照して説明する。
器について図面を参照して説明する。
【００１３】図１を参照して、本実施例の高周波帯高出
力増幅器は、従来例と異なるのは、制御回路３４を備え
ている点である。制御回路３４は、最終段増幅素子１１
の動作点である動作領域を所定の領域に移行するように
正帰還制御する回路で、入力側電圧供給部２３と、飽絡
線検波した入力検波信号を増幅する直流増幅器３０と、
増幅した入力検波信号に入力オフセット電圧Ｖｇｓ ｏ
ｆｆｓｅｔを加算する加算器３２とを備えている。
力増幅器は、従来例と異なるのは、制御回路３４を備え
ている点である。制御回路３４は、最終段増幅素子１１
の動作点である動作領域を所定の領域に移行するように
正帰還制御する回路で、入力側電圧供給部２３と、飽絡
線検波した入力検波信号を増幅する直流増幅器３０と、
増幅した入力検波信号に入力オフセット電圧Ｖｇｓ ｏ
ｆｆｓｅｔを加算する加算器３２とを備えている。
【００１４】本実施例の高周波帯高出力増幅器の動作に
ついて説明をする。
ついて説明をする。
【００１５】大振幅入力に対しては、入力側検波器１３
ａの出力電圧は大きくなり、直流増幅器３０、加算器３
２、入力側電圧供給部２３を介して最終段増幅素子１１
のゲートに入力される。最終段増幅素子１１の入力印加
電圧としては、Ｂ級動作の場合にはピンチオフ電圧に、
Ｃ級動作の場合には負の側に深くバイアスする。ここ
で、Ｂ級、Ｃ級の設定は、直流増幅器３０の利得を可変
することにより行われる。最終段増幅素子１１の入力印
加電圧に対して、飽絡線検波の帰還動作がかかり、Ｂ、
Ｃ級による大出力時の高効率化・低歪化が図られる。
ａの出力電圧は大きくなり、直流増幅器３０、加算器３
２、入力側電圧供給部２３を介して最終段増幅素子１１
のゲートに入力される。最終段増幅素子１１の入力印加
電圧としては、Ｂ級動作の場合にはピンチオフ電圧に、
Ｃ級動作の場合には負の側に深くバイアスする。ここ
で、Ｂ級、Ｃ級の設定は、直流増幅器３０の利得を可変
することにより行われる。最終段増幅素子１１の入力印
加電圧に対して、飽絡線検波の帰還動作がかかり、Ｂ、
Ｃ級による大出力時の高効率化・低歪化が図られる。
【００１６】また、中振幅入力に対しては、入力側検波
器１３ａの出力電圧は大振幅入力の場合に比して小さく
なり、最終段増幅素子１１のゲートに入力印加電圧は、
負の側に浅くバイアスされ、Ａ級動作となる。従って、
動作点が非線形領域から線形領域に移動し、中振幅スィ
ングがＶｉｎ−Ｉｏｕｔ特性上の線形動作領域で行われ
ることから、従来例のＢ級、Ｃ級の固定バイアス時に比
して波形歪みは改善される。
器１３ａの出力電圧は大振幅入力の場合に比して小さく
なり、最終段増幅素子１１のゲートに入力印加電圧は、
負の側に浅くバイアスされ、Ａ級動作となる。従って、
動作点が非線形領域から線形領域に移動し、中振幅スィ
ングがＶｉｎ−Ｉｏｕｔ特性上の線形動作領域で行われ
ることから、従来例のＢ級、Ｃ級の固定バイアス時に比
して波形歪みは改善される。
【００１７】更に、小振幅入力に対しては、最終段増幅
素子１１のゲートに入力印加電圧は、０Ｖに近くなり浅
い動作点となる。直流増幅器３０の出力電圧が０Ｖの方
向に移動し０Ｖになっても、この入力印加電圧は、加算
器３２に加算された入力オフセット電圧Ｖｇｓ ｏｆｆ
ｓｅｔより浅くはならないから、Ａ級動作を保証してい
る。
素子１１のゲートに入力印加電圧は、０Ｖに近くなり浅
い動作点となる。直流増幅器３０の出力電圧が０Ｖの方
向に移動し０Ｖになっても、この入力印加電圧は、加算
器３２に加算された入力オフセット電圧Ｖｇｓ ｏｆｆ
ｓｅｔより浅くはならないから、Ａ級動作を保証してい
る。
【００１８】上述したように、本実施例の高周波帯高出
力増幅器は、中小振幅入力に対しては高効率化のメリッ
トは少ないことら、低歪化を主眼として動作する。
力増幅器は、中小振幅入力に対しては高効率化のメリッ
トは少ないことら、低歪化を主眼として動作する。
【００１９】
【発明の効果】以上説明したように、本発明は制御回路
を備え、飽絡線検波した入力検波信号に応じて、ＦＥＴ
増幅器の動作点である動作領域を適宜移行させるダイナ
ミックな最終段増幅素子入出力印加電圧制御を施すこと
により、高周波帯高出力増幅器に入力される変調高周波
信号の種類、即ち、ＰＳＫ（位相偏移変調）の方式によ
らず、歪みによる変調波サイドローブに起因した隣接チ
ャネル間干渉等を問題とする小チャネルスペーシングを
要求するようなシステムに適用可能で、歪みがなく、高
効率・低歪化出力が可能となる。
を備え、飽絡線検波した入力検波信号に応じて、ＦＥＴ
増幅器の動作点である動作領域を適宜移行させるダイナ
ミックな最終段増幅素子入出力印加電圧制御を施すこと
により、高周波帯高出力増幅器に入力される変調高周波
信号の種類、即ち、ＰＳＫ（位相偏移変調）の方式によ
らず、歪みによる変調波サイドローブに起因した隣接チ
ャネル間干渉等を問題とする小チャネルスペーシングを
要求するようなシステムに適用可能で、歪みがなく、高
効率・低歪化出力が可能となる。
【００２０】また、本発明によれば、熱放射用のラジエ
ターを小型できる結果、通信端局の小型・軽量化を図る
こともできる。
ターを小型できる結果、通信端局の小型・軽量化を図る
こともできる。
【図１】本発明の一実施例による高周波帯高出力増幅器
のブロック図である。
のブロック図である。
【図２】図１のＦＥＴ増幅器の動作点の移行を説明する
ためのＶｇｓ−ＩＤＳ特性曲線である。
ためのＶｇｓ−ＩＤＳ特性曲線である。
【図３】高周波帯高出力増幅器の従来例のブロック図で
ある。
ある。
【図４】図３の変調波成分、変調波飽絡線、高周波帯高
出力信号の波形である。
出力信号の波形である。
【図５】図３のＦＥＴ増幅器の動作点の移行を説明する
ためのＶｉｎ−Ｉｏｕｔ（Ｖｇｓ−ＩＤＳ）特性曲線で
ある。
ためのＶｉｎ−Ｉｏｕｔ（Ｖｇｓ−ＩＤＳ）特性曲線で
ある。
１０ａ 入力接栓 １０ｂ 出力接栓 １１ 最終段増幅素子 １２ 初段増幅素子 １３ 入力側検波部 １３−１ 検波信号 １３ａ 入力側検波器 １５ 出力側検波部 １５−１ 検波信号 １５ａ 出力側検波器 １５ｂ 減衰器 １６ 差分検出器 １６−１ 差分 １７−１ 増幅差分信号 １８ 出力側電圧供給部 １９ 電圧帰還回路 ２３ 入力側電圧供給部 ３０ 直流増幅器 ３２ 加算器 ３４ 制御回路
Claims (1)
- 【請求項１】 高出力増幅器の最終段として設けられた
ＦＥＴ増幅器の入力の一部と出力の一部とをそれぞれ検
波し、該出力検波電圧が該入力検波電圧に一致するよう
に該ＦＥＴ増幅器を制御するようにした高周波帯高出力
増幅器において、前記入力検波信号を直流増幅器に入力
し、その出力電圧を入力オフセット電圧で加算した電圧
をもって前記ＦＥＴ増幅器の入力の印加電圧を制御する
制御回路を有することを特徴とする高周波帯高出力増幅
器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31888792A JPH0795664B2 (ja) | 1992-11-27 | 1992-11-27 | 高周波帯高出力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31888792A JPH0795664B2 (ja) | 1992-11-27 | 1992-11-27 | 高周波帯高出力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164281A true JPH06164281A (ja) | 1994-06-10 |
| JPH0795664B2 JPH0795664B2 (ja) | 1995-10-11 |
Family
ID=18104078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31888792A Expired - Fee Related JPH0795664B2 (ja) | 1992-11-27 | 1992-11-27 | 高周波帯高出力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0795664B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698950A2 (en) | 1994-08-23 | 1996-02-28 | Sumitomo Wiring Systems, Ltd. | Wiring construction of electrical connection box |
| JPH10511235A (ja) * | 1994-09-14 | 1998-10-27 | エリクソン インコーポレイテッド | 効率的な線形電力増幅 |
-
1992
- 1992-11-27 JP JP31888792A patent/JPH0795664B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0698950A2 (en) | 1994-08-23 | 1996-02-28 | Sumitomo Wiring Systems, Ltd. | Wiring construction of electrical connection box |
| US5778528A (en) * | 1994-08-23 | 1998-07-14 | Sumitomo Wiring Systems, Ltd. | Wiring construction of electrical connection box |
| US5791933A (en) * | 1994-08-23 | 1998-08-11 | Sumitomo Wiring Systems, Ltd. | Wiring construction of electrical connection box |
| JPH10511235A (ja) * | 1994-09-14 | 1998-10-27 | エリクソン インコーポレイテッド | 効率的な線形電力増幅 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0795664B2 (ja) | 1995-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101139576B1 (ko) | 개선된 전력증폭기 구조 | |
| US7440733B2 (en) | Constant gain nonlinear envelope tracking high efficiency linear amplifier | |
| US7068984B2 (en) | Systems and methods for amplification of a communication signal | |
| US7525377B2 (en) | Method for controlling a linear power amplifier | |
| US20200136567A1 (en) | Digital hybrid mode power amplifier system | |
| KR100362925B1 (ko) | 피드포워드 증폭기 | |
| JP4463996B2 (ja) | 信号処理 | |
| EP0899870A1 (en) | Apparatus and method for pre-distortion correction of a power amplifier | |
| AU769523B2 (en) | System and method for producing an amplified signal | |
| JPH03198512A (ja) | 高周波増幅器 | |
| JP2002500846A (ja) | 低歪み電力増幅器 | |
| KR20030076618A (ko) | 고효율 광대역 선형 무선 전력 증폭기 | |
| JP2001519612A (ja) | 高周波数広帯域電力増幅器 | |
| US5781069A (en) | Pre-post distortion amplifier | |
| US5774018A (en) | Linear amplifier system and method | |
| JPH0637551A (ja) | 歪み補償回路 | |
| JPH06164281A (ja) | 高周波帯高出力増幅器 | |
| JP3827130B2 (ja) | フィードフォワード増幅器 | |
| JP3549182B2 (ja) | 送信増幅器 | |
| JP2001274632A (ja) | 増幅装置及び消費電力制御方法 | |
| KR100215394B1 (ko) | 3중 부궤환 d급 음향증폭기 | |
| JP2001339253A (ja) | 増幅装置 | |
| JPS63269815A (ja) | 波形補正回路 | |
| JP2903905B2 (ja) | 高周波帯高出力増幅器 | |
| JPH05235646A (ja) | 非線形歪補償回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960709 |
|
| LAPS | Cancellation because of no payment of annual fees |