JPH06164372A - 非同期式アップ／ダウンカウンタ - Google Patents

Abstract

(57)【要約】 【目的】 クロックパルス幅が変化しても各論理素子の
動作遅延時間の相互関係によるハザードを発生させず、
また、カウンタクロックとアップ／ダウン切換信号のタ
イミングによるカウンタの誤動作をも防止した非同期式
アップ／ダウンカウンタを得る。 【構成】 クロック信号とアップ／ダウン切換信号をア
ップ／ダウン検出手段に入力し、カウント方向の切換え
を検出してカウンタ手段をロックする機能を持つ切換検
出信号とカウント方向を切り換える確定アップ／ダウン
切換信号を出力し、確定アップ／ダウン切換信号により
カウンタ手段のロック中に方向を切り換える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばディジタル信
号処理、変復調処理等に用いられる非同期式可逆カウン
タ（以下非同期式アップ／ダウンカウンタと称す）のハ
ザードによる誤カウント防止に関するものである。

【０００２】

【従来の技術】図８は「ＩＣ論理回路設計の基礎」、昭
和５８年８月３０日初版第３刷発行、西野聰著、日刊工
業新聞社、第７２ページ図４・２０に記載された従来の
非同期式アップ／ダウンカウンタの原理を示すブロック
図である。図において、１はクロック信号、１０１α，
１１１α，１２１α，１３１αはカウンタを構成するフ
リップフロップ、ＳＷ１，ＳＷ２，ＳＷ３はカウンタの
アップ／ダウンを切り換えるスイッチである。このスイ
ッチＳＷ１，ＳＷ２，ＳＷ３が全て上側に接続されてい
る時、各々フリップフロップ１０１α，１１１α，１２
１α，１３１αは入力されたクロック信号をそれぞれ
Ｑ，バーＱに交互に出力するので、各々フリップフロッ
プ１０１α，１１１α，１２１α，１３１αでクロック
信号が入力される度に１／２分周するように動作する。
従って回路全体として非同期式アップカウンタとして動
作し、逆に全て下側に接続されている時には各フリップ
フロップ１０１α，１１１α，１２１α，１３１αのバ
ーＱ出力はＱの極性反転、つまり２の補数を出力する
が、補数を出力する回路は減算回路にほかならず回路全
体としても減算回路を直列接続しているので非同期式ダ
ウンカウンタとして動作する。

【０００３】図９は図８のスイッチＳＷ１，ＳＷ２，Ｓ
Ｗ３を論理回路で構成した論理図である。図において、
２αは出力Ｔを入力Ｑに接続するか、入力バーＱに接続
するかの選択を制御する制御入力である。１００αは制
御入力２αを極性反転させバー２αを出力するインバー
タ、１０２αは入力バーＱと制御入力２αのオアを極性
反転させ出力するオア回路１０３αは入力Ｑと前記バー
２αのオアを極性反転させ出力するオア回路、１０４α
は前記１０２αと１０３αのアンドを出力するアンド回
路、ＳＷはスイッチである。この回路では制御入力２α
に１が入力されるとオア回路１０２α，１０３αにそれ
ぞれ１，０が入り、入力Ｑ，入力バーＱにそれぞれ１，
０が入ると、オア回路１０２α，１０３αの出力は０，
０となる。したがってアンド回路出力は１となり、ＳＷ
は図９に示すようにＱ側に投入された形となる。次に制
御入力２αに逆の０が入力されるとオア回路１０２α，
１０３αにそれぞれ０，１が入り、入力Ｑ，入力バーＱ
にそれぞれ１，０が入ると、オア回路１０２α，１０３
αの出力１０２αａ，１０３αａは１，０となる。した
がってアンド回路出力１０４αａは０となり、結果から
みて入力Ｑ、入力バーＱとアンド回路１０４α出力に注
目すると、ＳＷは図９とは逆にバーＱ側に投入された形
となる。

【０００４】図１０は前記書籍の第７２ページ図４・２
２に記載された前記図８のＳＷ１〜４を論理回路で置き
換えて構成した従来の非同期式アップ／ダウンカウンタ
の論理図である。この図において、Ｓはセット信号、Ｒ
はリセット信号、１はクロック信号、２はアップ／ダウ
ン切換信号、１００はこのアップ／ダウン切換信号を極
性反転させるインバータ、１０２，１１２，１２２は非
同期式アップ／ダウンカウンタの入力Ｑと前記バー２の
オアを極性反転させ出力するオア回路、ＪＫ型フリップ
フロップのＱ出力３ａに接続されたゲート、１０１，１
１１，１２１，１３１はカウンタを構成し各桁カウント
値出力信号３ａ，３ｂ，３ｃ，３ｄ及びその反転信号バ
ー３ａ，バー３ｂ，バー３ｃ，バー３ｄを出力するＪＫ
型フリップフロップである。図１０の回路ではアップ／
ダウン切換えのためのインバータは共有できるので、イ
ンバータは１００の符号を付した１つしか使用していな
い。そして各々図９の全て同じものであるフリップフロ
ップ１０１α，１１１α，１２１α，１３１αは図１０
のフリップフロップ１０１，１１１，１２１，１３１に
対応する。同様に、各々図９の全て同じものであるＳＷ
１〜３は図９の１００α，１０２α，１０３α，１０４
αに対応し、さらに図１０の１０２，１０３，１０４，
１１２，１１３，１１４，１２２，１２３，１２４の各
スイッチを構成する各論理素子に対応する。そして各論
理素子１０２，１０３，１０４，１１２，１１３，１１
４，１２２，１２３，１２４に対応する出力を１０２
ａ，１０３ａ，３ａ’，１１２ｂ，１１３ｂ，３ｂ’，
１２２ｃ，１２３ｃ，３ｃ’とする。

【０００５】しかし図１０の回路では以下に述べる問題
があるので、その動作をタイムチャートを使って説明す
る。図１１は前記非同期式アップ／ダウンカウンタの動
作を説明するためのタイミングチャートである。図１１
の符号は図１０に対応している。リセット時等の過渡状
態において厳密に細かく時間を分けた場合、最初１０
１，１１１，１２１，１３１のうちのどのＪＫ型フリッ
プフロップから動作するかは不定（特に定まらない）で
ある。

【０００６】この問題を図１１のタイミングチャートで
説明する。まず最初、非同期式アップ／ダウンカウンタ
がセット（Ｓが１となりセット信号（ア）の入力により
回路がカウントできる状態）され、リセット信号Ｒ
（イ）の入力により回路がリセット（初期状態で通常は
０）されるものとする。

【０００７】この状態でクロック信号１（ウ）を受けた
第１段目のＪＫフリップフロップ１０１は動作を始めＱ
端子から最下位桁として３ａ（オ）の信号を出力する。
同時にバーＱ端子からその反転信号であるバー３ａ
（ケ）を出力する。次に３ａ（オ）とアップ／ダウン切
換信号２（エ）のアンドが、アンドゲート１０３から１
０３ａ（セ）、バー３ａとアップ／ダウン切換信号２の
反転信号バー２のアンドがアンドゲート１０２から１０
２ａ（ス）、前記１０３ａと１０２ａのオア信号がオア
ゲート１０４から３ａ’（ソ）として、それぞれ出力さ
れる。

【０００８】第２段目のＪＫフリップフロップ１１１は
動作を始めＱ端子から次桁として３ｂの信号を出力す
る。同時にバーＱ端子からその反転信号バー３ｂ（コ）
を出力する。次に３ｂとアップ／ダウン切換信号２
（エ）のアンドがアンドゲート１１２から１１２ｂ
（タ）、バー３ａ（チ）とアップ／ダウン切換信号２
（エ）の反転信号のアンドがアンドゲート１１３から１
１３ｂ（チ）、前記１１２ｂ（タ）と１１３ｂ（チ）の
オア信号がオアゲート１１４から３ｂ’（ツ）としてそ
れぞれ出力される。

【０００９】第３段目のＪＫフリップフロップ１２１は
動作を始め、Ｑ端子から次次桁として３ｃ（キ）の信号
を出力する。同時にバーＱ端子からその反転信号を出力
する。次に３ｃとアップ／ダウン切換信号２（エ）のア
ンドがアンドゲート１２２から１２２ｃ（テ）、バー３
ｃ（サ）とアップ／ダウン切換信号２（エ）の反転信号
バー２のアンドがアンドゲート１２３から１２３ｃ
（ト）、前記１２２ｃと１２３ｃのオア信号がオアゲー
ト１２４から３ｃ’（ナ）としてそれぞれ出力される。

【００１０】第４段目のＪＫフリップフロップ１２１は
動作を始め、Ｑ端子から次次次桁として３ｄ（ク）の信
号を出力する。

【００１１】ここでたとえば、クロック信号（ウ）を入
力して０（１６進数）からカウントアップしていき、５
（１６進数）の状態でアップ／ダウン切換信号２を０に
してダウンカウント動作に切換えたとする。そうする
と、カウンタパルスを入力しない場合にはカウント値は
変化してはならないのに、この時点でカウンタ出力（３
ａ，３ｂ，３ｃ，３ｄ出力）は以下に詳細を説明するよ
うに５（１６進数）から６（１６進数）になるという不
具合がある。（あるいはゲートの遅延時間のばらつきで
他の状態になる場合もある。）したがって、図１０の非
同期式アップ／ダウンカウンタではダウンカウント動作
が始まるのは５（１６進数）からでなく、６（１６進
数）からになってカウントを誤るという重大な欠点を持
つ。以下これらカウンタパルスを入力しないにもかかわ
らず上記の誤動作によるカウントを行なう現象をカウン
ト値の乱れと称す。

【００１２】図１０において、まず、５（１６進数）の
場合を考えてみると、２0に対し３ａ（オ）は１、同様
に２1：３ｂ（カ）は０、２2：３ｃ（キ）は１、２3：
３ｄ（ク）は０となっている。この状態で、アップ／ダ
ウン切換信号２（エ）が１から０（アップカウントから
ダウンカウント）になると、２0 のＱ出力が１で、アッ
プ／ダウン切換信号２（エ）が１であったものが０とな
るので、図１０のゲート１０２の出力１０２ａ（ス）が
変化し、その結果ゲート１０４の出力３ａ’（ソ）が１
から０となり、ＳＷの機能を持つ回路がＳＷ自身の切換
制御信号の影響を受けることとなり立下がりの信号が入
ることになる。従って期待動作の４（１６進数）となら
ずに２0は０、２1は１、２2は１、２3は１、つまりＥ
（１６進数）となり誤動作したことになる。したがっ
て、リセット信号で強制的にカウント値が０となって誤
カウントがキャンセルされることで対処できないなど、
カウント値が多少でも誤カウントしては困る場合には、
誤カウントを防止するためのストローブパルス回路を付
加し、その出力をカウンタのセット端子に入力して対処
していた。

【００１３】図１２はストローブパルス回路の回路図で
ある。このストローブパルス回路は、コンデンサＣと抵
抗Ｒで時定数を持たせた回路（以下ＣＲ回路と称す）か
ら構成されている。入力端子（ニ）にパルス信号が入力
されると２つに分岐され、一方の信号はインバータ１４
１に入力され極性反転され（１４１ａ）た後ＣＲ回路を
通じ、インバータ１４２に入力される。ここでインバー
タ１４２の感知レベルＳＲまでコンデンサＣに抵抗Ｒを
通じて充電される時間がＣＲによる遅れ時間となる。イ
ンバータ１４２の出力（１４２ａ）は、前記パルス入力
の分岐された他の一方の信号とアンド回路１４３で論理
和を取られてストローブ信号出力（ネ）となる。

【００１４】図１３は前記図１２に示すストローブパル
ス回路の動作を説明するためのタイミングチャートであ
る。図１３の符号は前記図１２に対応している。図１３
においてパルス信号入力（ニ）はインバータ１４１で極
性を反転された出力（１４１ａ）はＣＲ回路に入る。そ
の時ＣはＲを通じて充電される形となり、Ｃの端子電圧
は図１１の（ヌ）となる。このＣの端子電圧（ヌ）がイ
ンバータ１４２に入るがその出力はインバータ１４２の
スレッショルドレベルＳで立ち上がる電圧となり、ＣＲ
による遅れ時間を生じたストローブ信号出力（ネ）とな
る。

【００１５】

【発明が解決しようとする課題】非同期式のアップ／ダ
ウンカウンタを使用しようとすると、アップ／ダウンカ
ウント動作のカウント方向切換時に、前記「カウント値
の乱れ」という誤動作を生じるという問題があった。こ
の問題を避けようとストローブパルス回路を付加する
と、これがあるパルス幅以上のクロック信号にタイミン
グを合わせた時定数を持たせた回路から構成されていた
ため、クロック信号デューティ比の変化によりクロック
信号のパルス幅がＣＲの遅延時間より狭くなるとＣの端
子電圧がインバータ１４２のスレッショルドレベルＳに
達しない。そのためストローブパルスが出力されなくな
り、結局「カウント値の乱れ」という誤動作を生じると
いう不具合があった。

【００１６】この発明は上記のような課題を解決するた
めになされたもので、クロックパルス幅が変化しても各
論理素子の動作遅延時間の影響による意図しないパルス
（ハザード）を発生させないこと、及びカウンタクロッ
クとアップ／ダウン切換信号のタイミングによるカウン
タの誤動作を防止することを目的とする。

【００１７】

【課題を解決するための手段】請求項１の発明による非
同期式アップ／ダウンカウンタは、クロック信号とアッ
プ／ダウン切換信号を入力し、カウント方向の切換えが
あったことを検出して切換検出信号を出力し、この切換
検出信号により確定アップ／ダウン切換信号を出力する
アップ／ダウン検出手段と、前記クロック信号と前記確
定アップ／ダウン切換信号の入力によりカウント値出力
信号の出力を行い前記切換検出信号によりカウント動作
を停止するカウント手段を備えるようにしたものであ
る。

【００１８】請求項２の発明による非同期式アップ／ダ
ウンカウンタは、クロック信号とアップ／ダウン切換信
号を入力し、カウント方向の切換えがあったことを検出
して切換検出信号を出力し、この切換検出信号により確
定アップ／ダウン切換信号を出力するアップ／ダウン検
出手段と、前記切換検出信号の入力により確定アップ／
ダウン切換信号を出力するエッジ検出手段と、前記クロ
ック信号と前記確定アップ／ダウン切換信号の入力によ
りカウント値出力信号の出力を行い前記切換検出信号に
よりカウント動作を停止するカウント手段を備えるよう
にしたものである。

【００１９】請求項３の発明による非同期式アップ／ダ
ウンカウンタは、アップカウントクロック信号又はダウ
ンカウントクロック信号を検知したときにクロック信号
を出力するクロック信号検出手段と、前記アップカウン
トクロック信号と前記ダウンカウントクロック信号とか
らカウント方向を判別し、アップ／ダウン切換信号を出
力するカウント切換信号生成手段と、前記クロック信号
とアップ／ダウン切換信号を入力し、カウント方向の切
換えがあったことを検出して切換検出信号を出力し、こ
の切換検出信号により確定アップ／ダウン切換信号を出
力するアップ／ダウン検出手段と、前記クロック信号と
前記確定アップ／ダウン切換信号の入力によりカウント
値出力信号の出力を行い前記切換検出信号によりカウン
ト動作を停止するカウント手段を備えるようにしたもの
である。

【００２０】

【作用】請求項１の発明に於けるカウンタロック用のア
ップ／ダウン検出手段は、アップ／ダウンのカウント方
向切換動作を検出して切換検出信号をカウンタに出力
し、カウント値の乱れを生じる期間のみカウンタをロッ
クし、カウント方向切換を行い、方向切換を完了しカウ
ント値の乱れを生じなくなってからカウントを開始する
ことにより、カウント値の乱れを防止する。

【００２１】請求項２の発明に於けるエッジ検出手段は
アップ／ダウン切換信号のエッジを検出し、確定アップ
／ダウン切換信号を出力しアップ／ダウン切換信号が変
化した時点よりアップ／ダウンの切り換え方向を確定す
る。

【００２２】請求項３の発明に於けるクロック信号検出
手段は、アップカウントクロック信号とダウンカウント
クロック信号とからクロック信号を出力し、カウント切
換信号生成手段はアップカウントクロック信号とダウン
カウントクロック信号とからカウント方向を判別し、ア
ップ／ダウン切換信号を出力する。

【００２３】

【実施例】実施例１．図１は基本となる請求項１の発明
の非同期式アップ／ダウンカウンタの原理を示すブロッ
ク図である。以下、この発明の一実施例を図について説
明する。まず、この非同期式アップ／ダウンカウンタの
動作ステップを次に示す。 ステップ １：アップ／ダウン検出 ステップ ２：カウンタロック ステップ ３：アップ／ダウン動作切換 ステップ ４：カウンタロック解除 ステップ ５：カウント動作 図においてカウントすべきクロック信号がカウント手段
とアップ／ダウン検出手段に入力されカウント手段をロ
ックする切換検出信号とカウント手段のロック中にアッ
プ／ダウン動作方向を切り換える確定をアップ／ダウン
と切換信号をクロック信号と共にハザードの影響を受け
ずにカウントする。

【００２４】図２は、この請求項１の発明の一実施例に
よる非同期式アップ／ダウンカウンタの論理図である。
図２において、１はカウント動作を行うためのクロック
信号、２はアップカウント又はダウンカウントの動作を
制御するアップ／ダウン切換信号、３ａ〜３ｄはカウン
ト値出力信号（３ａが最下位桁〜３ｄが最上位桁を表わ
す）、バー３ａ〜バー３ｃはカウント値出力信号３ａ〜
３ｃの極性反転信号、４はカウント反転手段としての１
ビットカウンタ、５１０，５２０，５３０はフリップフ
ロップとしてのＴ型フリップフロップ回路、６１０，６
２０，６３０はアップ／ダウン切換信号２の状態によ
り、Ｔ型フリップフロップ５１０，５２０，５３０への
クロック信号の有効エッジを切換えるための極性反転手
段として排他的論理和回路を用いたものであり、６ａ〜
６ｃはその出力である。７はＤ形フリップフロップ８０
１、排他的論理和回路６０１から構成されたアップ／ダ
ウンカウント切換えを検出するアップ／ダウン検出手
段、９はカウント動作が確定された確定アップ／ダウン
切換信号、バー９は確定アップ／ダウン切換信号の反転
出力、１０はアップ／ダウン切換信号が変化したことを
検出しカウント手段をロックさせる切換検出信号、１４
は例えばアンド回路から構成されたタイミング制御回
路、１４ａはその出力である。

【００２５】次に動作について図３に示すアップ／ダウ
ンカウントの切換えを行った時の非同期式アップ／ダウ
ンカウンタの動作シーケンスを示すタイミングチャート
を参照しながら説明する。図３においては図２の対応部
分に同一符号を付している。図２において、クロック信
号１（図３（ノ））がタイミング制御回路１４を経て、
１ビットカウンタ４のクロック入力端子Ｔａに印加され
ると、トグル動作を行い、カウント出力３ａ（図３
（メ））が出力される。カウント出力３ａの極性反転信
号バーＱａが排他的論理和回路６１０出力６ａ（図３
（マ））を経て、次段のＴ型フリップフロップのクロッ
ク入力端子Ｔｂに入力され、その有効エッジを受信した
次段のＴ型フリップフロップ５ｂがトグル動作を行い、
カウント出力３ｂ（図３（モ））が出力される。そのカ
ウント出力３ｂ（図３（モ））の極性反転信号バーＱｂ
が、排他的論理和回路６２０出力６ｂ（図３（ミ））を
経て、次段のＴ型フリップフロップのクロック入力端子
Ｔｃに入力され、その有効エッジを受信した次段のＴ型
フリップフロップ５ｃがトグル動作を行い、カウント出
力Rｃ（図３（ヤ））が出力される。そのカウント出力
３ｃ（図３（ヤ））の極性反転信号バーＱｃが、排他的
論理和回路６３０出力６ｃ（図３（ム））を経て、次段
のＴ型フリップフロップのクロック入力端子Ｔｄに入力
され、その有効エッジを受信した次段のＴ型フリップフ
ロップ５ｄがトグル動作を行い、カウント出力３ｄ（図
３（ユ））が出力される。ここで排他的論理和回路６１
０，６２０，６３０は極性反転を行う、行わないの選択
に用いられ、極性反転する時は片側入力を１とし、極性
反転しない時は片側入力を０とする。この片側入力に
は、確定アップ／ダウン切換信号９が入力される。この
カウンタの動作としては、３ａ＝６ａ，３ｂ＝６ｂ，３
ｃ＝６ｃとなる時、つまり、確定アップ／ダウン切換信
号９が１の時に、ダウンカウント動作を行う。又、バー
Ｑａ＝６ａ，バーＱｂ＝６ｂ，バーＱｃ＝６ｃとなる
時、つまり、確定アップ／ダウン切換信号９が０の時
に、アップカウント動作を行う。このようにアップ／ダ
ウンカウントの動作切換は、確定アップ／ダウン切換信
号９（図３（フ））の状態により決定される。各フリッ
プフロップのトグル動作スピードは、前段のフリップフ
ロップの半分にできる。この時、フリップフロップの消
費電力はほぼ動作スピードに比例するので、後段のフリ
ップフロップになるほど消費電力が少なくなる。

【００２６】図３において、アップ／ダウン切換信号２
（図３（ハ）を変化させた時、アップ／ダウン検出手段
７は次の様に動作する。図２において、Ｄ型フリップフ
ロップ８の保持している値と、次のクロックエッジでと
られる値とが異なる場合に切換検出信号１０が“０”と
なり、Ｔ型フリップフロップ５１０，５２０，５３０が
ロックされ、そのＴ型フリップフロップ５１０，５２
０，５３０のクロック入力に有効エッジが印加されても
動作しなくなる。このため、アップ／ダウンカウント切
換時にハザード（幅の極く狭い余分なパルス）が発生
し、これを数えてしまうためカウント値が乱れるという
ことを防止できる。その後、Ｄ型フリップフロップ８に
クロック信号１が印加され、確定アップ／ダウン切換信
号９が出力され、有効エッジの切換えが排他的論理和回
路６によって行われた後、切換検出信号１０が“１”と
なりＴ型フリップフロップ５のロックが解除される。そ
の後は、クロック信号１の入力によりアップ／ダウンカ
ウントの切換えを行った方向にカウントする。

【００２７】なお、極性反転手段による有効エッジの切
換えは排他的論理和回路６１０，６２０，６３０の代わ
りに図示しないデータセレクタ（マルチプレクサ）によ
って実現しても良く、排他的論理和回路６１０，６２
０，６３０の場合と同様に動作する。Ｔ型フリップフロ
ップ５１０，５２０，５３０のロック解除確認後、１ビ
ットカウンタ４へ有効エッジが印加される。その有効エ
ッジの印加タイミングを調整するのが、タイミング制御
回路１４である。このタイミング制御回路１４は切換検
出信号１０が“１”となりＴ型フリップフロップ５１
０，５２０，５３０のロックが解除されたことを確認し
た後に、カウントクロックの有効エッジを受け入れさせ
るタイミング制御を行うものである。これにより確実な
アップ／ダウン切換動作を行うことが可能となる。

【００２８】実施例２．図４は、この発明の第２実施例
による非同期式アップ／ダウンカウンタの論理図であ
る。図４の例では、図２のアップ／ダウン検出手段に工
夫を凝らしたものである。確定アップ／ダウン切換信号
９と切換検出信号１０の間の出力タイミングの時間Ｔｒ
の余裕を広げるために、エッジ検出手段として立下がり
エッジでトリガするＤ型フリップフロップ８０２を付加
した例であり、請求項１の発明の実施例の場合に比べ、
確定アップ／ダウン切換信号９ａはアップ／ダウン切換
信号２が変化した時点より確定するために、次のカウン
トするクロック信号の印加前の時間が拡がり余裕を持つ
ことが可能となり、各信号間のタイミング調整が容易に
行える。以降は図２の例とほぼ同様の構成となり動作も
図２の例と同様なので、図２と同一部分には同一符号を
付し、説明を省略する。請求項２の発明の実施例では出
力タイミングに余裕が出来、動作温度の変化などによる
誤動作が起きにくくなる。また、回路を高速動作させた
い場合の論理回路の出力タイミング設計に余裕が出来
る。

【００２９】図５はクロック信号１（ゲ）〜バー３ｄ
（ボ）まで９ａ（ジ）を除き図３の同符号のものに相当
するので説明を省略する。図５の９ａ（ジ）は図３の９
（フ）に比べ、立ち上がり、立ち下がりともタイミング
が早くなっている。図５の９ａ（ジ）の信号立ち上がり
が切換信号２（ゴ）の立ち上がりで発生し、次のカウン
トを行なうクロック信号の印加前の時間Ｔｒが拡がり余
裕を持っているのが分かる。

【００３０】実施例３．図６は、請求項３の発明の実施
例による非同期式アップ／ダウンカウンタの論理図であ
る。図において、１１はダウンカウント専用クロック、
１２はアップカウント専用クロック、１３はダウンカウ
ント専用クロック１１、アップカウント専用クロック１
２からアップ／ダウン切換信号２ａを出力するカウント
切換信号生成手段であるＲＳ（Ｒeset Ｓet）フリップ
フロップ、１６はダウンカウント専用クロック１１、ア
ップカウント専用クロック１２からクロック信号１ａを
検出するクロック信号検出手段であるオア回路、１７は
１８のバッファ回路と共に図２のタイミング制御の働き
をするアンド回路である。

【００３１】請求項１の発明の実施例ではアップ／ダウ
ン切換信号の状態によりカウント動作を決定するもので
あったが、請求項３の発明の実施例、図６ではアップカ
ウント専用クロック１２，ダウンカウント専用クロック
１１を入力し、それぞれのクロックの印加によってカウ
ント方向の決定を行なっている。図６では両クロックの
極性が負の場合であり、カウント切換信号生成手段であ
るＲＳフリップフロップ１３によって予めどちら方向の
カウントであるかを判断する。この判断によりアップ／
ダウン切換信号２ａを発生させる。さらに、オア回路１
６にダウンカウント専用クロック１１、アップカウント
専用クロック１２を入力しクロック信号１ａを出力させ
ると、上記アップ／ダウン切換信号２ａと併せて図２の
回路におけるクロック信号１とアップ／ダウン切換信号
２相当の信号が揃う。従って図６のこれ以降は図２の例
とほぼ同様の構成となるので、図２と同一部分には同一
符号を付し、動作説明を省略するが、外部からアップ／
ダウン切換信号２ａの入力を要せずにカウンタ動作が可
能となる。

【００３２】図７は、図６の回路でアップ／ダウンカウ
ントの切換えを行った時の非同期式アップ／ダウンカウ
ンタの動作シーケンスを示すタイミングチャートであ
る。図６，図７においてアップカウント専用クロック１
２，ダウンカウント専用クロック１１を変化させた時、
Ｄ形フリップフロップ８０１，排他的論理和回路６０１
からなるアップ／ダウン検出手段７は次の様に動作す
る。図７において、Ｄ型フリップフロップ８の保持して
いる値と、次のクロックエッジでとられる値とが異なる
場合に、切換検出信号１０が“０”となりＴ型フリップ
フロップ５１０，５２０，５３０がロックされ、そのＴ
型フリップフロップ５１０，５２０，５３０のクロック
入力に有効エッジが印加されても動作しなくなる。この
有効エッジが印加されても動作しなくなることにより、
アップ／ダウンカウント切換時にハザードが発生し、こ
のハザードを数えてしまってカウント値が乱れるという
ことを防止できる。その後Ｄ型フリップフロップ８０１
にクロック１が印加され、確定アップ／ダウン切換信号
９が出力され、有効エッジの切換えが排他的論理和回路
６０２によって行われた後、切換検出信号１０が“１”
となりＴ型フリップフロップ５１０，５２０，５３０の
ロックが解除される。そしてロックが解除されると、カ
ウント可能な状態となる。

【００３３】

【発明の効果】請求項１の発明ではアップ／ダウン切換
用アップ／ダウン検出手段により、クロック信号とその
切換信号変化が一定のタイミングとなるため、ハザード
の発生期間中カウンタ動作を停止してカウント値の乱れ
を防止することにより信頼性の高いアップ／ダウンカウ
ンタを得られる効果がある。

【００３４】請求項２の発明ではエッジ検出回路を設け
たので、確定アップ／ダウン切換信号はアップ／ダウン
切換信号が変化した時点より確定するために、次のカウ
ントクロックを印加するまでの時間に余裕を持つことが
可能となり、各信号間のタイミング調整が容易に行える
効果がある。

【００３５】請求項３の発明では、カウントの乱れ防止
以外に外部からアップ／ダウン切換信号を入力せずにア
ップカウントクロック信号とダウンカウントクロック信
号によりアップ／ダウンカウント切換えが出来るという
効果を生じる。

【図面の簡単な説明】

【図１】請求項１の発明の非同期式アップ／ダウンカウ
ンタの原理ブロック図である。

【図２】請求項１の発明の一実施例による非同期式アッ
プ／ダウンカウンタの論理図である。

【図３】請求項１の発明の一実施例による非同期式アッ
プ／ダウンカウンタのタイミングチャートである。

【図４】請求項２の発明の一実施例による非同期式アッ
プ／ダウンカウンタの論理図である。

【図５】請求項２の発明の一実施例による非同期式アッ
プ／ダウンカウンタのタイミングチャートである。

【図６】請求項３の発明の一実施例による非同期式アッ
プ／ダウンカウンタの論理図である。

【図７】請求項３の発明の一実施例による非同期式アッ
プ／ダウンカウンタのタイミングチャートである。

【図８】従来の非同期式アップ／ダウンカウンタの原理
を示すブロック図である。

【図９】従来の非同期式アップ／ダウンカウンタに用い
るアップ／ダウンの切換回路を示す論理図である。

【図１０】従来の非同期式アップ／ダウンカウンタの論
理図である。

【図１１】従来の非同期式アップ／ダウンカウンタの動
作を説明するためのタイミングチャートである。

【図１２】従来の非同期式アップ／ダウンカウンタに用
いるストローブパルス生成回路の回路図である。

【図１３】ストローブパルス生成回路の動作を説明する
ためのタイミングチャートである。

【符号の説明】

１ クロック信号 ２ アップ／ダウン切換信号 ３ カウント値出力信号 ４ １ビットカウンタ ５１０、５２０、５３０ Ｔ型フリップフロップ ６０１、６１０、６２０、６３０ 排他的論理和回路 ７ アップ／ダウン検出手段 ８０１、８０２ Ｄ型フリップフロップ ９、９ａ 確定アップ／ダウン切換信号 １０、１０ａ，１０ｂ 切換検出信号 １１ ダウンカウントクロック １２ アップカウントクロック １３ ＲＳフリップフロップ １４ タイミング制御回路（アンド回路） １６ オア回路 １７ アンド回路

フロントページの続き (72)発明者 伊崎 照明 尼崎市塚口本町８丁目１番１号 三菱電機 株式会社通信機製作所内 (72)発明者 真柴 佑輔 尼崎市猪名寺２丁目５番１号 三菱電機マ イコン機器株式会社内

Claims (3)

【特許請求の範囲】
1. 【請求項１】 クロック信号とアップ／ダウン切換信号
   を入力し、カウント方向の切換えがあったことを検出し
   て切換検出信号と確定アップ／ダウン切換信号を出力す
   るアップ／ダウン検出手段と、 前記クロック信号と前記確定アップ／ダウン切換信号の
   入力によりカウント値出力信号の出力を行い前記切換検
   出信号によりカウント動作を停止するカウント手段を備
   えたことを特徴とする非同期式アップ／ダウンカウン
   タ。
2. 【請求項２】 クロック信号とアップ／ダウン切換信号
   を入力し、カウント方向の切換えがあったことを検出し
   て切換検出信号を出力するアップ／ダウン検出手段と、 前記アップ／ダウン切換信号と前記切換検出信号の入力
   により確定アップ／ダウン切換信号を出力するエッジ検
   出手段と、 前記クロック信号と前記確定アップ／ダウン切換信号の
   入力によりカウント値出力信号の出力を行い前記切換検
   出信号によりカウント動作を停止するカウント手段を備
   えたことを特徴とする非同期式アップ／ダウンカウン
   タ。
3. 【請求項３】 アップカウントクロック信号又はダウン
   カウントクロック信号を検知したときにクロック信号を
   出力するクロック信号検出手段と、 前記アップカウントクロック信号と前記ダウンカウント
   クロック信号とからカウント方向を判別し、アップ／ダ
   ウン切換信号を出力するカウント切換信号生成手段と、 前記クロック信号と前記アップ／ダウン切換信号を入力
   し、カウント方向の切換えがあったことを検出して切換
   検出信号を出力し、この切換検出信号により確定アップ
   ／ダウン切換信号を出力するアップ／ダウン検出手段
   と、 前記クロック信号と前記確定アップ／ダウン切換信号の
   入力によりカウント値出力信号の出力を行い前記切換検
   出信号によりカウント動作を停止するカウント手段を備
   えたことを特徴とする非同期式アップ／ダウンカウン
   タ。