JPH06164388A - 周波数シンセサイザー - Google Patents
周波数シンセサイザーInfo
- Publication number
- JPH06164388A JPH06164388A JP4315008A JP31500892A JPH06164388A JP H06164388 A JPH06164388 A JP H06164388A JP 4315008 A JP4315008 A JP 4315008A JP 31500892 A JP31500892 A JP 31500892A JP H06164388 A JPH06164388 A JP H06164388A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- loop
- phase
- reference frequency
- synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/1806—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop the frequency divider comprising a phase accumulator generating the frequency divided signal
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 位相同期ループ周波数シンセサイザーにおい
て、基準周波数を下げることなく、出力周波数の小ステ
ップ化を図る。 【構成】 位相同期ループ周波数シンセサイザー中に、
ダイレクトデジタルシンセサイザー（５）を導入し、そ
の小数分周機能を利用して基準周波数を下げることなく
出力周波数の小ステップ化を図る。
て、基準周波数を下げることなく、出力周波数の小ステ
ップ化を図る。 【構成】 位相同期ループ周波数シンセサイザー中に、
ダイレクトデジタルシンセサイザー（５）を導入し、そ
の小数分周機能を利用して基準周波数を下げることなく
出力周波数の小ステップ化を図る。
Description
【０００１】
【産業上の利用分野】本発明は周波数シンセサイザーに
関し、特にダイレクトデジタルシンセサイザーを用いた
位相同期ループ回路による周波数シンセサイザーに関す
る。
関し、特にダイレクトデジタルシンセサイザーを用いた
位相同期ループ回路による周波数シンセサイザーに関す
る。
【０００２】
【従来の技術】図２に示すとおり、従来の位相同期ルー
プ回路を用いた周波数シンセサイザーは、電圧制御発振
器９と、電圧制御発振器出力周波数を基準周波数まで分
周するための可変分周器１０と、基準周波数を生成する
基準周波数発振器６と、基準周波数信号と可変分周器出
力の位相を比較する位相比較器７と、ループ特性を設定
するためのループアンプ８とを有している。
プ回路を用いた周波数シンセサイザーは、電圧制御発振
器９と、電圧制御発振器出力周波数を基準周波数まで分
周するための可変分周器１０と、基準周波数を生成する
基準周波数発振器６と、基準周波数信号と可変分周器出
力の位相を比較する位相比較器７と、ループ特性を設定
するためのループアンプ８とを有している。
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の周波数シンセサイザーでは、整数分周器を用いてい
るので、周波数ステップを小さくするためには分周数を
大きくして、基準周波数を低くする必要がある。そのた
めにループ帯域が狭くなり、かつループ中で発生した雑
音が分周数だけ増幅されて出力されるという問題点があ
った。
来の周波数シンセサイザーでは、整数分周器を用いてい
るので、周波数ステップを小さくするためには分周数を
大きくして、基準周波数を低くする必要がある。そのた
めにループ帯域が狭くなり、かつループ中で発生した雑
音が分周数だけ増幅されて出力されるという問題点があ
った。
【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、基準周波数を下ることなく、出力周波数の小ス
テップ化を図ることである。
に鑑み、基準周波数を下ることなく、出力周波数の小ス
テップ化を図ることである。
【０００５】
【課題を解決するための手段】本発明によれば、電圧制
御発振器出力を入力クロック周波数として基準周波数ま
で分周し出力周波数を生成するダイレクトデジタルシン
セサイザーと、前記基準周波数を生成する基準周波数発
振器と、前記出力周波数と前記基準周波数との位相を比
較して位相差信号を生成する位相比較器と、前記位相差
信号を受けループの応答特性を設定してループ特性設定
信号を生成するループアンプと、前記ループ特性設定信
号を受け前記電圧制御発振器出力として出力周波数信号
を出力する電圧制御発振器とを有することを特徴とする
周波数シンセサイザーが得られる。
御発振器出力を入力クロック周波数として基準周波数ま
で分周し出力周波数を生成するダイレクトデジタルシン
セサイザーと、前記基準周波数を生成する基準周波数発
振器と、前記出力周波数と前記基準周波数との位相を比
較して位相差信号を生成する位相比較器と、前記位相差
信号を受けループの応答特性を設定してループ特性設定
信号を生成するループアンプと、前記ループ特性設定信
号を受け前記電圧制御発振器出力として出力周波数信号
を出力する電圧制御発振器とを有することを特徴とする
周波数シンセサイザーが得られる。
【０００６】また、本発明によれば、前記周波数シンセ
サイザーにおいて、前記ダイレクトデジタルシンセサイ
ザーは、前記入力クロック周波数を少数分周することを
特徴とする周波数シンセサイザーが得られる。
サイザーにおいて、前記ダイレクトデジタルシンセサイ
ザーは、前記入力クロック周波数を少数分周することを
特徴とする周波数シンセサイザーが得られる。
【０００７】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【０００８】図１は本発明のブロック図である。電圧制
御発振器４の出力はダイレクトデジタルシンセサイザー
５のクロック入力端子に入力され、基準周波数に変換さ
れる。ダイレクトデジタルシンセサイザー５は、その演
算アキュムレーターがｍビットの幅をもち周波数設定デ
ータがｎ（整数）であるとき、入力クロック周波数ｆc
(Hz)を下記の数１式による出力周波数ｆo (Hz)に変換す
る、つまり小数分周が可能である。
御発振器４の出力はダイレクトデジタルシンセサイザー
５のクロック入力端子に入力され、基準周波数に変換さ
れる。ダイレクトデジタルシンセサイザー５は、その演
算アキュムレーターがｍビットの幅をもち周波数設定デ
ータがｎ（整数）であるとき、入力クロック周波数ｆc
(Hz)を下記の数１式による出力周波数ｆo (Hz)に変換す
る、つまり小数分周が可能である。
【０００９】
【数１】
【００１０】サンプリング定理より下記の数２式で表わ
される制限はあるが、（１），（２）式を満たせばクロ
ック周波数を任意の基準周波数に変換可能である。
される制限はあるが、（１），（２）式を満たせばクロ
ック周波数を任意の基準周波数に変換可能である。
【００１１】
【数２】
【００１２】ダイレクトデジタルシンセサイザー５の出
力は、位相比較器２において基準周波数発振器１で生成
した基準周波数信号と位相比較される。位相差信号はル
ープアンプ３を経て、電圧制御発振器４にフィードバッ
クされる。ループアンプ３は、ループの応答特性を設定
する。
力は、位相比較器２において基準周波数発振器１で生成
した基準周波数信号と位相比較される。位相差信号はル
ープアンプ３を経て、電圧制御発振器４にフィードバッ
クされる。ループアンプ３は、ループの応答特性を設定
する。
【００１３】
【発明の効果】以上説明したように本発明は、位相同期
ループ中にダイレクトデジタルシンセサイザーを用いた
ので、ａ）基準周波数を低くすることなしに、小周波数
ステップの位相同期ループ周波数シンセサイザーが構成
でき、かつ、ｂ）基準周波数を高くとることにより、ル
ープ帯域を広帯域にすることができ、それに伴ってルー
プ内で生成した位相雑音を圧縮することができる。
ループ中にダイレクトデジタルシンセサイザーを用いた
ので、ａ）基準周波数を低くすることなしに、小周波数
ステップの位相同期ループ周波数シンセサイザーが構成
でき、かつ、ｂ）基準周波数を高くとることにより、ル
ープ帯域を広帯域にすることができ、それに伴ってルー
プ内で生成した位相雑音を圧縮することができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】従来の位相同期ループ周波数シンセサイザーを
示すブロック図である。
示すブロック図である。
１，６ 基準周波数発振器 ２，７ 位相比較器 ３，８ ループアンプ ４，９ 電圧制御発振器 ５ ダイレクトデジタルシンセサイザー １０ 可変分周器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年１１月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【発明が解決しようとする課題】しかしながら、この従
来の周波数シンセサイザーでは、整数分周器を用いてい
るので、周波数ステップを小さくするためには分周数を
大きくして、基準周波数を低くする必要がある。そのた
めにループ帯域が狭くなり、かつ、位相比較器で発生し
た雑音が分周数だけ逓倍されて出力されるという問題点
があった。
来の周波数シンセサイザーでは、整数分周器を用いてい
るので、周波数ステップを小さくするためには分周数を
大きくして、基準周波数を低くする必要がある。そのた
めにループ帯域が狭くなり、かつ、位相比較器で発生し
た雑音が分周数だけ逓倍されて出力されるという問題点
があった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正内容】
【０００４】そこで、本発明の技術的課題は、上記欠点
に鑑み、基準周波数を下げることなく、出力周波数の小
ステップ化を図ることである。
に鑑み、基準周波数を下げることなく、出力周波数の小
ステップ化を図ることである。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】また、本発明によれば、前記周波数シンセ
サイザーにおいて、前記ダイレクトデジタルシンセサイ
ザーは、前記入力クロック周波数を小数分周することを
特徴とする周波数シンセサイザーが得られる。
サイザーにおいて、前記ダイレクトデジタルシンセサイ
ザーは、前記入力クロック周波数を小数分周することを
特徴とする周波数シンセサイザーが得られる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】
【発明の効果】以上説明したように本発明は、位相同期
ループ中にダイレクトデジタルシンセサイザーを用いた
ので、基準周波数を低くすることなしに、小周波数ステ
ップの位相同期ループ周波数シンセサイザーが構成で
き、基準周波数を高くとることにより、ループ帯域を広
帯域にすることができ、かつ、位相比較器で生成した位
相雑音の逓倍数を小さくすることができる。
ループ中にダイレクトデジタルシンセサイザーを用いた
ので、基準周波数を低くすることなしに、小周波数ステ
ップの位相同期ループ周波数シンセサイザーが構成で
き、基準周波数を高くとることにより、ループ帯域を広
帯域にすることができ、かつ、位相比較器で生成した位
相雑音の逓倍数を小さくすることができる。
Claims (2)
- 【請求項１】 電圧制御発振器出力を入力クロック周波
数として基準周波数まで分周し出力周波数を生成するダ
イレクトデジタルシンセサイザーと、前記基準周波数を
生成する基準周波数発振器と、前記出力周波数と前記基
準周波数との位相を比較して位相差信号を生成する位相
比較器と、前記位相差信号を受けループの応答特性を設
定してループ特性設定信号を生成するループアンプと、
前記ループ特性設定信号を受け、前記電圧制御発振器出
力として出力周波数信号を出力する電圧制御発振器とを
有することを特徴とする周波数シンセサイザー。 - 【請求項２】 請求項１記載の周波数シンセサイザーに
おいて、前記ダイレクトデジタルシンセサイザーは、前
記入力クロック周波数を少数分周することを特徴とする
周波数シンセサイザー。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4315008A JPH06164388A (ja) | 1992-11-25 | 1992-11-25 | 周波数シンセサイザー |
| EP93309345A EP0599609A1 (en) | 1992-11-25 | 1993-11-24 | Frequency synthesizing apparatus for a communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4315008A JPH06164388A (ja) | 1992-11-25 | 1992-11-25 | 周波数シンセサイザー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06164388A true JPH06164388A (ja) | 1994-06-10 |
Family
ID=18060313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4315008A Pending JPH06164388A (ja) | 1992-11-25 | 1992-11-25 | 周波数シンセサイザー |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0599609A1 (ja) |
| JP (1) | JPH06164388A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009111374A3 (en) * | 2008-02-29 | 2009-12-03 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19619408C2 (de) * | 1996-05-14 | 2002-06-27 | Plath Naut Elektron Tech | Frequenzsyntheseschaltung mit verkürzten Umschaltzeiten |
| KR19980080410A (ko) * | 1997-03-21 | 1998-11-25 | 그레이프란시스아이. | 디지털클록 신시사이저 |
| JP2001519109A (ja) * | 1997-04-07 | 2001-10-16 | シーメンス アクチエンゲゼルシヤフト | 相互デジタル合成によるデジタルａｆｃチューニング法 |
| DE19813604A1 (de) * | 1998-03-27 | 1999-09-30 | Daimler Benz Aerospace Ag | Anordnung zur präzisen Entfernungsmessung, insbesondere zur Füllstandsmessung |
| JP3356059B2 (ja) * | 1998-06-02 | 2002-12-09 | 日本ビクター株式会社 | クロック信号生成装置 |
| US7990313B2 (en) | 2006-07-13 | 2011-08-02 | Siemens Aktiengesellschaft | Radar arrangement |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4951004A (en) * | 1989-03-17 | 1990-08-21 | John Fluke Mfg. Co., Inc. | Coherent direct digital synthesizer |
| US4965533A (en) * | 1989-08-31 | 1990-10-23 | Qualcomm, Inc. | Direct digital synthesizer driven phase lock loop frequency synthesizer |
| EP0454917B1 (en) * | 1990-05-02 | 1994-08-17 | Hewlett-Packard Limited | Frequency synthesiser |
-
1992
- 1992-11-25 JP JP4315008A patent/JPH06164388A/ja active Pending
-
1993
- 1993-11-24 EP EP93309345A patent/EP0599609A1/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009111374A3 (en) * | 2008-02-29 | 2009-12-03 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
| US7834713B2 (en) | 2008-02-29 | 2010-11-16 | Itt Manufacturing Enterprises, Inc. | Synthesized local oscillator and method of operation thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0599609A1 (en) | 1994-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3109100B2 (ja) | 直列再結合による多重アキュムレータのｎ分数合成 | |
| JP2750639B2 (ja) | 残留誤り低減を備えたラッチドアキュムレータ分数ｎ合成 | |
| KR100237539B1 (ko) | 주파수 합성기 | |
| US7385539B2 (en) | All-digital phase locked loop (ADPLL) system | |
| JP3086706B2 (ja) | ラショナル分周装置及びそれを用いる周波数シンセサイザ | |
| JP4620931B2 (ja) | ノイズシェーピング・デジタル周波数合成 | |
| US6690215B2 (en) | Sigma-delta-based frequency synthesis | |
| JPH04503137A (ja) | ´ｎ´分数シンセサイザ | |
| JPH06164388A (ja) | 周波数シンセサイザー | |
| JP2003069426A (ja) | 周波数シンセサイザー | |
| JP2001237709A (ja) | 周波数シンセサイザ装置、通信装置、周波数変調装置及び周波数変調方法 | |
| JPH02198224A (ja) | 分周回路装置 | |
| US6844758B2 (en) | Frequency synthesizer | |
| EP0454917B1 (en) | Frequency synthesiser | |
| CN113595549A (zh) | 片上系统装置、扩频时钟生成器及其方法 | |
| JPH06303133A (ja) | 発振回路、周波数電圧変換回路、位相同期ループ回路及びクロック抽出回路 | |
| JPH0998084A (ja) | 位相同期発振回路 | |
| JP2006186576A (ja) | 位相同期ループ形周波数シンセサイザ | |
| RU114245U1 (ru) | Синтезатор частот свч-диапазона | |
| GB2252879A (en) | Frequency synthesisers | |
| GB2217535A (en) | Digital circuit arrangement | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPH08274637A (ja) | 周波数シンセサイザ | |
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| JPH05122066A (ja) | 周波数シンセサイザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980819 |