JPH0616501B2 - デバイスの製造方法 - Google Patents
デバイスの製造方法Info
- Publication number
- JPH0616501B2 JPH0616501B2 JP26876184A JP26876184A JPH0616501B2 JP H0616501 B2 JPH0616501 B2 JP H0616501B2 JP 26876184 A JP26876184 A JP 26876184A JP 26876184 A JP26876184 A JP 26876184A JP H0616501 B2 JPH0616501 B2 JP H0616501B2
- Authority
- JP
- Japan
- Prior art keywords
- fluoride
- manufacturing
- iii
- semiconductor compound
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
- H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
- H10P32/174—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being Group III-V material
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S252/00—Compositions
- Y10S252/95—Doping agent source material
Landscapes
- Light Receiving Elements (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 技術分野 本発明はIII−Ｖ半導体化合物の少くとも一部に、亜鉛
又はカドミウム又は両方をドープしたIII−Ｖ半導体化
合物を含む半導体デバイスの製作プロセスに係る。
又はカドミウム又は両方をドープしたIII−Ｖ半導体化
合物を含む半導体デバイスの製作プロセスに係る。
発明の背景 より特殊な回路、より高い回路充てん密度、より大きな
メモリ、より高周波及びより高速に対する要求が大きく
なることを主な原因として、最近数年、半導体技術は著
しく進歩した。これらの要求により、より小さな寸法、
回路要素間のより小さな間隔、回路パターンの精密な配
置を有する回路が得られた。回路要素の充てん密度を高
める傾向は続き、今後もしばらく続く傾向にある。
メモリ、より高周波及びより高速に対する要求が大きく
なることを主な原因として、最近数年、半導体技術は著
しく進歩した。これらの要求により、より小さな寸法、
回路要素間のより小さな間隔、回路パターンの精密な配
置を有する回路が得られた。回路要素の充てん密度を高
める傾向は続き、今後もしばらく続く傾向にある。
適切な具体例は、インジウム・ガリウムひ素リン及びイ
ンジウム・ガリウムひ素のようなインジウムリン及び関
連化合物を含む一ないし複数の化合物半導体デバイスの
製作である。典型的なデバイスは、光検出器、発光ダイ
オード及び半導体レーザである。
ンジウム・ガリウムひ素のようなインジウムリン及び関
連化合物を含む一ないし複数の化合物半導体デバイスの
製作である。典型的なデバイスは、光検出器、発光ダイ
オード及び半導体レーザである。
半導体プロセスの特に重要な点は、半導体材料へのドー
パントの導入である。従来からの技術には、封じたアン
プル中での金属蒸発（たとえばZn、Cd等）からの気相拡
散が含まれる。リン化分（たとえばZnP2、CdP2等）又は
適当な場合にはひ素化物（たとえばZnAs2、CdAs2等）の
ような他のソースも、時には用いられる。多くの場合、
これらのプロセスにより、優れた結果が得られる。通常
のドーピング技術については、以下の論文を含む多くの
参考文献の中で述べられている。ワイ・マツシマ（Y.Ma
tsushima）らによる「Zn−拡散In0・53 Ga0.47As／InPな
だれ光検出器」、（“Zn−Diffused In0.53Ga0.47As／I
nP Avalanche Photodetector”）アプライド・フイジツ
クス・レターズ（Applied Phisics Letters）、３５(6)
（１９７９年９月１５日）、及びエス・アール・ホレス
トに（S.R.Forrest）よる「低暗電流、高効率プレーナI
n0.53Ga0.47As／InP Ｐ−Ｉ−Ｎフオトダイオード」
（“Low Dark Current,High Efficiency Planar In0.53
Ga0.47As／InP Ｐ−Ｉ−ＮPhotodiodes”）アイ・イー
イーイー・エレクトロン・デバイス・レターズ（IEEE E
lectron Device Letters）、第EDL−２巻、第１１号
（１９８１年１１月）。他の参考文献の中には、以下の
ものが含まれる。エヌ・スサ（N.Susa）らによる「プレ
ーナ形気相エピタキシヤルIn0.53Ga0.47Asフオトダイオ
ード」（“Planar Type Vapor-Phase Eptaxial In0.53G
a0.47As Photodiodes”）アイ・イーイーイー・エレク
トロン・デバイス・レターズ（IEEE Electron Device L
etters）、第ＥＤＬ−１巻、第４号（１９８０年４月）
及びエヌ・スサ（N.Susa）による「InPなだれフオトダ
イオードに形成されたプラズマ促進CVD Si3N4薄膜」
（“Plasma Enhanced CVD Si3N4 Film Applied to InP
Avalanche Photodiodes”）ジヤパニーズ・ジヤーナル
・オブ・アプライド・フイジツクス（Japanese Journal
of Applied Physics）、第１９巻、Ｌ６７５頁（１９
８０）。
パントの導入である。従来からの技術には、封じたアン
プル中での金属蒸発（たとえばZn、Cd等）からの気相拡
散が含まれる。リン化分（たとえばZnP2、CdP2等）又は
適当な場合にはひ素化物（たとえばZnAs2、CdAs2等）の
ような他のソースも、時には用いられる。多くの場合、
これらのプロセスにより、優れた結果が得られる。通常
のドーピング技術については、以下の論文を含む多くの
参考文献の中で述べられている。ワイ・マツシマ（Y.Ma
tsushima）らによる「Zn−拡散In0・53 Ga0.47As／InPな
だれ光検出器」、（“Zn−Diffused In0.53Ga0.47As／I
nP Avalanche Photodetector”）アプライド・フイジツ
クス・レターズ（Applied Phisics Letters）、３５(6)
（１９７９年９月１５日）、及びエス・アール・ホレス
トに（S.R.Forrest）よる「低暗電流、高効率プレーナI
n0.53Ga0.47As／InP Ｐ−Ｉ−Ｎフオトダイオード」
（“Low Dark Current,High Efficiency Planar In0.53
Ga0.47As／InP Ｐ−Ｉ−ＮPhotodiodes”）アイ・イー
イーイー・エレクトロン・デバイス・レターズ（IEEE E
lectron Device Letters）、第EDL−２巻、第１１号
（１９８１年１１月）。他の参考文献の中には、以下の
ものが含まれる。エヌ・スサ（N.Susa）らによる「プレ
ーナ形気相エピタキシヤルIn0.53Ga0.47Asフオトダイオ
ード」（“Planar Type Vapor-Phase Eptaxial In0.53G
a0.47As Photodiodes”）アイ・イーイーイー・エレク
トロン・デバイス・レターズ（IEEE Electron Device L
etters）、第ＥＤＬ−１巻、第４号（１９８０年４月）
及びエヌ・スサ（N.Susa）による「InPなだれフオトダ
イオードに形成されたプラズマ促進CVD Si3N4薄膜」
（“Plasma Enhanced CVD Si3N4 Film Applied to InP
Avalanche Photodiodes”）ジヤパニーズ・ジヤーナル
・オブ・アプライド・フイジツクス（Japanese Journal
of Applied Physics）、第１９巻、Ｌ６７５頁（１９
８０）。
発明の要約 本発明はIII−Ｖ半導体化合物上に、亜鉛又はカドミウ
ム又は両方のフツ化物を堆積させ、キヤツプ層（たとえ
ばAl2O3、SiO2、ホウ素シリケートガラス、リンシリケ
ートガラス等）でフツ化物を被覆し、次に高温（たとえ
ば５００℃）で熱処理し、亜鉛又はカドミウムを半導体
中に拡散させることにより、これらの元素をドープした
III−Ｖ半導体化合物を含む半導体デバイスの製作プロ
セスに係る。拡散プロフイルが従来のプロセスにより精
密に制御でき、再現性が高いため、本プロセスは著しく
有利である。また、時間を要する拡散プロセスは、空気
の雰囲気条件下で行われ、半導体表面は拡散プロセスに
含まれる熱処理を通して、保護されたままである。ドー
パントの濃度（特に表面上で）は、制御できる。このプ
ロセスにより形成されるフオトダイオードは、通常低い
暗電流を有し、例外的に良好な動作特性をもつ。
ム又は両方のフツ化物を堆積させ、キヤツプ層（たとえ
ばAl2O3、SiO2、ホウ素シリケートガラス、リンシリケ
ートガラス等）でフツ化物を被覆し、次に高温（たとえ
ば５００℃）で熱処理し、亜鉛又はカドミウムを半導体
中に拡散させることにより、これらの元素をドープした
III−Ｖ半導体化合物を含む半導体デバイスの製作プロ
セスに係る。拡散プロフイルが従来のプロセスにより精
密に制御でき、再現性が高いため、本プロセスは著しく
有利である。また、時間を要する拡散プロセスは、空気
の雰囲気条件下で行われ、半導体表面は拡散プロセスに
含まれる熱処理を通して、保護されたままである。ドー
パントの濃度（特に表面上で）は、制御できる。このプ
ロセスにより形成されるフオトダイオードは、通常低い
暗電流を有し、例外的に良好な動作特性をもつ。
実施例の説明 本発明はフツ化物から半導体化合物中へ、金属を拡散さ
せることにより、III−Ｖ半導体化合物にドープするた
めに、亜鉛フツ化物及びカドミウムフツ化物のようなあ
る種のフツ化物が使用できることを見出したことに基
く。特に重要なことは、半導体化合物中に適切な拡散を
確実に行うように、フツ化物を無水物にすることであ
る。フツ化物を無水物にする必要性のため、本質的に
水、オキシフツ化物又は酸化物及び他の不純物を確実に
なくすように、特別の準備工程が用いられる。
せることにより、III−Ｖ半導体化合物にドープするた
めに、亜鉛フツ化物及びカドミウムフツ化物のようなあ
る種のフツ化物が使用できることを見出したことに基
く。特に重要なことは、半導体化合物中に適切な拡散を
確実に行うように、フツ化物を無水物にすることであ
る。フツ化物を無水物にする必要性のため、本質的に
水、オキシフツ化物又は酸化物及び他の不純物を確実に
なくすように、特別の準備工程が用いられる。
ドーピングプロセスを行うための一般的なプロセスは、
半導体表面上への適切なフツ化物の堆積、キヤツプ層の
形成及びその後の熱処理を含む。典型的なプロセスは、
以下のとうりである。最初に、拡散が望ましい領域にの
み、フツ化物が存在するように、半導体の表面がパター
ン形成される。次に、フツ化物を有する半導体の表面
を、キヤツプ層で被覆し、熱処理し、具体的なデバイス
を生成するために、更に処理する。たとえば、しばしば
誘電体及びフツ化物は除去され、拡散をさせた領域上
に、電気的接触を形成する。
半導体表面上への適切なフツ化物の堆積、キヤツプ層の
形成及びその後の熱処理を含む。典型的なプロセスは、
以下のとうりである。最初に、拡散が望ましい領域にの
み、フツ化物が存在するように、半導体の表面がパター
ン形成される。次に、フツ化物を有する半導体の表面
を、キヤツプ層で被覆し、熱処理し、具体的なデバイス
を生成するために、更に処理する。たとえば、しばしば
誘電体及びフツ化物は除去され、拡散をさせた領域上
に、電気的接触を形成する。
このプロセスは亜鉛及びカドミウムが適当なドーパント
である多数のデバイスに、適用できる。これには亜鉛及
びカドミウムがドーパントとして用いられるIII−Ｖ化
合物半導体を含む各種デバイスが含まれる。典型的なデ
バイスは光検出器（Ｐ−Ｉ−Ｎプレーナダイオード及び
メサ検出器の両方）、発光ダイオード、レーザ、電界効
果トランジスタ等である。
である多数のデバイスに、適用できる。これには亜鉛及
びカドミウムがドーパントとして用いられるIII−Ｖ化
合物半導体を含む各種デバイスが含まれる。典型的なデ
バイスは光検出器（Ｐ−Ｉ−Ｎプレーナダイオード及び
メサ検出器の両方）、発光ダイオード、レーザ、電界効
果トランジスタ等である。
このプロセスのより詳細な説明を、以下で述べる。プロ
セスの特に重要な点は、フツ化物（たとえばZnF2、Cd
F2）を無水物（典型的な場合、１．０モルパーセント以
下の酸素、オキシフツ化物又は水を含む）にすることで
ある。事実、水又は酸素含有量がはるかに低く、たとえ
ば０．１又は０．０１モルパーセント以下であることが
好ましい。ドーパントのフッ化物は高純度であること
が、一般的に好ましい。
セスの特に重要な点は、フツ化物（たとえばZnF2、Cd
F2）を無水物（典型的な場合、１．０モルパーセント以
下の酸素、オキシフツ化物又は水を含む）にすることで
ある。事実、水又は酸素含有量がはるかに低く、たとえ
ば０．１又は０．０１モルパーセント以下であることが
好ましい。ドーパントのフッ化物は高純度であること
が、一般的に好ましい。
高純度フツ化物を確実にする便利な方法は、制御された
条件下で、高純度材料（たとえば金属）からフツ化物を
合成することである。亜鉛フツ化物及びカドミウムフツ
化物の場合の典型的なプロセスについて、以下で述べ
る。
条件下で、高純度材料（たとえば金属）からフツ化物を
合成することである。亜鉛フツ化物及びカドミウムフツ
化物の場合の典型的なプロセスについて、以下で述べ
る。
亜鉛フツ化物の場合、高純度亜鉛金属スポンジを、濃縮
水成水素フツ化物（約４８重量パーセント）と十分な時
間反応させ、すべての亜鉛を亜鉛フツ化物に変える。次
に亜鉛フツ化物に乾燥、シンタされ、乾燥水素フツ化物
雰囲気中で、溶融される。材料は次に乾燥水素フツ化物
雰囲気中で、帯精製される。
水成水素フツ化物（約４８重量パーセント）と十分な時
間反応させ、すべての亜鉛を亜鉛フツ化物に変える。次
に亜鉛フツ化物に乾燥、シンタされ、乾燥水素フツ化物
雰囲気中で、溶融される。材料は次に乾燥水素フツ化物
雰囲気中で、帯精製される。
カドミウムフツ化物の準備工程は、幾分異なる。高純度
カドミウム金属（典型的な場合、99.999パーセント純
度）が、酢酸及び過酸化水素と反応し、酢酸カドミウム
を生じる。次に、この化合物はフツ化水素と反応し、カ
ドミウムフツ化物を生じる。カドミウムフツ化物は、
水、酸化物及びオキシフツ化物を確実に除去するため、
カーボンテトラフロライドの雰囲気中で、融点までゆつ
くり加熱した。
カドミウム金属（典型的な場合、99.999パーセント純
度）が、酢酸及び過酸化水素と反応し、酢酸カドミウム
を生じる。次に、この化合物はフツ化水素と反応し、カ
ドミウムフツ化物を生じる。カドミウムフツ化物は、
水、酸化物及びオキシフツ化物を確実に除去するため、
カーボンテトラフロライドの雰囲気中で、融点までゆつ
くり加熱した。
金属フツ化物がすでに得られている場合には、水、酸化
物及びオキシフツ化物を、金属フツ化物から除去するた
めに、各種のプロセスを使用できる。一般に、これらの
プロセスには、フツ素、フツ化水素又はカーボンテトラ
フロライドのような有機フツ化物のような適当な雰囲気
下での、融解、溶融又は帯精製の両方又は一方が含まれ
る。
物及びオキシフツ化物を、金属フツ化物から除去するた
めに、各種のプロセスを使用できる。一般に、これらの
プロセスには、フツ素、フツ化水素又はカーボンテトラ
フロライドのような有機フツ化物のような適当な雰囲気
下での、融解、溶融又は帯精製の両方又は一方が含まれ
る。
フツ化物は、マグネトロンスパツタリング、Ｅ−ビーム
（電子ビーム）堆積及び蒸発を含む各種の技術により、
半導体の表面上に堆積すればよい。堆積プロセス中、水
又は酸素を導入することは、避けるべきである。一般
に、Ｅ−ビーム堆積は好ましい。その理由は、プロセス
が清浄であるとともに、フツ化物を雰囲気に露出するこ
となく、同じ装置中で、直後に各種のキヤツプ層が堆積
できることである。
（電子ビーム）堆積及び蒸発を含む各種の技術により、
半導体の表面上に堆積すればよい。堆積プロセス中、水
又は酸素を導入することは、避けるべきである。一般
に、Ｅ−ビーム堆積は好ましい。その理由は、プロセス
が清浄であるとともに、フツ化物を雰囲気に露出するこ
となく、同じ装置中で、直後に各種のキヤツプ層が堆積
できることである。
表面上に亜鉛フツ化物又はカドミウムフツ化物のような
金属を堆積させるプロセスとして、Ｅ−ビーム技術につ
いて述べることにより、本発明が容易に理解できる。こ
の技術については、エアコ・テメスカル（エアコ社の支
部）２８５０七番通り、バークレー・カリフオルニア、
94710から出販されたフイジカル・ベーパ・デイポジシ
ヨン（Physical Vapor Deposition）を含む多くの文献
中で述べられている。
金属を堆積させるプロセスとして、Ｅ−ビーム技術につ
いて述べることにより、本発明が容易に理解できる。こ
の技術については、エアコ・テメスカル（エアコ社の支
部）２８５０七番通り、バークレー・カリフオルニア、
94710から出販されたフイジカル・ベーパ・デイポジシ
ヨン（Physical Vapor Deposition）を含む多くの文献
中で述べられている。
このプロセスにおいて、表面上に濃縮させるために材料
を蒸発させる目的で、電子ビームが用いられる。このプ
ロセスは多くの理由のため、著しく有利である。蒸発し
た材料が汚染されないように保つことは、比較的容易で
ある。プロセスは精密に制御でき、材料の経済性は高
く、熱効率も高い。
を蒸発させる目的で、電子ビームが用いられる。このプ
ロセスは多くの理由のため、著しく有利である。蒸発し
た材料が汚染されないように保つことは、比較的容易で
ある。プロセスは精密に制御でき、材料の経済性は高
く、熱効率も高い。
一般に、電子ビーム蒸発プロセスは、真空雰囲気中で行
われる。典型的な場合、容器の圧力は約133.322×10
−４Pa（１０-4Torr）以下である。典型的な圧力は133.
322×１０-5ないし133.322×１０-6Pa（10-5ないし10-6
Torr）の範囲である。
われる。典型的な場合、容器の圧力は約133.322×10
−４Pa（１０-4Torr）以下である。典型的な圧力は133.
322×１０-5ないし133.322×１０-6Pa（10-5ないし10-6
Torr）の範囲である。
フツ化物層の厚さは、所望のドーピングプロフイル、温
度及び熱処理時間等の多くの要因に依存して、広範囲に
渡り変えることができる。典型的な範囲は約５ないし５
００ナノメータで、１０ないし100ｎｍが最も有用であ
る。多くのデバイスの場合、１５ないし３５ｎｍの厚さ
が、最も好ましい。
度及び熱処理時間等の多くの要因に依存して、広範囲に
渡り変えることができる。典型的な範囲は約５ないし５
００ナノメータで、１０ないし100ｎｍが最も有用であ
る。多くのデバイスの場合、１５ないし３５ｎｍの厚さ
が、最も好ましい。
熱処理中、フツ化物の蒸発を防止するため、また熱処理
中半導体材料の表面損傷を防止するため、キヤツプ層が
用いられる。事実、本発明のプロセスの主な利点の一つ
は、本発明に従つて作られたデバイスの優れた動作特性
である。これは、ドーパントの拡散に必要な熱処理によ
る損傷から、半導体表面が保護されるためと信じられて
いる。
中半導体材料の表面損傷を防止するため、キヤツプ層が
用いられる。事実、本発明のプロセスの主な利点の一つ
は、本発明に従つて作られたデバイスの優れた動作特性
である。これは、ドーパントの拡散に必要な熱処理によ
る損傷から、半導体表面が保護されるためと信じられて
いる。
本発明を実施するために、各種のキヤツプ層が使用でき
る。特に有用なものは、SiO2、Al2O3のような物質、ホ
ウ素シリケートガラス、リンシリケートガラス等の各種
のガラスである。また、SiO2上のAl2O3のようなこれら
物質の組合せも有用である。キヤツプ層の厚さも、ある
程度変えられる。たとえば、単一の薄膜のキヤツプ層
は、典型的な場合、１００ないし４００ｎｍの厚さに変
えられる。合成キヤツプ層の場合、第１の薄膜の典型的
な厚さは、２０ないし８０ｎｍで、キヤツプ薄膜は約１
００ないし３００ｎｍである。
る。特に有用なものは、SiO2、Al2O3のような物質、ホ
ウ素シリケートガラス、リンシリケートガラス等の各種
のガラスである。また、SiO2上のAl2O3のようなこれら
物質の組合せも有用である。キヤツプ層の厚さも、ある
程度変えられる。たとえば、単一の薄膜のキヤツプ層
は、典型的な場合、１００ないし４００ｎｍの厚さに変
えられる。合成キヤツプ層の場合、第１の薄膜の典型的
な厚さは、２０ないし８０ｎｍで、キヤツプ薄膜は約１
００ないし３００ｎｍである。
ドーピングプロフイルは、熱処理の温度及び時間を変え
たり、ドーパントの化合物の組成及び厚さ、キヤツプ層
物質の組成及び厚さを変えることを含む多くの方法で、
変えることができる。たとえば、キヤツプ層化合物はド
ーパントの化合物の一部がキヤツプ層化合物中に拡散
し、一部がIII−Ｖ半導体化合物中に拡散するように、
調整される。このプロセスにより、表面上のドーパント
（Zn又はCd）の濃度が減少し、一般に深さ方向のプロフ
イルにおける濃度が減少する。たとえば、比較的非多孔
性のキヤツプ層（たとえばAl2O3ホウ素シリケートガラ
ス）で被覆されたZnF2は、１立方センチメートル当り約
1018アクセプタの表面ドーピングレベルを生じ、（この
数は１立方センチメートル当り拡散されたZn原子の数よ
り、かなり小さい）一方SiO2のようなより多孔性のキヤ
ツプ層を用いると、表面ドーピングレベルは、１立方セ
ンチメートル当り約1017亜鉛アクセプタである。フツ化
物層を薄く（５−１５ｎｍ）し、多孔性キヤツプ層をあ
る程度厚くすることにより、表面ドーピングレベルは、
更に減少する。
たり、ドーパントの化合物の組成及び厚さ、キヤツプ層
物質の組成及び厚さを変えることを含む多くの方法で、
変えることができる。たとえば、キヤツプ層化合物はド
ーパントの化合物の一部がキヤツプ層化合物中に拡散
し、一部がIII−Ｖ半導体化合物中に拡散するように、
調整される。このプロセスにより、表面上のドーパント
（Zn又はCd）の濃度が減少し、一般に深さ方向のプロフ
イルにおける濃度が減少する。たとえば、比較的非多孔
性のキヤツプ層（たとえばAl2O3ホウ素シリケートガラ
ス）で被覆されたZnF2は、１立方センチメートル当り約
1018アクセプタの表面ドーピングレベルを生じ、（この
数は１立方センチメートル当り拡散されたZn原子の数よ
り、かなり小さい）一方SiO2のようなより多孔性のキヤ
ツプ層を用いると、表面ドーピングレベルは、１立方セ
ンチメートル当り約1017亜鉛アクセプタである。フツ化
物層を薄く（５−１５ｎｍ）し、多孔性キヤツプ層をあ
る程度厚くすることにより、表面ドーピングレベルは、
更に減少する。
各種のIII−Ｖ半導体化合物を、本発明を実施するため
に用いることができる。二つの最も重要な市販のIII−
Ｖ半導体化合物は、InP及びGaAsであるが、InSb、GaS
b、AlSb、InAs等の他の化合物についても、関心がもた
れる。また、関心がもたれるのは、特にこれら二元の化
合物に格子整合した三元及び四元のIII−Ｖ半導体化合
物である。典型的な例は、InGaAs(In0.53Ga0.47As)、Al
GaPAs、GaInPAs、GaInAsSbのような化合物である。その
ような化合物のリストは、エイチ・シー・ケーシー、ジ
ユニア（H.C.Casey、Jr.）及びエム・ビー・パニツシユ
（M.B.Panish）らによる本、ヘテロストラクチヤ レー
ザーズ（Heterostructure Lasers）、パート１３、アカ
デミツクプレス、ニユーヨーク、３３頁に含まれてい
る。
に用いることができる。二つの最も重要な市販のIII−
Ｖ半導体化合物は、InP及びGaAsであるが、InSb、GaS
b、AlSb、InAs等の他の化合物についても、関心がもた
れる。また、関心がもたれるのは、特にこれら二元の化
合物に格子整合した三元及び四元のIII−Ｖ半導体化合
物である。典型的な例は、InGaAs(In0.53Ga0.47As)、Al
GaPAs、GaInPAs、GaInAsSbのような化合物である。その
ような化合物のリストは、エイチ・シー・ケーシー、ジ
ユニア（H.C.Casey、Jr.）及びエム・ビー・パニツシユ
（M.B.Panish）らによる本、ヘテロストラクチヤ レー
ザーズ（Heterostructure Lasers）、パート１３、アカ
デミツクプレス、ニユーヨーク、３３頁に含まれてい
る。
熱処理の時間及び温度は、本発明を実施する上で、特に
重要である。これらの変数は、ドーピング原子の深さ方
向のプロフイルを決る。一般に、深さ及び濃度プロフイ
ルの熱処理時間及び依存性は、異なるフツ化物（すなわ
ちZnF2及びCdF2）と半導体化合物で異なる。
重要である。これらの変数は、ドーピング原子の深さ方
向のプロフイルを決る。一般に、深さ及び濃度プロフイ
ルの熱処理時間及び依存性は、異なるフツ化物（すなわ
ちZnF2及びCdF2）と半導体化合物で異なる。
一般に、温度は約３００℃から約６５０℃まで変化す
る。３００℃以下では、拡散は一般に市場生産用には遅
すぎる。６５０℃以上では、高温ほど短時間で可能とな
るが、半導体に損傷を生じる本質的な危険がある。
る。３００℃以下では、拡散は一般に市場生産用には遅
すぎる。６５０℃以上では、高温ほど短時間で可能とな
るが、半導体に損傷を生じる本質的な危険がある。
好ましい温度は、しばしば用いるフツ化物及び含まれる
半導体に依存する。好ましい温度範囲は、短時間の熱処
理と、含まれる半導体に表面損傷を生じる危険性との間
の、つりあいである。
半導体に依存する。好ましい温度範囲は、短時間の熱処
理と、含まれる半導体に表面損傷を生じる危険性との間
の、つりあいである。
ZnF2及びInPの場合、好ましい温度範囲は、３００ない
し５５０℃である。拡散時間が短いため、より高温が一
般的には好ましい。一般に、高温に対する限界は、半導
体への損傷の危険性と、拡散プロセスの制御性である。
拡散時間は、約１分から約１００時間まで変化する。拡
散の深さは、拡散方程式から予想されるように、具体的
な温度において、拡散時間の平方根に従い増加する。
し５５０℃である。拡散時間が短いため、より高温が一
般的には好ましい。一般に、高温に対する限界は、半導
体への損傷の危険性と、拡散プロセスの制御性である。
拡散時間は、約１分から約１００時間まで変化する。拡
散の深さは、拡散方程式から予想されるように、具体的
な温度において、拡散時間の平方根に従い増加する。
InGaAs上のZnF2の場合、熱処理の好ましい温度範囲は４
５０ないし６００℃である。InP上のCdF2の場合、好ま
しい温度範囲は４５０ないし６５０℃で、InGaAs上のCd
F2の場合、好ましい温度範囲は５５０ないし６５０℃で
ある。
５０ないし６００℃である。InP上のCdF2の場合、好ま
しい温度範囲は４５０ないし６５０℃で、InGaAs上のCd
F2の場合、好ましい温度範囲は５５０ないし６５０℃で
ある。
ZnF2を有するInP中の拡散深さを、何通りかの拡散時間
及び温度の場合について測定し、以下の結果を得た。５
５０℃、２時間で15.0μｍ、500℃、０．５時間で３．
０μｍ、４００℃、２時間で１．７μｍ、３５０℃、７
２時間で０．１３μｍである。これらの結果は、１．４
ｅＶの活性化エネルギーと一致する。
及び温度の場合について測定し、以下の結果を得た。５
５０℃、２時間で15.0μｍ、500℃、０．５時間で３．
０μｍ、４００℃、２時間で１．７μｍ、３５０℃、７
２時間で０．１３μｍである。これらの結果は、１．４
ｅＶの活性化エネルギーと一致する。
InGaAs（自然にドープされたｎ形）上のZnF2の場合、好
ましい温度範囲は４５０ないし６００℃である。時間は
InPの場合と同様の範囲で変えてよい。典型的な結果
は、550℃の拡散温度、２時間の拡散時間の場合、１．
０μｍの拡散深さである。
ましい温度範囲は４５０ないし６００℃である。時間は
InPの場合と同様の範囲で変えてよい。典型的な結果
は、550℃の拡散温度、２時間の拡散時間の場合、１．
０μｍの拡散深さである。
InP（自然にドープされたｎ形）上のCdF2の場合、５５
０℃における２時間の拡散で、４μｍの拡散深さが生
じ、エピタキシヤル成長InGaAs（やはり自然にドープさ
れたｎ形）上では、６００℃における約１５分で０．５
μｍの深さが生じた。
０℃における２時間の拡散で、４μｍの拡散深さが生
じ、エピタキシヤル成長InGaAs（やはり自然にドープさ
れたｎ形）上では、６００℃における約１５分で０．５
μｍの深さが生じた。
本発明をより明確に理解するために、具体例について述
べる。具体的にはＰ−Ｉ−Ｎプレーナフオトダイオード
の製作について述べる。InPのウエハを最初に得る。こ
のウエハはその上に作られるすべてのデバイスに対する
基板として働く。典型的な基板材料は、成長に便利なよ
うに、スズ又はイオウをドープしたｎ形である。ウエハ
は一般に液相エピタキシヤル成長により成長させたｎ形
InPのバツフア層で被覆し、それによりｎ形InGaAs(In
0.53Ga0.47As)の層もまた、液相エピタキシヤル法で成
長される。
べる。具体的にはＰ−Ｉ−Ｎプレーナフオトダイオード
の製作について述べる。InPのウエハを最初に得る。こ
のウエハはその上に作られるすべてのデバイスに対する
基板として働く。典型的な基板材料は、成長に便利なよ
うに、スズ又はイオウをドープしたｎ形である。ウエハ
は一般に液相エピタキシヤル成長により成長させたｎ形
InPのバツフア層で被覆し、それによりｎ形InGaAs(In
0.53Ga0.47As)の層もまた、液相エピタキシヤル法で成
長される。
薄膜の堆積に先だち、表面はメタノール中の１パーセン
ト臭素のような化学研磨とともに、機械的に研磨する。
一般に、これは鏡状の最終面が得られるまで行われる。
次に、表面はクロロフオルム、アセトン及びメタノール
中で脱脂され、脱イオン水中のフツ化水素酸に１：１溶
液中で、１分間エツチングされた。次に、表面は脱イオ
ン水中で全体が洗浄され、窒素ガスで吹きつけ乾燥させ
た。次に、１５ｎｍのZnF2と１００ｎｍのSiO2を順次堆
積させるために、試料をＥ−ビーム蒸発器に移した。次
に、表面を通常のフオトリソグラフイ技術で、パターン
形成した。たとえば、保護被膜は小さなアイランド（典
型的な場合、直径約７５μｍ）上に残し、その他のZnF2
及びキヤツプ層は、通常の手段（一般にCF4プラズマ及
び緩衝ＨＦエツチ）により除去した。次に、全表面をSi
O2の厚い層（たとえば120ｎｍ）、ボロシリケートガラ
ス又はＥ−ビーム蒸着を用いたリンシリケートガラスで
被覆した。
ト臭素のような化学研磨とともに、機械的に研磨する。
一般に、これは鏡状の最終面が得られるまで行われる。
次に、表面はクロロフオルム、アセトン及びメタノール
中で脱脂され、脱イオン水中のフツ化水素酸に１：１溶
液中で、１分間エツチングされた。次に、表面は脱イオ
ン水中で全体が洗浄され、窒素ガスで吹きつけ乾燥させ
た。次に、１５ｎｍのZnF2と１００ｎｍのSiO2を順次堆
積させるために、試料をＥ−ビーム蒸発器に移した。次
に、表面を通常のフオトリソグラフイ技術で、パターン
形成した。たとえば、保護被膜は小さなアイランド（典
型的な場合、直径約７５μｍ）上に残し、その他のZnF2
及びキヤツプ層は、通常の手段（一般にCF4プラズマ及
び緩衝ＨＦエツチ）により除去した。次に、全表面をSi
O2の厚い層（たとえば120ｎｍ）、ボロシリケートガラ
ス又はＥ−ビーム蒸着を用いたリンシリケートガラスで
被覆した。
次に、試料は空気雰囲気の開口管中で、先に述べた時間
と温度で熱処理し、所望のドーピングレベルと接合深さ
を得た。典型的な温度及び時間は、In0.53Ga0.47Asの場
合約５５０℃、２時間で、InPの場合、５００℃で０．
５時間である。
と温度で熱処理し、所望のドーピングレベルと接合深さ
を得た。典型的な温度及び時間は、In0.53Ga0.47Asの場
合約５５０℃、２時間で、InPの場合、５００℃で０．
５時間である。
熱処理が完了したら、試料は炉から単純に取り出すこと
により、室温までクエンチした。次に、試料は濃ＨＦ中
でエツチし、薄膜を除去した。試料は完成したプレーナ
Ｐ−Ｉ−Ｎフオトダイオートを生成する通常の手段によ
り、金属部形成及び不活性化した。
により、室温までクエンチした。次に、試料は濃ＨＦ中
でエツチし、薄膜を除去した。試料は完成したプレーナ
Ｐ−Ｉ−Ｎフオトダイオートを生成する通常の手段によ
り、金属部形成及び不活性化した。
第１図は本発明に従つて有利に作られたフオトダイオー
ド１０を示す。デバイスはｎ形InP（一般的にスズ又は
イオウをドープ）の基板層１１、典型的な場合、液相エ
ピタキシヤルプロセスで成長させたｎ形InP（しばしば
テルルをドープ）のバツフア層１２及びInPに格子整合
するような組成を有するｎ形インジウム・ガリウムひ素
１３の層を含むいくつかの層で作られる。インジウム・
ガリウムひ素は、通常故意にはドープしてないｎ形で、
ふつうは液相エピタキシヤルプロセスにより、堆積させ
る。ｎ形インジウム・ガリウムひ素の一部は、本発明に
従い、亜鉛を拡散することにより、ｐ形にドープされ
る。金属電極１５（一般に金−亜鉛合金）は、電気的接
触のために用いられ、金属電極を囲む領域は、通常シリ
コン窒化物であるキヤツプ層１６で被覆される。相対す
る表面上の金属電極１７は通常金−スズ合金である。
ド１０を示す。デバイスはｎ形InP（一般的にスズ又は
イオウをドープ）の基板層１１、典型的な場合、液相エ
ピタキシヤルプロセスで成長させたｎ形InP（しばしば
テルルをドープ）のバツフア層１２及びInPに格子整合
するような組成を有するｎ形インジウム・ガリウムひ素
１３の層を含むいくつかの層で作られる。インジウム・
ガリウムひ素は、通常故意にはドープしてないｎ形で、
ふつうは液相エピタキシヤルプロセスにより、堆積させ
る。ｎ形インジウム・ガリウムひ素の一部は、本発明に
従い、亜鉛を拡散することにより、ｐ形にドープされ
る。金属電極１５（一般に金−亜鉛合金）は、電気的接
触のために用いられ、金属電極を囲む領域は、通常シリ
コン窒化物であるキヤツプ層１６で被覆される。相対す
る表面上の金属電極１７は通常金−スズ合金である。
カドミウムがドーパントであるプレーナＰ−Ｉ−Ｎフオ
トダイオードを作成するため、同様のプロセスを用いて
もよい。フツ化カドミウムをドーパントとして用い、熱
処理は通常高温（典型的な場合、InPに対しては550℃、
InGaAsに対しては６００℃）で行う。カドミウム拡散に
より高温を必要とすることから、亜鉛ドーパントより熱
的に安定であると考えられる。
トダイオードを作成するため、同様のプロセスを用いて
もよい。フツ化カドミウムをドーパントとして用い、熱
処理は通常高温（典型的な場合、InPに対しては550℃、
InGaAsに対しては６００℃）で行う。カドミウム拡散に
より高温を必要とすることから、亜鉛ドーパントより熱
的に安定であると考えられる。
少くともドーピングプロセスに関しては上で述べたもの
と同様のプロセスにより、メサ形のデバイスも製作され
た。典型的なメサフオトダイオード２０が、第２図に示
されている。メサ構造は、液相エピタキシヤルプロセス
により成長させたテルルドープインジウムのバツフア層
２２を有するスズドープInP基板２１上に、製作した。
この層の最上部上に、最初ｎ形に成長させ、後に本発明
に従い、部分的に亜鉛でｐ形にドープしたインジウム・
ガリウムひ素のエピタキシヤル層がある。これにより、
二つの層、すなわち一つはｎ形２３及び一つはｐ形２４
の層が残る。底部電極２５は金−スズ合金で作られ、最
上部電極２６は金−亜鉛合金で作られる。
と同様のプロセスにより、メサ形のデバイスも製作され
た。典型的なメサフオトダイオード２０が、第２図に示
されている。メサ構造は、液相エピタキシヤルプロセス
により成長させたテルルドープインジウムのバツフア層
２２を有するスズドープInP基板２１上に、製作した。
この層の最上部上に、最初ｎ形に成長させ、後に本発明
に従い、部分的に亜鉛でｐ形にドープしたインジウム・
ガリウムひ素のエピタキシヤル層がある。これにより、
二つの層、すなわち一つはｎ形２３及び一つはｐ形２４
の層が残る。底部電極２５は金−スズ合金で作られ、最
上部電極２６は金−亜鉛合金で作られる。
本発明に従つて作られた各種のフオトダイオードについ
て、電圧の関数として、暗電流及び容量の試験を行つ
た。室温において、プレーナダイオードは典型的な場
合、−１０ボルトにおいて、約３×11-11ないし約10-8
アンペアの範囲の暗電流を示し、７０ボルトないし１５
０ボルトの範囲の非常に鋭い降伏電圧を示す。これらの
測定を、メタノール中に０．０５重量パーセント臭素を
含む溶液中で、３０秒間エツチした後くり返した。暗電
流及び降伏電圧はわずかに改善され、暗電流は５×10-2
ないし10-8アンペア、降伏電圧は100ないし２００ボル
トの範囲になつた。容量も非常に低く、しばしば実験装
置で測定可能な最低の容量（０ボルトで０．１ｐＦ）よ
り、小さかつた。メサ形デバイスは同程度の電気的特性
を示した。
て、電圧の関数として、暗電流及び容量の試験を行つ
た。室温において、プレーナダイオードは典型的な場
合、−１０ボルトにおいて、約３×11-11ないし約10-8
アンペアの範囲の暗電流を示し、７０ボルトないし１５
０ボルトの範囲の非常に鋭い降伏電圧を示す。これらの
測定を、メタノール中に０．０５重量パーセント臭素を
含む溶液中で、３０秒間エツチした後くり返した。暗電
流及び降伏電圧はわずかに改善され、暗電流は５×10-2
ないし10-8アンペア、降伏電圧は100ないし２００ボル
トの範囲になつた。容量も非常に低く、しばしば実験装
置で測定可能な最低の容量（０ボルトで０．１ｐＦ）よ
り、小さかつた。メサ形デバイスは同程度の電気的特性
を示した。
第１図は本発明に従い製作されるＰ−Ｉ−Ｎプレーナフ
オトダイオードの側面図、 第２図はメサ形なだれフオトダイオードを示す図であ
る。 〔主要部分の符号の説明〕 フオトダイオード……１０ 基板層……１１ バツフア層……１２ キヤツプ層……１６
オトダイオードの側面図、 第２図はメサ形なだれフオトダイオードを示す図であ
る。 〔主要部分の符号の説明〕 フオトダイオード……１０ 基板層……１１ バツフア層……１２ キヤツプ層……１６
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シヨーバ シング アメリカ合衆国 07901 ニユージヤーシ イ，サミツト，カヌー ブルツク パーク ウエイ 55 (72)発明者 レグランド ジエラルド ヴアン ウイタ ート アメリカ合衆国 07960 ニユージヤーシ イ，モリスタウン，テリー ドライヴ ２ (72)発明者 ジヨージ ジヨン ヅイドヅイク アメリカ合衆国 07832 ニユージヤーシ イ，コロンビア，ボツクス 330エー，ロ ード ナンバー１
Claims (17)
- 【請求項１】III−Ｖ半導体化合物の少なくとも一部
に、亜鉛及びカドミウムから選択された少なくとも一種
類のドーパント物質がドープされたIII−Ｖ半導体化合
物を含むデバイスの製造方法において、ドーピングプロ
セスは、該少なくとも一種類のドーパント物質の無水無
機フッ化物を該III−Ｖ半導体化合物に堆積させ、熱処
理するによって行われることを特徴とするデバイスの製
造方法。 - 【請求項２】特許請求の範囲第１項に記載の方法におい
て、 該熱処理に先立ち、該ドーパント物質の無水無機フッ化
物をキャップ層で被覆することを特徴とするデバイスの
製造方法。 - 【請求項３】特許請求の範囲第２項に記載の方法におい
て、 該キャップ層はAl2O3、SiO2、リンシリケートガラスか
らなるグループの中から選択された少なくとも一つの物
質を含むこと特徴とするデバイスの製造方法。 - 【請求項４】特許請求の範囲第１項に記載の方法におい
て、 マグネトロンスパッタリング又は電子ビーム堆積又は蒸
発によりドーパント物質の無水無機フッ化物を堆積させ
ることを特徴とするデバイスの製造方法。 - 【請求項５】特許請求の範囲第２項に記載の方法におい
て、 電子ビーム堆積により、該ドーパント物質の無水無機フ
ッ化物及びキャップ層を堆積させることを特徴とするデ
バイスの製造方法。 - 【請求項６】特許請求の範囲第１項に記載の方法におい
て、 該熱処理を300乃至650℃の範囲の温度で行うことを特徴
とするデバイスの製造方法。 - 【請求項７】特許請求の範囲第１項に記載の方法におい
て、 該熱処理の時間は１分乃至100時間で変化することを特
徴とするデバイスの製造方法。 - 【請求項８】特許請求の範囲第５項に記載の方法におい
て、 該ドーパント物質の無水無機フッ化物は、III−Ｖ半導
体化合物上に、堆積させる前に、フッ化物を含有する物
質を含む雰囲気中ですでに処理された亜鉛フッ化物であ
ることを特徴とするデバイスの製造方法。 - 【請求項９】特許請求の範囲第８項に記載の方法におい
て、 該フッ化物を含む物質は、フッ化水素であることを特徴
とするデバイスの製造方法。 - 【請求項１０】特許請求の範囲第１項に記載の方法にお
いて、 該III−Ｖ半導体化合物は、InP，GaAs，InSb，GaSb，Al
Sb，InAs，InGaAs，AlGaPAs，GaInPAs及びGaInAsSbから
なるグループから選択されることを特徴とするデバイス
の製造方法。 - 【請求項１１】特許請求の範囲第10項に記載の方法にお
いて、 該半導体化合物はInPで、該ドーパント物質の無水無機
フッ化物はZnF２であり、該熱処理は300乃至550℃の温
度で30分乃至72時間行うことを特徴とするデバイスの製
造方法。 - 【請求項１２】特許請求の範囲第10項に記載の方法にお
いて、 該III−Ｖ半導体化合物はInGaAsで、該ドーパント物質
の無水無機フッ化物はZnF２であり、該熱処理の温度は4
50乃至600℃、時間は30分乃至72時間であることを特徴
とするデバイスの製造方法。 - 【請求項１３】特許請求の範囲第10項に記載の方法にお
いて、 該III−Ｖ半導体化合物はGaAsで、該ドーパント物質の
無水無機フッ化物はZnF２であることを特徴とするデバ
イスの製造方法。 - 【請求項１４】特許請求の範囲第10項に記載の方法にお
いて、 該III−Ｖ半導体化合物はInP，GaAs及びInGaAsからなる
グループから選択され、該ドーパント物質の無水無機フ
ッ化物はCdF２であることを特徴とするデバイスの製造
方法。 - 【請求項１５】特許請求の範囲第14項に記載の方法にお
いて、 該III−Ｖ半導体化合物はInPで、該ドーパント物質の無
水無機フッ化物はCdF２であり、該熱処理の温度範囲は4
50乃至650℃であることを特徴とするデバイスの製造方
法。 - 【請求項１６】特許請求の範囲第14項に記載の方法にお
いて、 該III−Ｖ半導体化合物はInGaAsで、該ドーパント物質
の無水無機フッ化物はCdF２であり、該熱処理の温度範
囲は550乃至650℃であることを特徴とするデバイスの製
造方法。 - 【請求項１７】特許請求の範囲第１項に記載の方法にお
いて、 該デバイスはP-I-Nプレーナフォトダイオード、メサフ
ォトダイオード、発光ダイオード及び半導体レーザから
選択されることを特徴とするデバイスの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US563701 | 1983-12-21 | ||
| US06/563,701 US4502898A (en) | 1983-12-21 | 1983-12-21 | Diffusion procedure for semiconductor compound |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60158620A JPS60158620A (ja) | 1985-08-20 |
| JPH0616501B2 true JPH0616501B2 (ja) | 1994-03-02 |
Family
ID=24251555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26876184A Expired - Lifetime JPH0616501B2 (ja) | 1983-12-21 | 1984-12-21 | デバイスの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4502898A (ja) |
| JP (1) | JPH0616501B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61172381A (ja) * | 1984-12-22 | 1986-08-04 | Fujitsu Ltd | ＩｎＰ系化合物半導体装置 |
| NL8801631A (nl) * | 1988-06-27 | 1990-01-16 | Philips Nv | Werkwijze voor het vervaardigen van een optoelektronische inrichting. |
| US5073507A (en) * | 1991-03-04 | 1991-12-17 | Motorola, Inc. | Producing a plasma containing beryllium and beryllium fluoride |
| US6355543B1 (en) * | 1998-09-29 | 2002-03-12 | Advanced Micro Devices, Inc. | Laser annealing for forming shallow source/drain extension for MOS transistor |
| JP2004103656A (ja) * | 2002-09-05 | 2004-04-02 | Sony Corp | 半導体装置及び半導体装置の製造方法 |
| JP4604673B2 (ja) * | 2004-11-16 | 2011-01-05 | 住友電気工業株式会社 | フォトダイオードの作製方法 |
| CN103236396B (zh) * | 2013-04-16 | 2016-07-06 | 中国电子科技集团公司第十一研究所 | 一种外延InSb衬底的表面处理方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2214224C3 (de) * | 1972-03-23 | 1978-05-03 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Bildung von pn-Übergängen in III-V-Halbleiter-Einkristallen |
| US3907616A (en) * | 1972-11-15 | 1975-09-23 | Texas Instruments Inc | Method of forming doped dielectric layers utilizing reactive plasma deposition |
| DE2601652C3 (de) * | 1976-01-17 | 1979-11-08 | Metallurgie Hoboken-Overpelt, Bruessel | Verfahren zur epitaxialen Abscheidung einer Am. Bv Halbleiterschicht auf einem Germaniumsubstrat mit einer (100)-Orientierong |
| US4177298A (en) * | 1977-03-22 | 1979-12-04 | Hitachi, Ltd. | Method for producing an InSb thin film element |
| GB1569369A (en) * | 1977-04-01 | 1980-06-11 | Standard Telephones Cables Ltd | Injection lasers |
| GB1558642A (en) * | 1977-04-01 | 1980-01-09 | Standard Telephones Cables Ltd | Injection lasers |
-
1983
- 1983-12-21 US US06/563,701 patent/US4502898A/en not_active Expired - Lifetime
-
1984
- 1984-12-21 JP JP26876184A patent/JPH0616501B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60158620A (ja) | 1985-08-20 |
| US4502898A (en) | 1985-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5821171A (en) | Article comprising a gallium layer on a GaAs-based semiconductor, and method of making the article | |
| US6489635B1 (en) | Epitaxially grown p-type diffusion source for photodiode fabrication | |
| US4751201A (en) | Passivation of gallium arsenide devices with sodium sulfide | |
| US4227941A (en) | Shallow-homojunction solar cells | |
| US4915744A (en) | High efficiency solar cell | |
| US4634474A (en) | Coating of III-V and II-VI compound semiconductors | |
| US4507157A (en) | Simultaneously doped light-emitting diode formed by liquid phase epitaxy | |
| US4248675A (en) | Method of forming electrical contact and antireflection layer on solar cells | |
| FR2689680A1 (fr) | Procédé de réalisation de couches minces hétéroépitaxiales et de dispositifs électroniques. | |
| JPS6324056A (ja) | デバイスの製造方法 | |
| JPH0616501B2 (ja) | デバイスの製造方法 | |
| Brogowski et al. | The p-to-n conversion of HgCdTe, HgZnTe and HgMnTe by anodic oxidation and subsequent heat treatment | |
| JPH0139206B2 (ja) | ||
| JPH08335715A (ja) | エピタキシャルウエハおよびその製造方法 | |
| JPH0729825A (ja) | 半導体基板とその製造方法 | |
| US5366934A (en) | Method for sulfide surface passivation | |
| US3961353A (en) | High power semiconductor device | |
| US4006045A (en) | Method for producing high power semiconductor device using anodic treatment and enhanced diffusion | |
| US4086106A (en) | Halogen-doped Hg,Cd,Te | |
| JPS61136225A (ja) | ＩｎＰへの不純物拡散方法 | |
| JP3191443B2 (ja) | 半導体の表面処理方法 | |
| JPS6174378A (ja) | 赤外線照射により浅い接合とｂｓｆを同時に形成する光センサの製造方法 | |
| US3771028A (en) | High gain, low saturation transistor | |
| JP2911291B2 (ja) | 半導体装置の製造方法 | |
| Ventura et al. | Shallow-junction formation by rapid thermal diffusion into silicon from doped spin-on glass films |