JPH06165272A - 入力障害における交換機信号制御方式 - Google Patents
入力障害における交換機信号制御方式Info
- Publication number
- JPH06165272A JPH06165272A JP31763592A JP31763592A JPH06165272A JP H06165272 A JPH06165272 A JP H06165272A JP 31763592 A JP31763592 A JP 31763592A JP 31763592 A JP31763592 A JP 31763592A JP H06165272 A JPH06165272 A JP H06165272A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- exchange
- fault
- telephone line
- bit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 8
- 238000003780 insertion Methods 0.000 claims description 3
- 230000037431 insertion Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- ZZUFCTLCJUWOSV-UHFFFAOYSA-N furosemide Chemical compound C1=C(Cl)C(S(=O)(=O)N)=CC(C(O)=O)=C1NCC1=CC=CO1 ZZUFCTLCJUWOSV-UHFFFAOYSA-N 0.000 description 1
- 238000001427 incoherent neutron scattering Methods 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】
【目的】２つのインタフェースを持つ伝送装置で、入力
障害が発生した２Ｍ信号からもう一方の２Ｍ信号へスル
ーする電話回線の交換機信号にビットパターンを挿入す
る。 【構成】電話回線に障害が発生したとき、ＤＥＴ３ａ，
３ｂはポートＡ，Ｂの対局からの受信信号１，８の障害
を検出する。ＲＥＧ６ａ，６ｂに障害時の各電話回線に
応じた交換機信号のビットパターンを記憶しておき、Ｄ
ＥＴ３ａ，３ｂが障害検出したとき一方の２Ｍ信号から
他方の２Ｍ信号にスルーする電話回線の交換機信号ビッ
トにＲＥＧ６ａ，６ｂに設定されているビットパターン
をＩＮＳ５ａ，５ｂで挿入してそれぞれポートＡ，Ｂか
ら対局へ送信信号２，７を送信する。
障害が発生した２Ｍ信号からもう一方の２Ｍ信号へスル
ーする電話回線の交換機信号にビットパターンを挿入す
る。 【構成】電話回線に障害が発生したとき、ＤＥＴ３ａ，
３ｂはポートＡ，Ｂの対局からの受信信号１，８の障害
を検出する。ＲＥＧ６ａ，６ｂに障害時の各電話回線に
応じた交換機信号のビットパターンを記憶しておき、Ｄ
ＥＴ３ａ，３ｂが障害検出したとき一方の２Ｍ信号から
他方の２Ｍ信号にスルーする電話回線の交換機信号ビッ
トにＲＥＧ６ａ，６ｂに設定されているビットパターン
をＩＮＳ５ａ，５ｂで挿入してそれぞれポートＡ，Ｂか
ら対局へ送信信号２，７を送信する。
Description
【０００１】
【産業上の利用分野】本発明は入力障害における交換機
信号制御方式に関し、特に２つの２Ｍｂｐｓのインタフ
ェースを持ち一方の２Ｍ信号から他方の２Ｍ信号へのス
ルー機能を有する伝送装置の入力障害における交換機信
号制御方式に関する。
信号制御方式に関し、特に２つの２Ｍｂｐｓのインタフ
ェースを持ち一方の２Ｍ信号から他方の２Ｍ信号へのス
ルー機能を有する伝送装置の入力障害における交換機信
号制御方式に関する。
【０００２】
【従来の技術】図２は従来の入力障害における交換機信
号制御方式の一例を示すブロック図である。
号制御方式の一例を示すブロック図である。
【０００３】図２に示すように、本例は音声信号と交換
機信号の符号化を行う通話路盤１０と、共通制御部（以
下ＣＣＥ）２０とからなり、ＣＣＥ２０は通話路盤１０
と２Ｍ信号との間でドロップまたはインサートを行うド
ロップ・インサート回路２１を有している。
機信号の符号化を行う通話路盤１０と、共通制御部（以
下ＣＣＥ）２０とからなり、ＣＣＥ２０は通話路盤１０
と２Ｍ信号との間でドロップまたはインサートを行うド
ロップ・インサート回路２１を有している。
【０００４】また、入力障害が発生した２Ｍ信号からも
う一方の２Ｍ信号へスルーする電話回線に対して交換機
信号の制御を行わずにそのまま２Ｍポートから送出して
いた。
う一方の２Ｍ信号へスルーする電話回線に対して交換機
信号の制御を行わずにそのまま２Ｍポートから送出して
いた。
【０００５】
【発明が解決しようとする課題】この従来の入力障害に
おける交換機信号制御方式では、２つの２Ｍｂｐｓのイ
ンタフェースを持つ伝送装置は、２Ｍ信号と通話路盤と
のドロップまたはインサート機能しか持っていなかっ
た。
おける交換機信号制御方式では、２つの２Ｍｂｐｓのイ
ンタフェースを持つ伝送装置は、２Ｍ信号と通話路盤と
のドロップまたはインサート機能しか持っていなかっ
た。
【０００６】そのため、入力障害が発生した２Ｍ信号か
らもう一方の２Ｍ信号へスルーする電話回線に対する交
換機信号の制御を行えないため、交換機信号の誤動作な
どのサービス異常を引き起こしてしまうという問題点が
あった。
らもう一方の２Ｍ信号へスルーする電話回線に対する交
換機信号の制御を行えないため、交換機信号の誤動作な
どのサービス異常を引き起こしてしまうという問題点が
あった。
【０００７】
【課題を解決するための手段】本発明の入力障害におけ
る交換機信号制御方式は、それぞれ２Ｍｂｐｓのインタ
フェースを持つ２つの２Ｍポートを有し、２Ｍ信号と通
話路盤のドロップまたはインサート機能と一方の２Ｍ信
号から他方の２Ｍ信号へのスルー機能とを有する伝送装
置において、前記一方の２Ｍ信号から前記他方の２Ｍ信
号へスルーする各電話回線に対して入力障害が発生した
ときに交換機信号のビットパターンを記憶しておいて前
記交換機信号にこのビットパターンを挿入することを特
徴とする。
る交換機信号制御方式は、それぞれ２Ｍｂｐｓのインタ
フェースを持つ２つの２Ｍポートを有し、２Ｍ信号と通
話路盤のドロップまたはインサート機能と一方の２Ｍ信
号から他方の２Ｍ信号へのスルー機能とを有する伝送装
置において、前記一方の２Ｍ信号から前記他方の２Ｍ信
号へスルーする各電話回線に対して入力障害が発生した
ときに交換機信号のビットパターンを記憶しておいて前
記交換機信号にこのビットパターンを挿入することを特
徴とする。
【０００８】そして、前記各２Ｍポートの入力障害を検
出する障害検出回路と、前記ドロップまたはインサート
機能および前記スルー機能を有するタイム・スロット交
換回路と、障害時の各前記電話回線に応じた前記交換機
信号のビットパターンを前記２Ｍポート毎に記憶してお
く交換機信号レジスタと、前記障害検出回路の障害検出
によって前記一方の２Ｍ信号から前記他方の２Ｍ信号に
スルーする電話回線の交換機信号ビットに前記交換機信
号レジスタに設定されているビットパターンを挿入する
交換機信号挿入回路とを備えている。
出する障害検出回路と、前記ドロップまたはインサート
機能および前記スルー機能を有するタイム・スロット交
換回路と、障害時の各前記電話回線に応じた前記交換機
信号のビットパターンを前記２Ｍポート毎に記憶してお
く交換機信号レジスタと、前記障害検出回路の障害検出
によって前記一方の２Ｍ信号から前記他方の２Ｍ信号に
スルーする電話回線の交換機信号ビットに前記交換機信
号レジスタに設定されているビットパターンを挿入する
交換機信号挿入回路とを備えている。
【０００９】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１０】図１は本発明の入力障害における交換機信
号制御方式の一実施例を示すブロック図である。
号制御方式の一実施例を示すブロック図である。
【００１１】図１に示す本実施例はそれぞれ２Ｍｂｐｓ
のインタフェースを持つ２つの２Ｍポートを有するＣＣ
Ｅ９を備え、２Ｍ信号と通話路盤１０のドロップまたは
インサート機能と一方の２Ｍ信号から他方の２Ｍ信号へ
のスルー機能とを有する伝送装置である。
のインタフェースを持つ２つの２Ｍポートを有するＣＣ
Ｅ９を備え、２Ｍ信号と通話路盤１０のドロップまたは
インサート機能と一方の２Ｍ信号から他方の２Ｍ信号へ
のスルー機能とを有する伝送装置である。
【００１２】ＣＣＥ９は各２Ｍポートの入力障害を検出
する障害検出回路（以下ＤＥＴ）３ａ，３ｂと、ドロッ
プまたはインサート機能および一方の２Ｍ信号から他方
の２Ｍへのスルー機能を有するタイム・スロット交換回
路（以下ＴＳＳＷ）４と、障害時の各電話回線に応じた
交換機信号のビットパターンを２Ｍポート毎に記憶して
おく交換機信号レジスタ（以下ＲＥＧ）６ａ，６ｂと、
ＤＥＴ３ａ，３ｂの障害検出によって一方の２Ｍ信号か
ら他方の２Ｍ信号にスルーする電話回線の交換機信号ビ
ットにＲＥＧ６ａ，６ｂに設定されているビットパター
ンを挿入する交換機信号挿入回路（以下ＩＮＳ）５ａ，
５ｂとを備えている。
する障害検出回路（以下ＤＥＴ）３ａ，３ｂと、ドロッ
プまたはインサート機能および一方の２Ｍ信号から他方
の２Ｍへのスルー機能を有するタイム・スロット交換回
路（以下ＴＳＳＷ）４と、障害時の各電話回線に応じた
交換機信号のビットパターンを２Ｍポート毎に記憶して
おく交換機信号レジスタ（以下ＲＥＧ）６ａ，６ｂと、
ＤＥＴ３ａ，３ｂの障害検出によって一方の２Ｍ信号か
ら他方の２Ｍ信号にスルーする電話回線の交換機信号ビ
ットにＲＥＧ６ａ，６ｂに設定されているビットパター
ンを挿入する交換機信号挿入回路（以下ＩＮＳ）５ａ，
５ｂとを備えている。
【００１３】次に、本実施例の回路動作について説明す
る。
る。
【００１４】図１において、電話回線に障害が発生した
とき、ＤＥＴ３ａ，３ｂはポートＡ，Ｂの対局からの受
信信号１，８の障害を検出する。
とき、ＤＥＴ３ａ，３ｂはポートＡ，Ｂの対局からの受
信信号１，８の障害を検出する。
【００１５】ＲＥＧ６ａ，６ｂに障害時の各電話回線に
応じた交換機信号のビットパターンを記憶しておき、Ｄ
ＥＴ３ａ，３ｂが障害を検出したとき一方の２Ｍ信号か
ら他方の２Ｍ信号にスルーする電話回線の交換機信号ビ
ットにＲＥＧ６ａ，６ｂに設定されているビットパター
ンをＩＮＳ５ａ，５ｂで挿入してそれぞれポートＡ，Ｂ
から対局へ送信信号２，７を送信する。
応じた交換機信号のビットパターンを記憶しておき、Ｄ
ＥＴ３ａ，３ｂが障害を検出したとき一方の２Ｍ信号か
ら他方の２Ｍ信号にスルーする電話回線の交換機信号ビ
ットにＲＥＧ６ａ，６ｂに設定されているビットパター
ンをＩＮＳ５ａ，５ｂで挿入してそれぞれポートＡ，Ｂ
から対局へ送信信号２，７を送信する。
【００１６】
【発明の効果】以上説明したように本発明の２Ｍ信号の
入力障害における交換機信号制御方式は、一方の２Ｍ信
号から他方の２Ｍ信号へスルーする各電話回線に対して
入力障害が発生したときに交換機信号のビットパターン
を記憶しておくことにより、対局側の交換機の誤動作を
防止することができるという効果を有する。
入力障害における交換機信号制御方式は、一方の２Ｍ信
号から他方の２Ｍ信号へスルーする各電話回線に対して
入力障害が発生したときに交換機信号のビットパターン
を記憶しておくことにより、対局側の交換機の誤動作を
防止することができるという効果を有する。
【図１】本発明の入力障害における交換機信号制御方式
の一実施例を示すブロック図である。
の一実施例を示すブロック図である。
【図２】従来の入力障害における交換機信号制御方式の
一例を示すブロック図である。
一例を示すブロック図である。
１ ポートＡの対局からの受信信号 ２ ポートＡから対局への送信信号 ３ａ，３ｂ 障害検出回路（ＤＥＴ） ４ タイム・スロット交換回路（ＴＳＳＷ） ５ａ，５ｂ 交換機信号挿入回路（ＩＮＳ） ６ａ，６ｂ 交換機信号レジスタ（ＲＥＧ） ７ ポートＢの対局からの受信信号 ８ ポートＢから対局への送信信号 ９，２０ 共通制御部（ＣＣＥ） １０ 通話路盤 ２１ ドロップ・インサート回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土屋 和俊 東京都港区芝五丁目７番１号日本電気株式 会社内 (72)発明者 加藤 智和 東京都港区三田一丁目４番28号日本電気ト ランスミッションエンジニアリング株式会 社内 (72)発明者 内海 喜代治 宮城県黒川郡大和町吉岡字雷神２番地宮城 日本電気株式会社
Claims (2)
- 【請求項１】 それぞれ２Ｍｂｐｓのインタフェースを
持つ２つの２Ｍポートを有し、２Ｍ信号と通話路盤のド
ロップまたはインサート機能と一方の２Ｍ信号から他方
の２Ｍ信号へのスルー機能とを有する伝送装置におい
て、前記一方の２Ｍ信号から前記他方の２Ｍ信号へスル
ーする各電話回線に対して入力障害が発生したときに交
換機信号のビットパターンを記憶しておいて前記交換機
信号にこのビットパターンを挿入することを特徴とする
入力障害における交換機信号制御方式。 - 【請求項２】 前記各２Ｍポートの入力障害を検出する
障害検出回路と、前記ドロップまたはインサート機能お
よび前記スルー機能を有するタイム・スロット交換回路
と、障害時の各前記電話回線に応じた前記交換機信号の
ビットパターンを前記２Ｍポート毎に記憶しておく交換
機信号レジスタと、前記障害検出回路の障害検出によっ
て前記一方の２Ｍ信号から前記他方の２Ｍ信号にスルー
する電話回線の交換機信号ビットに前記交換機信号レジ
スタに設定されているビットパターンを挿入する交換機
信号挿入回路とを備えることを特徴とする請求項１記載
の入力障害における交換機信号制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4317635A JP2978659B2 (ja) | 1992-11-27 | 1992-11-27 | 入力障害における交換機信号制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4317635A JP2978659B2 (ja) | 1992-11-27 | 1992-11-27 | 入力障害における交換機信号制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06165272A true JPH06165272A (ja) | 1994-06-10 |
| JP2978659B2 JP2978659B2 (ja) | 1999-11-15 |
Family
ID=18090361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4317635A Expired - Fee Related JP2978659B2 (ja) | 1992-11-27 | 1992-11-27 | 入力障害における交換機信号制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2978659B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860035A (en) * | 1987-06-12 | 1989-08-22 | Oce-Nederland B.V. | Printing device having a rotatable image-receiving support |
| WO1995026871A1 (en) * | 1994-03-31 | 1995-10-12 | Grenda Edward P | Apparatus and method of fabricating 3-dimensional objects by means of electrophotography, ionography or a similar process |
-
1992
- 1992-11-27 JP JP4317635A patent/JP2978659B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4860035A (en) * | 1987-06-12 | 1989-08-22 | Oce-Nederland B.V. | Printing device having a rotatable image-receiving support |
| WO1995026871A1 (en) * | 1994-03-31 | 1995-10-12 | Grenda Edward P | Apparatus and method of fabricating 3-dimensional objects by means of electrophotography, ionography or a similar process |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2978659B2 (ja) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7451243B2 (en) | System and method for implementing RMII Ethernet reset | |
| US6973029B1 (en) | Redundant serial bus and method for the operation thereof | |
| US5124943A (en) | Digital network utilizing telephone lines | |
| US7023873B2 (en) | Network device including detection of link status employing auto-negotiation | |
| JPH06165272A (ja) | 入力障害における交換機信号制御方式 | |
| JPH09130408A (ja) | ネットワークインタフェース装置 | |
| JP3230670B2 (ja) | 回線切り替え装置および回線切り替え方法、並びに記録媒体 | |
| US5404389A (en) | Switching system and subscriber's circuit controlling apparatus | |
| US5784274A (en) | System and method for monitoring errors occurring in data processed by a duplexed communication apparatus | |
| US6282685B1 (en) | Methods and apparatus for signaling using parity status | |
| JPH0237853A (ja) | データ伝送路の保護装置 | |
| US6247092B1 (en) | Control of command transmission and reception in a data transmission device and data transmission device therefor | |
| US5991840A (en) | Computer expansion unit with circuitry for reliable communication on auxiliary bus | |
| KR0147503B1 (ko) | Tec 연동시험이 가능한 타임스위치장치 | |
| JP2881185B2 (ja) | メッセージ切換装置 | |
| US7414965B2 (en) | Hitless protection switching | |
| US20060209679A1 (en) | Transceiver, optical transmitter, port-based switching method, program, and storage medium | |
| KR100296039B1 (ko) | 비동기 전송 모드 교환시스템에서 이중화된 링크를 선택하는방법 | |
| EP0744052B1 (en) | Device to control a memory | |
| JP2002359659A (ja) | データ処理装置およびシステム | |
| KR20000032945A (ko) | 라인 절체 장치 | |
| JPH01138832A (ja) | ディジタル網系切替方式 | |
| KR100197439B1 (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신장치 | |
| KR100202991B1 (ko) | 전전자 교환기의 타임 슬롯 스위치와 디바이스간 정합 장치의 이중화 회로 | |
| KR200219092Y1 (ko) | 스위칭 소자간의 연결회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990831 |
|
| LAPS | Cancellation because of no payment of annual fees |