JPH0616567B2 - 高効率増幅器 - Google Patents
高効率増幅器Info
- Publication number
- JPH0616567B2 JPH0616567B2 JP1154095A JP15409589A JPH0616567B2 JP H0616567 B2 JPH0616567 B2 JP H0616567B2 JP 1154095 A JP1154095 A JP 1154095A JP 15409589 A JP15409589 A JP 15409589A JP H0616567 B2 JPH0616567 B2 JP H0616567B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- drain
- wave
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 238000013459 approach Methods 0.000 description 5
- 239000010754 BS 2869 Class F Substances 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は衛星搭載用電子装置、携帯式無線機などのＦ
ＥＴ（電界効果トランジスタ）増幅器の効率の向上に関
する。
ＥＴ（電界効果トランジスタ）増幅器の効率の向上に関
する。
「従来の技術」 従来この種の増幅器には第４図に示すようなＦ級増幅器
と呼ばれるものが用いられる。入力端子ＩＮに与えられ
る正弦波の入力信号（一般にはＦＭ波、ＰＭ波など）は
直流阻止用コンデンサＣ１を介して電界効果トランジス
タ（以下ＦＥＴまたは単にトランジスタと言う）Ｑのゲ
ートに印加される。トランジスタＱのゲートはチョーク
コイルＬ1を介して電源端子ＰＷ1に接続される。トラン
ジスタＱのソースは接地され、ドレインはチョークコイ
ル２を介して、例えば電源電圧ＶDD＝10Ｖの電源端子Ｐ
Ｗ２に接続される。トランジスタＱで増幅された信号は
直流阻止用コンデンサ２及びλ／４分布定数線路Ｎ１、
出力端子ＯＵＴを順次介して負荷抵抗ＲＬに供給され
る。λ／４分布定数線路の出力端は、入力信号の基本波
の周波数ｆ1に共振する並列共振回路Ｎ2を介して接地さ
れる。トランジスタＱの負荷インピーダンスＺＬは、λ
／４分布定数線路Ｎ1と並列共振回路Ｎ２とで構成され
る高調波反射回路ＲＣの特性によって、 (イ)基本波に対して ＺＬ（ｆ１）Ｒ′Ｌ ここで、Ｒ′Ｌ＝Ｒ2 0／ＲＬで、Ｒ０はλ／４分布定数
線路Ｎ１の特性インピーダンスである。
と呼ばれるものが用いられる。入力端子ＩＮに与えられ
る正弦波の入力信号（一般にはＦＭ波、ＰＭ波など）は
直流阻止用コンデンサＣ１を介して電界効果トランジス
タ（以下ＦＥＴまたは単にトランジスタと言う）Ｑのゲ
ートに印加される。トランジスタＱのゲートはチョーク
コイルＬ1を介して電源端子ＰＷ1に接続される。トラン
ジスタＱのソースは接地され、ドレインはチョークコイ
ル２を介して、例えば電源電圧ＶDD＝10Ｖの電源端子Ｐ
Ｗ２に接続される。トランジスタＱで増幅された信号は
直流阻止用コンデンサ２及びλ／４分布定数線路Ｎ１、
出力端子ＯＵＴを順次介して負荷抵抗ＲＬに供給され
る。λ／４分布定数線路の出力端は、入力信号の基本波
の周波数ｆ1に共振する並列共振回路Ｎ2を介して接地さ
れる。トランジスタＱの負荷インピーダンスＺＬは、λ
／４分布定数線路Ｎ1と並列共振回路Ｎ２とで構成され
る高調波反射回路ＲＣの特性によって、 (イ)基本波に対して ＺＬ（ｆ１）Ｒ′Ｌ ここで、Ｒ′Ｌ＝Ｒ2 0／ＲＬで、Ｒ０はλ／４分布定数
線路Ｎ１の特性インピーダンスである。
(ロ)偶数次高周波に対して ＺＬ（２nf1）０ (ハ)奇数次高周波に対して となるように構成される。ここで、ｎ≧１の整数であ
る。
る。
上記(イ)〜(ハ)の特性から、 (ニ)ドレイン電圧ＶＤは直流分と基本波と奇数次高周波
のみ含むものとなり（偶数次に対して負荷ＺＬはショー
トであり電圧がゼロとなるため）、 (ホ)ドレイン電流ＩＤは直流分と基本波と偶数次高周波
のみ含むものとなる（奇数次に対して負荷ＺＬはオープ
ンであり、電流が流れないため）。
のみ含むものとなり（偶数次に対して負荷ＺＬはショー
トであり電圧がゼロとなるため）、 (ホ)ドレイン電流ＩＤは直流分と基本波と偶数次高周波
のみ含むものとなる（奇数次に対して負荷ＺＬはオープ
ンであり、電流が流れないため）。
電流端子ＰＷ１の電圧、つまりゲートバイアス電圧ＶG
はピチンオフ電圧ＶP（トランジスタＱがカットオフと
なる限界のゲート電圧を言い、この例では−３Ｖ）に等
しく選ばれる。
はピチンオフ電圧ＶP（トランジスタＱがカットオフと
なる限界のゲート電圧を言い、この例では−３Ｖ）に等
しく選ばれる。
トランジスタＱのゲートに第５図Ａに示す正弦波のゲー
ト電圧Ｖｇが印加されると、同図Ｂに示すように、Ｖg
＞ＶPとなる交流半波のときのみドレイン電流ＩＤがソ
ースに向かって流れ、Ｖｇ≦ＶＰとなる他の半波ではト
ランジスタＱはカットオフされてＩＤ＝０である。従っ
て、ドレイン電流ＩＤは正弦波形の半波整流波となる。
ゲート電圧Ｖｇの大きさによってドレイン電流ＩＤの振
幅は変化する。しかし、上記(ホ)の特性からドレイン電
流ＩＤは基本波と偶数次高周波のみを含む正弦半波整流
波形を維持する。ドレイン電流ＩＤに対応するドレイン
電圧ＶＤは同図Ｃに示すように電源電圧ＶDD＝１０Ｖを
中心として上下に振った波形となる。この例ではピーク
値はＯＶよりやや大きな値（トランジスタにオン抵抗が
あるのでＯＶにはならない）をとり、山のピーク値は２
ＶDD＝２０Ｖよりやや小さな値で、それぞれ先端が多少
欠けた波形となる。ピーク電圧ｇの振幅が図Ａよりある
程度小さくなれば、ドレイン電圧ＶＤのピーク値が頭打
ちとなることはない。逆にゲート電圧Ｖｇが更に大きく
なるにつれて、ドレイン電圧ＶＤは頭打ちがひどくな
り、台形波、更には矩形波に近づいて行く。しかし常に
上記(ニ)の特性は保持される。
ト電圧Ｖｇが印加されると、同図Ｂに示すように、Ｖg
＞ＶPとなる交流半波のときのみドレイン電流ＩＤがソ
ースに向かって流れ、Ｖｇ≦ＶＰとなる他の半波ではト
ランジスタＱはカットオフされてＩＤ＝０である。従っ
て、ドレイン電流ＩＤは正弦波形の半波整流波となる。
ゲート電圧Ｖｇの大きさによってドレイン電流ＩＤの振
幅は変化する。しかし、上記(ホ)の特性からドレイン電
流ＩＤは基本波と偶数次高周波のみを含む正弦半波整流
波形を維持する。ドレイン電流ＩＤに対応するドレイン
電圧ＶＤは同図Ｃに示すように電源電圧ＶDD＝１０Ｖを
中心として上下に振った波形となる。この例ではピーク
値はＯＶよりやや大きな値（トランジスタにオン抵抗が
あるのでＯＶにはならない）をとり、山のピーク値は２
ＶDD＝２０Ｖよりやや小さな値で、それぞれ先端が多少
欠けた波形となる。ピーク電圧ｇの振幅が図Ａよりある
程度小さくなれば、ドレイン電圧ＶＤのピーク値が頭打
ちとなることはない。逆にゲート電圧Ｖｇが更に大きく
なるにつれて、ドレイン電圧ＶＤは頭打ちがひどくな
り、台形波、更には矩形波に近づいて行く。しかし常に
上記(ニ)の特性は保持される。
ドレイン電流ＩＤは上記(ホ)で述べたように直流分と基
本波と偶数次高周波とより成るが、その直流分はチョー
クコイルＬ２を流れ、基本波と偶数次高周波とはλ／４
線路Ｎ１を流れる。その偶数次高周波はＲＬに比べてイ
ンピーダンスの小さな並列共振回路Ｎ２に大部分が流
れ、ＲＬにはほとんど流れない。並列共振回路Ｎ２は基
本波に対するインピーダンスがＲＬに比べて極めて高い
ので、基本波の電流はＲＬを流れる。従って負荷ＲＬに
供給される出力電圧Ｖoutは第５図Ｄに示すように基本
波のみの正弦波となる。
本波と偶数次高周波とより成るが、その直流分はチョー
クコイルＬ２を流れ、基本波と偶数次高周波とはλ／４
線路Ｎ１を流れる。その偶数次高周波はＲＬに比べてイ
ンピーダンスの小さな並列共振回路Ｎ２に大部分が流
れ、ＲＬにはほとんど流れない。並列共振回路Ｎ２は基
本波に対するインピーダンスがＲＬに比べて極めて高い
ので、基本波の電流はＲＬを流れる。従って負荷ＲＬに
供給される出力電圧Ｖoutは第５図Ｄに示すように基本
波のみの正弦波となる。
第６図Ａ乃至第８図ＡはトランジスタＱのＩＤ−ＶＤ静
特性図上において、トランジスタＱのとる（ＩＤ，
ＶＤ）の組が増幅器の動作点Ｐ０を中心として移動する
軌跡Ｐ1〜Ｐ2を示した図であり、上記各図のＢ及びＣは
それぞれＡの軌跡と対応するドレイン電流ＩＤ及びドレ
イン電圧ＶＤの軌跡、つまり波形を示した図である。第
６図は入力のゲート電圧Ｖｇの振幅が小さく、ドレイン
電圧ＶＤ頭打ちとならない場合を示し、上記軌跡Ｐ１〜
Ｐ2は動作点Ｐ0に折れ点を持つ直線となる。Ｐ′1〜
Ｐ′2はゲート電圧Ｖgの振幅が小さい場合である。第７
図はドレイン電圧ＶＤが頭打ちとなり、台形波となるま
でゲート電圧Ｖｇの振幅を増加させた場合である。（Ｉ
D，ＶD）の軌跡Ｐ1〜Ｐ2の半部Ｐ1〜Ｐ0は直線Ｐ1Ｐ0の
下方に凸の曲線となる。第８図はゲート電圧Ｖｇの振幅
を更に増加させて、ドレイン電圧ＶＤを矩形波に近づけ
た場合であり、軌跡Ｐ1〜Ｐ2の湾曲の度合いが更に大き
くなる。
特性図上において、トランジスタＱのとる（ＩＤ，
ＶＤ）の組が増幅器の動作点Ｐ０を中心として移動する
軌跡Ｐ1〜Ｐ2を示した図であり、上記各図のＢ及びＣは
それぞれＡの軌跡と対応するドレイン電流ＩＤ及びドレ
イン電圧ＶＤの軌跡、つまり波形を示した図である。第
６図は入力のゲート電圧Ｖｇの振幅が小さく、ドレイン
電圧ＶＤ頭打ちとならない場合を示し、上記軌跡Ｐ１〜
Ｐ2は動作点Ｐ0に折れ点を持つ直線となる。Ｐ′1〜
Ｐ′2はゲート電圧Ｖgの振幅が小さい場合である。第７
図はドレイン電圧ＶＤが頭打ちとなり、台形波となるま
でゲート電圧Ｖｇの振幅を増加させた場合である。（Ｉ
D，ＶD）の軌跡Ｐ1〜Ｐ2の半部Ｐ1〜Ｐ0は直線Ｐ1Ｐ0の
下方に凸の曲線となる。第８図はゲート電圧Ｖｇの振幅
を更に増加させて、ドレイン電圧ＶＤを矩形波に近づけ
た場合であり、軌跡Ｐ1〜Ｐ2の湾曲の度合いが更に大き
くなる。
トランジスタＱのドレイン損失はＩD×ＶDであるから、
点（ＩD，ＶD）の軌跡Ｐ1〜Ｐ0の湾曲の度合いが大き
く、座標のＶD軸及びＩD軸に近づくほどドレイン損失は
小さくなる。言い換えればドレイン電圧波形が矩形波に
近づくほどドレイン損失は小さくなる。また、詳しい説
明は省略するが、負荷ＲLに供給する出力電力Ｐoはドレ
イン電圧波形が矩形波に近づくほど大きくなる。従っ
て、電源効率（ドレイン効率）η＝（Ｐ0／ＰDC）×100
％についても同じことが言える。なお、ＰDCは電源より
ドレインに供給する直流電力、Ｐ0は負荷ＲＬに供給す
る信号波の電力である。
点（ＩD，ＶD）の軌跡Ｐ1〜Ｐ0の湾曲の度合いが大き
く、座標のＶD軸及びＩD軸に近づくほどドレイン損失は
小さくなる。言い換えればドレイン電圧波形が矩形波に
近づくほどドレイン損失は小さくなる。また、詳しい説
明は省略するが、負荷ＲLに供給する出力電力Ｐoはドレ
イン電圧波形が矩形波に近づくほど大きくなる。従っ
て、電源効率（ドレイン効率）η＝（Ｐ0／ＰDC）×100
％についても同じことが言える。なお、ＰDCは電源より
ドレインに供給する直流電力、Ｐ0は負荷ＲＬに供給す
る信号波の電力である。
第７図及び第８図は電源効率とドレイン電圧ＶDの波形
との関係を説明するために示したものであって、実際に
は次項で述べるようにゲート電圧Ｖgに対する制限か
ら、ドレイン電圧ＶDをこのように台形波や矩形波にす
ることはできない。
との関係を説明するために示したものであって、実際に
は次項で述べるようにゲート電圧Ｖgに対する制限か
ら、ドレイン電圧ＶDをこのように台形波や矩形波にす
ることはできない。
「発明が解決しようとする課題」 衛星搭載用電子装置、携帯式無線機等では電源装置を小
型軽量でかつ長寿命にする必要があるため、出力増幅器
には電源効率のよいことが要求される。しかしながら、
使用すべきＦＥＴ（ＧＨｚ帯であるためＧａＡｓＦＥＴ
が用いられる）の性能のために、出力増幅器は満足すべ
き効率には無い。即ち、ゲート電圧の最大値Ｖg max＞
０の場合、ゲートのショットキー接合に順方向電流（ゲ
ートからソースに流れる電流）が流れ、その許容値は平
均的な直流値で数mA程度であるので、正のゲート電圧Ｖ
ｇは最大許容順電圧に制限される。
型軽量でかつ長寿命にする必要があるため、出力増幅器
には電源効率のよいことが要求される。しかしながら、
使用すべきＦＥＴ（ＧＨｚ帯であるためＧａＡｓＦＥＴ
が用いられる）の性能のために、出力増幅器は満足すべ
き効率には無い。即ち、ゲート電圧の最大値Ｖg max＞
０の場合、ゲートのショットキー接合に順方向電流（ゲ
ートからソースに流れる電流）が流れ、その許容値は平
均的な直流値で数mA程度であるので、正のゲート電圧Ｖ
ｇは最大許容順電圧に制限される。
一方、ゲート電圧の最小値Ｖg minがショットキー接合
の逆耐圧（例えば−７Ｖ）を越えると、リーク電流が流
れ、その許容値も平均的な直流値で数mAであるので、負
のゲート電圧Ｖｇは最大許容逆電圧に制限される。
の逆耐圧（例えば−７Ｖ）を越えると、リーク電流が流
れ、その許容値も平均的な直流値で数mAであるので、負
のゲート電圧Ｖｇは最大許容逆電圧に制限される。
このようにゲート電圧Ｖｇの正負のピーク値が制限され
ることから、ドレイン電圧ＶＤが台形波や矩形波になる
とろまでゲート電圧ＶＤの振幅を大きくできず、そのた
め高い電源効率を得ることができなかった。
ることから、ドレイン電圧ＶＤが台形波や矩形波になる
とろまでゲート電圧ＶＤの振幅を大きくできず、そのた
め高い電源効率を得ることができなかった。
この発明の目的は、上記した従来の難点を解決して、電
源効率の高いＦ級ＦＥＴ出力増幅器を提供しようとする
ものである。
源効率の高いＦ級ＦＥＴ出力増幅器を提供しようとする
ものである。
「課題を解決するための手段」 ゲートがほゞピンチオフ電圧にバイアスされたソース接
地形ＦＥＴ増幅回路のドレインの出力負荷回路として、
ドレイン側より見た入力インピーダンスが入力信号の基
本波の周波数で抵抗負荷を示し、偶数次及び奇数次高周
波の周波数でそれぞれほゞ短絡及び開放となるような高
周波反射回路を接続して成るＦＥＴ増幅器において、こ
の発明では、 ゲート入力側にリミッタを設けて、ゲート電圧の正及び
負のピーク値をそれぞれゲートの最大許容順電圧及び最
大許容電圧とほゞ等しい値またはそれ以下にクリップす
るものである。
地形ＦＥＴ増幅回路のドレインの出力負荷回路として、
ドレイン側より見た入力インピーダンスが入力信号の基
本波の周波数で抵抗負荷を示し、偶数次及び奇数次高周
波の周波数でそれぞれほゞ短絡及び開放となるような高
周波反射回路を接続して成るＦＥＴ増幅器において、こ
の発明では、 ゲート入力側にリミッタを設けて、ゲート電圧の正及び
負のピーク値をそれぞれゲートの最大許容順電圧及び最
大許容電圧とほゞ等しい値またはそれ以下にクリップす
るものである。
上記増幅器のゲート入力側に入力信号の偶数次高周波を
抑圧するためのバンドストップフィルタを設けるのが望
ましい。
抑圧するためのバンドストップフィルタを設けるのが望
ましい。
「実施例」 この発明の実施例を第１図に、第４図と対応する部分に
は同じ符号を付して示し、重複説明を省略する。この発
明では、トランジスタＱのゲート入力側にリミッタＬＭ
が設けられ、これによりゲート電圧Ｖｇは台形波とさ
れ、その正及び負のピークはそれぞれゲートの最大許容
順電圧（例えば０．７Ｖ）及び最大許容逆電圧（例えば
−７Ｖ）に等しいかまたはそれ以下に設定される。ゲー
トは、ダイオードＤ1を介して、リミッタ出力の正のピ
ーク電圧と対応する電圧ＶL1が供給される電源端子ＰＷ
３に接続されると共に、ダイオードＤ２（ダイオードＤ
1とは逆向き）を介して、リミッタ出力の負のピーク電
圧と対応する電圧ＶL2が供給される電源端子ＰＷ４に接
続される。電源端子ＰＷ3，ＰＷ4はそれぞれ高周波信号
をショートさせるバイパスコンデンサＣ4，Ｃ5を介して
接地される。これらのダイオードＤ1，Ｄ2，コンデンサ
Ｃ4，Ｃ５等によりリミッタＬＭが構成される。なお、
この例ではゲートコイルＬ1及び抵抗器ＲGを順次介して
電源端子ＰＷ１に接続されると共にコイルＬ1と抵抗器
ＲGとの接続点はバイパスコンデンサＣ６を介して接地
され、ゲート入力信号がゲートバイアス回路へ分岐して
損失とならないようになっている。
は同じ符号を付して示し、重複説明を省略する。この発
明では、トランジスタＱのゲート入力側にリミッタＬＭ
が設けられ、これによりゲート電圧Ｖｇは台形波とさ
れ、その正及び負のピークはそれぞれゲートの最大許容
順電圧（例えば０．７Ｖ）及び最大許容逆電圧（例えば
−７Ｖ）に等しいかまたはそれ以下に設定される。ゲー
トは、ダイオードＤ1を介して、リミッタ出力の正のピ
ーク電圧と対応する電圧ＶL1が供給される電源端子ＰＷ
３に接続されると共に、ダイオードＤ２（ダイオードＤ
1とは逆向き）を介して、リミッタ出力の負のピーク電
圧と対応する電圧ＶL2が供給される電源端子ＰＷ４に接
続される。電源端子ＰＷ3，ＰＷ4はそれぞれ高周波信号
をショートさせるバイパスコンデンサＣ4，Ｃ5を介して
接地される。これらのダイオードＤ1，Ｄ2，コンデンサ
Ｃ4，Ｃ５等によりリミッタＬＭが構成される。なお、
この例ではゲートコイルＬ1及び抵抗器ＲGを順次介して
電源端子ＰＷ１に接続されると共にコイルＬ1と抵抗器
ＲGとの接続点はバイパスコンデンサＣ６を介して接地
され、ゲート入力信号がゲートバイアス回路へ分岐して
損失とならないようになっている。
第１図の回路の要部の波形を第２図に示してある。リミ
ッタＬＭの出力電圧を矩形波に近づけるために、入力電
圧Ｖinの振幅はリミッタ出力電圧のそれより十分大きく
選ばれる。リミッタ出力電圧は台形波になると共に電圧
のピーク値はゲートの最大許容電圧近くまで大きく設定
されているので、ドレイン電圧ＶＤはＶDD＝１０Ｖを中
心としてほゞ０〜２０Ｖの範囲で振動する台形波とさ
れ、従来よりいっそう矩形波に近い波形となる。
ッタＬＭの出力電圧を矩形波に近づけるために、入力電
圧Ｖinの振幅はリミッタ出力電圧のそれより十分大きく
選ばれる。リミッタ出力電圧は台形波になると共に電圧
のピーク値はゲートの最大許容電圧近くまで大きく設定
されているので、ドレイン電圧ＶＤはＶDD＝１０Ｖを中
心としてほゞ０〜２０Ｖの範囲で振動する台形波とさ
れ、従来よりいっそう矩形波に近い波形となる。
増幅器の入力電力Ｐｉを変化させた場合の、出力電力Ｐ
0，電源効率η，ゲート電流ＩGの変化を第３図に示す。
同図において点線で示したゲート電流特性は第４図に示
した従来例であり、入力電力ＰiがＰi1に近づくとゲー
ト電流ＩGは負電流（ソースからゲートに流れる）から
順電流（ゲートからソースに流れる）に変化し、入力電
力Ｐi1において順電流の許容値ＩGmax に達する。した
がって入力電力Ｐｉをこれ以上増やすことはできず、最
大出力、最大効率はそれぞれＰ01，η1に制限される。
（この例は負電流のピーク値は許容値ＩGminを越えず、
順電流によって入力電力が制限される場合である。）し
かし、第１図の回路ではリミッタＬＭの作用によりゲー
ト電流の正負のピーク値は従来例より充分小さく抑えら
れ、許容値ＩG max，ＩG minを越えることはない。従っ
て、ゲート電圧Ｖｇについても同様である。入力電力Ｐ
iを効率ηが飽和値η2（＞η１）をとる例えばＰi2（＞
Ｐi1）まで増加させることができ、そのとき最大出力Ｐ
02（＞Ｐ01）が得られる。数値例をあげれば、η1＝７
０％，η2＝８０％；Ｐ01＝２８．５dBm，Ｐ02＝３０dB
mの如くである。
0，電源効率η，ゲート電流ＩGの変化を第３図に示す。
同図において点線で示したゲート電流特性は第４図に示
した従来例であり、入力電力ＰiがＰi1に近づくとゲー
ト電流ＩGは負電流（ソースからゲートに流れる）から
順電流（ゲートからソースに流れる）に変化し、入力電
力Ｐi1において順電流の許容値ＩGmax に達する。した
がって入力電力Ｐｉをこれ以上増やすことはできず、最
大出力、最大効率はそれぞれＰ01，η1に制限される。
（この例は負電流のピーク値は許容値ＩGminを越えず、
順電流によって入力電力が制限される場合である。）し
かし、第１図の回路ではリミッタＬＭの作用によりゲー
ト電流の正負のピーク値は従来例より充分小さく抑えら
れ、許容値ＩG max，ＩG minを越えることはない。従っ
て、ゲート電圧Ｖｇについても同様である。入力電力Ｐ
iを効率ηが飽和値η2（＞η１）をとる例えばＰi2（＞
Ｐi1）まで増加させることができ、そのとき最大出力Ｐ
02（＞Ｐ01）が得られる。数値例をあげれば、η1＝７
０％，η2＝８０％；Ｐ01＝２８．５dBm，Ｐ02＝３０dB
mの如くである。
第１図に点線で示すようにトランジスタＱのゲートに偶
数次高周波を側路させるためのトラップ回路（一般的に
はバンドストップフィルタ）Ｎ３を設けるのが望まし
い。この例では、トラップ回路ＴＣは基本波でλ／４の
分布定数線路Ｎ３と直流阻止用コンデンサＣ７との直列
回路で構成した場合が示されている。なおコンデンサＣ
７は高周波信号のバイパス用も兼ねている。
数次高周波を側路させるためのトラップ回路（一般的に
はバンドストップフィルタ）Ｎ３を設けるのが望まし
い。この例では、トラップ回路ＴＣは基本波でλ／４の
分布定数線路Ｎ３と直流阻止用コンデンサＣ７との直列
回路で構成した場合が示されている。なおコンデンサＣ
７は高周波信号のバイパス用も兼ねている。
いま、トラップ回路ＴＣが無い場合を考える。入力信号
に周波数の近い二つの正弦波（ｆ1，ｆ2）が含まれてい
ると、リミッタＬＭの非直線性によって奇数次高周波以
外に偶数次高周波（2f1，4f1，…；2f2，4f2，…）も発
生する。この偶数次高周波は、ＦＥＴの非直線動作によ
り基本波と結合されて、基本波周波数ｆ1，ｆ2に近い2f
1−ｆ2，2f2−ｆ1を持つ相互変調波が発生する。これは
三次の相互変調歪成分とも言われるものである。
に周波数の近い二つの正弦波（ｆ1，ｆ2）が含まれてい
ると、リミッタＬＭの非直線性によって奇数次高周波以
外に偶数次高周波（2f1，4f1，…；2f2，4f2，…）も発
生する。この偶数次高周波は、ＦＥＴの非直線動作によ
り基本波と結合されて、基本波周波数ｆ1，ｆ2に近い2f
1−ｆ2，2f2−ｆ1を持つ相互変調波が発生する。これは
三次の相互変調歪成分とも言われるものである。
これらの周波数は基本波周波数に近いので、分離するの
は困難であり、従ってＦＥＴの入力に含まれる偶数次の
高周波を除去するのが望ましく、トラップ回路ＴＣはこ
のためのものである。
は困難であり、従ってＦＥＴの入力に含まれる偶数次の
高周波を除去するのが望ましく、トラップ回路ＴＣはこ
のためのものである。
「発明の効果」 この発明によれば、ＦＥＴのゲート入力側にリミッタが
設けられ、入力ゲート電圧はその正及び負のピーク値が
ゲート電圧の正及び負の許容値にほゞ等しい大きさかま
たはそれ以下の台形波にクリップされ、ドレイン電圧Ｖ
Ｄを従来よりかなり矩形波に近づけることが可能とな
る。その結果、ドレイン損失が減少し、従来より電源効
率のよいＦ級増幅器が実現できる。
設けられ、入力ゲート電圧はその正及び負のピーク値が
ゲート電圧の正及び負の許容値にほゞ等しい大きさかま
たはそれ以下の台形波にクリップされ、ドレイン電圧Ｖ
Ｄを従来よりかなり矩形波に近づけることが可能とな
る。その結果、ドレイン損失が減少し、従来より電源効
率のよいＦ級増幅器が実現できる。
ゲート入力側に偶数次高周波を抑制するためのバンドス
トップフィルタを設けた場合には、増幅器出力の相互変
調歪を大幅に改善できる。
トップフィルタを設けた場合には、増幅器出力の相互変
調歪を大幅に改善できる。
第１図はこの発明の実施例を示す回路図、第２図は第１
図の要部の波形図、第３図は第１図の実施例において入
力電力を変化させた場合の出力電力、電源効率及びゲー
ト電流の変化を示す図、第４図は従来の高効率増幅器の
回路図、第５図は第４図の要部の波形図、第６図乃至第
８図は第４図のＦＥＴのドレイン電圧ＶＤ対ドレイン電
流ＩＤの静特性図上に画いた、（ＶD，ＩＤ）の組の軌
跡と、対応するドレイン電流波形と、ドレイン電圧波形
とを示す図である。
図の要部の波形図、第３図は第１図の実施例において入
力電力を変化させた場合の出力電力、電源効率及びゲー
ト電流の変化を示す図、第４図は従来の高効率増幅器の
回路図、第５図は第４図の要部の波形図、第６図乃至第
８図は第４図のＦＥＴのドレイン電圧ＶＤ対ドレイン電
流ＩＤの静特性図上に画いた、（ＶD，ＩＤ）の組の軌
跡と、対応するドレイン電流波形と、ドレイン電圧波形
とを示す図である。
Claims (2)
- 【請求項１】ゲートがほゞピンチオフ電圧にバイアスさ
れたソース接地形ＦＥＴ増幅回路のドレインの出力負荷
回路として、ドレイン側より見た入力インピーダンスが
入力信号の基本波の周波数で抵抗負荷を示し、偶数次及
び奇数次高調波の周波数でそれぞれほゞ短絡及び開放と
なるような高調波反射回路を接続して成るＦＥＴ増幅器
において、 ゲート入力側にリミッタを設けて、ゲート電圧の正及び
負のピーク値をそれぞれゲートの最大許容順電圧及び最
大許容電圧とほゞ等しい値またはそれ以下にクリップし
たことを特徴とする、 高効率増幅器。 - 【請求項２】請求項(1)において、ゲート入力側に入力
信号の偶数次高調波を抑圧するためのバンドストップフ
ィルタを設けたことを特徴とする高効率増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154095A JPH0616567B2 (ja) | 1989-06-16 | 1989-06-16 | 高効率増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1154095A JPH0616567B2 (ja) | 1989-06-16 | 1989-06-16 | 高効率増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0319507A JPH0319507A (ja) | 1991-01-28 |
| JPH0616567B2 true JPH0616567B2 (ja) | 1994-03-02 |
Family
ID=15576804
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1154095A Expired - Lifetime JPH0616567B2 (ja) | 1989-06-16 | 1989-06-16 | 高効率増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0616567B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6933780B2 (en) | 2000-02-03 | 2005-08-23 | Matsushita Electric Industrial Co., Ltd. | Predistortion circuit and power amplifier |
| JP3698647B2 (ja) * | 2000-02-03 | 2005-09-21 | 松下電器産業株式会社 | 前置歪補償回路および電力増幅装置 |
| JP4761711B2 (ja) * | 2004-01-06 | 2011-08-31 | フロイント産業株式会社 | フィルタ及びフィルタ装置並びに粉粒体処理装置 |
| JP2008246389A (ja) * | 2007-03-30 | 2008-10-16 | Nitta Ind Corp | 濾材交換型エアフィルタ |
| JP4784558B2 (ja) * | 2007-05-30 | 2011-10-05 | ソニー株式会社 | 電力増幅装置およびこれを用いた無線通信装置 |
| JP5530418B2 (ja) * | 2011-11-22 | 2014-06-25 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 増幅回路 |
| US10263577B2 (en) * | 2016-12-09 | 2019-04-16 | Advanced Energy Industries, Inc. | Gate drive circuit and method of operating the same |
| US12402346B2 (en) * | 2021-05-17 | 2025-08-26 | Wolfspeed, Inc. | Circuits and group III-nitride transistors with buried p-layers and controlled gate voltages and methods thereof |
-
1989
- 1989-06-16 JP JP1154095A patent/JPH0616567B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0319507A (ja) | 1991-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0557032A2 (en) | Class D amplifier | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| US11784609B2 (en) | Power amplifier circuit | |
| JPH0669002B2 (ja) | 高周波増幅器 | |
| JP2812932B2 (ja) | バラクタ制御されたｖｈｆ固定周波数ｄｃ−ｄｃコンバータ | |
| JPH0616567B2 (ja) | 高効率増幅器 | |
| US4749949A (en) | Self biasing diode microwave frequency multiplier | |
| Goto et al. | Effect of bias condition and input harmonic termination on high efficiency inverse class-F amplifiers | |
| CA1047613A (en) | Butler oscillator | |
| JPS60236306A (ja) | 高周波増幅器 | |
| US5434522A (en) | Frequency doubler circuit having a diode quad with a grounded port | |
| US3239772A (en) | Highly efficient semiconductor switching amplifier | |
| US11469715B2 (en) | Power amplifier circuit | |
| WO2020070831A1 (ja) | 電界効果トランジスタ | |
| JP3504598B2 (ja) | マイクロ波又はミリ波に対するバランス型周波数逓倍器 | |
| US6753716B2 (en) | Balanced load switch | |
| JPH06244651A (ja) | 交流信号処理回路を具える装置 | |
| US11223331B1 (en) | High efficiency and high powerlinear amplifier | |
| US11196384B2 (en) | Power amplifier | |
| EP0715404B1 (en) | High frequency amplifying circuit | |
| JPH09266421A (ja) | 高周波電力増幅器 | |
| JPH08139542A (ja) | 半導体電力増幅器 | |
| KR100250628B1 (ko) | 초고주파용 전계효과 트랜지스터 회로의 게이트단자 파형 왜곡 제어회로 | |
| US20240388264A1 (en) | Differential power amplifier | |
| JPS58159002A (ja) | 高周波電力用半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20080714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 13 |