JPH06168044A - プログラマブル出力電圧調整器 - Google Patents
プログラマブル出力電圧調整器Info
- Publication number
- JPH06168044A JPH06168044A JP5155511A JP15551193A JPH06168044A JP H06168044 A JPH06168044 A JP H06168044A JP 5155511 A JP5155511 A JP 5155511A JP 15551193 A JP15551193 A JP 15551193A JP H06168044 A JPH06168044 A JP H06168044A
- Authority
- JP
- Japan
- Prior art keywords
- output voltage
- voltage regulator
- terminal
- output
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H1/00—Details of emergency protective circuit arrangements
- H02H1/04—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of DC component by short circuits in AC networks
- H02H1/043—Arrangements for preventing response to transient abnormal conditions, e.g. to lightning or to short duration over voltage or oscillations; Damping the influence of DC component by short circuits in AC networks to inrush currents
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/468—Regulating voltage or current wherein the variable actually regulated by the final control device is DC characterised by reference voltage circuitry, e.g. soft start, remote shutdown
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/0008—General problems related to the reading of electronic memory record carriers, independent of its reading method, e.g. power transfer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】
【目的】 出力電圧が２つの定常状態値間の過渡状態中
に変るレートを所定の限界内に維持できる。 【構成】 出力電圧の変化を所定のレートで制御するた
めの制御手段(5,22,25,26)を設けた。
に変るレートを所定の限界内に維持できる。 【構成】 出力電圧の変化を所定のレートで制御するた
めの制御手段(5,22,25,26)を設けた。
Description
【０００１】
【産業上の利用分野】この発明は、プログラマブル出力
電圧調整器に関するものである。
電圧調整器に関するものである。
【０００２】
【従来の技術】電圧調整器とは、電源電圧及び負荷電流
のような電気量が変動しても所定の限界内に出力電圧を
自動的に調整して維持するためのデバイスである。この
ため、既知の電圧調整器は、電源と負荷の間にパワー素
子を備えると共に、差動段及び利得段から成る調整ルー
プも備えている。差動段は、その入力側が安定基準電圧
に関係されると共に電圧調整器出力端子に接続され、そ
してその出力側が利得段に接続され、この利得段は出力
電圧のどんな変動にも耐えるようにパワー素子を駆動す
る。既知の電圧調整器は、しばしば、負荷電流を検出し
てこれが所定値を超える場合に干渉するための短絡保護
回路を含む。出力電圧は抵抗分圧器を介し差動増巾器に
よって通常、ピックアップされる。
のような電気量が変動しても所定の限界内に出力電圧を
自動的に調整して維持するためのデバイスである。この
ため、既知の電圧調整器は、電源と負荷の間にパワー素
子を備えると共に、差動段及び利得段から成る調整ルー
プも備えている。差動段は、その入力側が安定基準電圧
に関係されると共に電圧調整器出力端子に接続され、そ
してその出力側が利得段に接続され、この利得段は出力
電圧のどんな変動にも耐えるようにパワー素子を駆動す
る。既知の電圧調整器は、しばしば、負荷電流を検出し
てこれが所定値を超える場合に干渉するための短絡保護
回路を含む。出力電圧は抵抗分圧器を介し差動増巾器に
よって通常、ピックアップされる。
【０００３】最近、“プログラマブル出力”電圧調整器
として知られるもの、すなわち少なくとも２つの異なる
出力値を提供できる電圧調整器に対する需要が起きてき
た。この需要はいわゆる“スマートカード”で特に強
く、これを支配する基準によれば、過渡状態中に出力電
圧の変動するレートが負荷や出力電圧のタイプとは無関
係に所定の範囲内に入ることが要求される。
として知られるもの、すなわち少なくとも２つの異なる
出力値を提供できる電圧調整器に対する需要が起きてき
た。この需要はいわゆる“スマートカード”で特に強
く、これを支配する基準によれば、過渡状態中に出力電
圧の変動するレートが負荷や出力電圧のタイプとは無関
係に所定の範囲内に入ることが要求される。
【０００４】そのような状態は、負荷が容量性の時に特
に適合するのが難しい。容量性負荷の場合には、出力電
圧が定常状態値から高い値まで上昇する過渡状態中大電
流を供給し且つ出力電圧が高い値から低い値へ切り換わ
る過渡状態中負荷電流を吸収することが電圧調整器に要
求されると同時に、上記状態を確保することが満足され
る。
に適合するのが難しい。容量性負荷の場合には、出力電
圧が定常状態値から高い値まで上昇する過渡状態中大電
流を供給し且つ出力電圧が高い値から低い値へ切り換わ
る過渡状態中負荷電流を吸収することが電圧調整器に要
求されると同時に、上記状態を確保することが満足され
る。
【０００５】
【発明が解決しようとする課題】出力電圧上昇過渡状態
の始めに出力コンデンサによって短絡状態が生じられ、
従って短絡保護回路の動作が不所望な状態になる反面、
出力電圧下降過渡状態中コンデンサの放電電流が負荷の
抵抗性部分で吸収されるので電圧下降が負荷の状態に依
存するせいで、既知の電圧調整器は上記要件を満たさな
い。従って、どちらの場合も、２つの安定な定常状態値
間のスイッチングによって起こされる電圧変動は制御さ
れず且つ現在の規準では受け入れることのできないレベ
ルをとり得る。
の始めに出力コンデンサによって短絡状態が生じられ、
従って短絡保護回路の動作が不所望な状態になる反面、
出力電圧下降過渡状態中コンデンサの放電電流が負荷の
抵抗性部分で吸収されるので電圧下降が負荷の状態に依
存するせいで、既知の電圧調整器は上記要件を満たさな
い。従って、どちらの場合も、２つの安定な定常状態値
間のスイッチングによって起こされる電圧変動は制御さ
れず且つ現在の規準では受け入れることのできないレベ
ルをとり得る。
【０００６】この発明の目的は、出力電圧が２つの定常
状態値間の過渡状態中に変るレートを所定の限界内に維
持できる外部プログラマブル出力電圧調整器を提供する
ことである。
状態値間の過渡状態中に変るレートを所定の限界内に維
持できる外部プログラマブル出力電圧調整器を提供する
ことである。
【０００７】
【課題を解決するための手段】この発明によれば、入力
端子(3)と、出力電圧(VO)に設定される出力端子(4)と、
これら入出力端子間に置かれ、駆動端子を有するパワー
素子(2)と、差動段(8)及び利得段(9)を含む調整ループ
(7)とを備え、前記差動段は１個の出力端子並びに２個
の入力端子を有し、その一方は前記出力端子(4)に接続
されそしてその他方は基準電圧(VR)に設定される入力端
子に接続され、前記利得段は前記差動段の出力端子と前
記パワー素子の駆動端子との間に置かれているプログラ
マブル出力電圧調整器(1)において、前記出力電圧の変
化を所定のレートで制御するための制御手段(5,22,25,2
6)を備えたことを特徴とするプログラマブル出力電圧調
整器(1)が提供される。
端子(3)と、出力電圧(VO)に設定される出力端子(4)と、
これら入出力端子間に置かれ、駆動端子を有するパワー
素子(2)と、差動段(8)及び利得段(9)を含む調整ループ
(7)とを備え、前記差動段は１個の出力端子並びに２個
の入力端子を有し、その一方は前記出力端子(4)に接続
されそしてその他方は基準電圧(VR)に設定される入力端
子に接続され、前記利得段は前記差動段の出力端子と前
記パワー素子の駆動端子との間に置かれているプログラ
マブル出力電圧調整器(1)において、前記出力電圧の変
化を所定のレートで制御するための制御手段(5,22,25,2
6)を備えたことを特徴とするプログラマブル出力電圧調
整器(1)が提供される。
【０００８】
【作用】簡単に云って、この発明によれば、出力電圧が
変るレートは、所定の設計値をとるように、正確に制御
される。上記レートは調整ループのスルーレートに等し
いことが望ましく、これは差動段を不平衡にすることで
得られる。短絡保護回路の干渉を防ぐため、短絡保護回
路は電圧上昇過渡状態中の所定の時間の間ターンオフさ
れ、他方、電圧下降過渡状態中、ＰＮＰトランジスタ段
は容量性負荷の放電電流を吸収するためにターンオンさ
れる。
変るレートは、所定の設計値をとるように、正確に制御
される。上記レートは調整ループのスルーレートに等し
いことが望ましく、これは差動段を不平衡にすることで
得られる。短絡保護回路の干渉を防ぐため、短絡保護回
路は電圧上昇過渡状態中の所定の時間の間ターンオフさ
れ、他方、電圧下降過渡状態中、ＰＮＰトランジスタ段
は容量性負荷の放電電流を吸収するためにターンオンさ
れる。
【０００９】以下、この発明の望ましい一実施例を添付
図面について詳しく説明する。図１において、１は電圧
調整器であって、周知のようにその入力端子３と出力端
子４の間でパワー素子となるＮＰＮ型トランジスタ２
と、出力端子４とグランド（基準電位）・ライン６の間
の抵抗分圧器５と、差動増巾器８及びＮＰＮ型利得トラ
ンジスタ９を含む調整ループ７とを備えている。
図面について詳しく説明する。図１において、１は電圧
調整器であって、周知のようにその入力端子３と出力端
子４の間でパワー素子となるＮＰＮ型トランジスタ２
と、出力端子４とグランド（基準電位）・ライン６の間
の抵抗分圧器５と、差動増巾器８及びＮＰＮ型利得トラ
ンジスタ９を含む調整ループ７とを備えている。
【００１０】詳しく説明すれば、トランジスタ２は、そ
のコレクタが入力端子３に接続され、そのエミッタが出
力端子４に接続され、そしてそのベースがトランジスタ
９のコレクタに接続されている。トランジスタ９は、そ
のエミッタがグランド・ライン６に接続され、そしてそ
のベースが増巾器８の出力端子に接続されている。出力
端子４には出力電圧ＶOが発生され、この出力端子４は
負荷３５（ここでは抵抗３６及びコンデンサ３７を含
む）に接続されている。増巾器８は、その反転入力端子
が基準電圧ＶRを供給する基準電圧源（図示しない）に
接続され、そしてその非反転入力端子が分圧器５を形成
する２個の抵抗１１と１２のノード１０に接続されてい
る。周波数補償用コンデンサ１３はトランジスタ９のコ
レクタとベースの間に設けられ、そして電流源１５（電
流ＩPを生じる）はトランジスタ２のコレクタとベース
の間に設けられている。
のコレクタが入力端子３に接続され、そのエミッタが出
力端子４に接続され、そしてそのベースがトランジスタ
９のコレクタに接続されている。トランジスタ９は、そ
のエミッタがグランド・ライン６に接続され、そしてそ
のベースが増巾器８の出力端子に接続されている。出力
端子４には出力電圧ＶOが発生され、この出力端子４は
負荷３５（ここでは抵抗３６及びコンデンサ３７を含
む）に接続されている。増巾器８は、その反転入力端子
が基準電圧ＶRを供給する基準電圧源（図示しない）に
接続され、そしてその非反転入力端子が分圧器５を形成
する２個の抵抗１１と１２のノード１０に接続されてい
る。周波数補償用コンデンサ１３はトランジスタ９のコ
レクタとベースの間に設けられ、そして電流源１５（電
流ＩPを生じる）はトランジスタ２のコレクタとベース
の間に設けられている。
【００１１】電圧調整器１は短絡保護回路１７も備え、
これは入力端子３とトランジスタのコレクタとの間の抵
抗１８によって形成された電流センサと、抵抗１８の両
端間の電圧（従って抵抗１８を流れる電流に比例する）
に基づいて短絡を検出するための短絡検出器１９と、Ｎ
ＰＮ型トランジスタ２０によって形成された作動素子と
を含む。トランジスタ２０は、そのベースが短絡検出器
１９の出力端子に接続され、そのコレクタが増巾器８の
出力端子に接続され、そのエミッタがグランド・ライン
６に接続されている。短絡検出器１９は、抵抗１８の両
端での電圧が所定の閾値を超える時に、出力制御信号を
トランジスタ２０へ供給するための例えば簡単なコンパ
レータとして作動することができる。
これは入力端子３とトランジスタのコレクタとの間の抵
抗１８によって形成された電流センサと、抵抗１８の両
端間の電圧（従って抵抗１８を流れる電流に比例する）
に基づいて短絡を検出するための短絡検出器１９と、Ｎ
ＰＮ型トランジスタ２０によって形成された作動素子と
を含む。トランジスタ２０は、そのベースが短絡検出器
１９の出力端子に接続され、そのコレクタが増巾器８の
出力端子に接続され、そのエミッタがグランド・ライン
６に接続されている。短絡検出器１９は、抵抗１８の両
端での電圧が所定の閾値を超える時に、出力制御信号を
トランジスタ２０へ供給するための例えば簡単なコンパ
レータとして作動することができる。
【００１２】電圧調整器１は、更に、論理制御信号ＶC
が供給される制御入力端子２２を備える。論理制御信号
ＶCの値は、出力電圧ＶOの（より高い又はより低い）定
常状態値に依存する。制御入力端子２２は遅延回路２３
の入力側に接続され、この遅延回路２３は論理制御信号
ＶCの各前縁に応答して作動され、持続時間λの出力制
御パルスをＭＯＳトランジスタ２４のゲートへ供給す
る。このトランジスタ２４は、被制御スイッチを定め且
つ例えばＶＤＭＯＳ（垂直拡散した金属−酸化物−半導
体）によって形成される。持続時間λは設計段階で適切
に選ばれ且つ過渡出力電圧の立ち上がり時間（上り傾
斜）に事実上一致する。トランジスタ２４は、そのドレ
インがトランジスタ２０のベースに接続され、そしてそ
のソースがグランド・ライン６に接続されている。
が供給される制御入力端子２２を備える。論理制御信号
ＶCの値は、出力電圧ＶOの（より高い又はより低い）定
常状態値に依存する。制御入力端子２２は遅延回路２３
の入力側に接続され、この遅延回路２３は論理制御信号
ＶCの各前縁に応答して作動され、持続時間λの出力制
御パルスをＭＯＳトランジスタ２４のゲートへ供給す
る。このトランジスタ２４は、被制御スイッチを定め且
つ例えばＶＤＭＯＳ（垂直拡散した金属−酸化物−半導
体）によって形成される。持続時間λは設計段階で適切
に選ばれ且つ過渡出力電圧の立ち上がり時間（上り傾
斜）に事実上一致する。トランジスタ２４は、そのドレ
インがトランジスタ２０のベースに接続され、そしてそ
のソースがグランド・ライン６に接続されている。
【００１３】制御入力端子２２は、他の被制御スイッチ
になる他のＭＯＳ型トランジスタ２５のゲートにも接続
される。このトランジスタ２５は、そのソースがグラン
ド・ライン６に接続され、そしてそのドレインが抵抗２
６を介してノード１０に接続されている。
になる他のＭＯＳ型トランジスタ２５のゲートにも接続
される。このトランジスタ２５は、そのソースがグラン
ド・ライン６に接続され、そしてそのドレインが抵抗２
６を介してノード１０に接続されている。
【００１４】電圧調整器１は、ＰＮＰトランジスタ２９
及びＮＰＮトランジスタ３０によって形成された等価Ｐ
ＮＰトランジスタ素子２８も備えている。詳しく云え
ば、トランジスタ２９は、そのエミッタが出力端子４に
接続され、そのベースがトランジスタ２のベースに接続
され、そしてそのコレクタがトランジスタ３０のベース
に接続されている。トランジスタ３０は、そのコレクタ
が出力端子に接続され、そしてそのエミッタがグランド
・ライン６に接続されている。
及びＮＰＮトランジスタ３０によって形成された等価Ｐ
ＮＰトランジスタ素子２８も備えている。詳しく云え
ば、トランジスタ２９は、そのエミッタが出力端子４に
接続され、そのベースがトランジスタ２のベースに接続
され、そしてそのコレクタがトランジスタ３０のベース
に接続されている。トランジスタ３０は、そのコレクタ
が出力端子に接続され、そしてそのエミッタがグランド
・ライン６に接続されている。
【００１５】電圧調整器１は下記のように作動する。論
理制御信号ＶCが低論理レベルを呈する時に、トランジ
スタ２５はオフに留って被調整出力電圧ＶO1を与える。
理制御信号ＶCが低論理レベルを呈する時に、トランジ
スタ２５はオフに留って被調整出力電圧ＶO1を与える。
【００１６】 ＶO1＝ＶR（１＋Ｒ1／Ｒ2） (1)
【００１７】ただし、Ｒ1，Ｒ2はそれぞれ抵抗１１，１
２の抵抗値である。
２の抵抗値である。
【００１８】定常状態では、等価ＰＮＰトランジスタ素
子２８はオフであり、コンデンサ３７は電圧ＶO1まで充
電され、増巾器８は平衡しており、電圧調整器１は出力
電流ＩO＝ＶO1／Ｒ0（このＲ0は抵抗３６の抵抗値であ
る）を供給し、遅延回路２３の出力は低レベルであり、
トランジスタ２４はオフであり、そして短絡保護回路１
７はオンである。電圧調整器１は、従って出力電圧ＶO
のどんな変化もノード１０での電圧を同様に変化させる
ことになり、その結果として調整ループ７（トランジス
タ２のベース電流を増加又は減少させる）の動作中出力
電圧をプログラムドＶO1値に回復させることにより、安
定な出力電圧を通常、維持する。
子２８はオフであり、コンデンサ３７は電圧ＶO1まで充
電され、増巾器８は平衡しており、電圧調整器１は出力
電流ＩO＝ＶO1／Ｒ0（このＲ0は抵抗３６の抵抗値であ
る）を供給し、遅延回路２３の出力は低レベルであり、
トランジスタ２４はオフであり、そして短絡保護回路１
７はオンである。電圧調整器１は、従って出力電圧ＶO
のどんな変化もノード１０での電圧を同様に変化させる
ことになり、その結果として調整ループ７（トランジス
タ２のベース電流を増加又は減少させる）の動作中出力
電圧をプログラムドＶO1値に回復させることにより、安
定な出力電圧を通常、維持する。
【００１９】論理制御信号ＶCが低レベルから高レベル
へ切り換わると、過渡出力電圧が高い値になり且つ短絡
保護回路１７を一時的にターンオフする。すなわち、論
理制御信号ＶCが高レベルへ切り換わると、トランジス
タ２５はターンオンされ、抵抗２６は分圧器５の抵抗１
２と並列に接続され、ノード１０での負電圧ピーク値は
増巾器８をトータルで不平衡にしてトランジスタ９に電
流を流し、これに対応して電流源１５からトランジスタ
２のベースへの駆動電流ひいては出力電流ＩOを増加さ
せる。そして、調整ループ７によってノード１０での電
圧がＶRに戻され、増巾器８が再び平衡し且つ出力電圧
が新しい定常状態値ＶO2に達するまで出力電圧ＶOは上
昇する。
へ切り換わると、過渡出力電圧が高い値になり且つ短絡
保護回路１７を一時的にターンオフする。すなわち、論
理制御信号ＶCが高レベルへ切り換わると、トランジス
タ２５はターンオンされ、抵抗２６は分圧器５の抵抗１
２と並列に接続され、ノード１０での負電圧ピーク値は
増巾器８をトータルで不平衡にしてトランジスタ９に電
流を流し、これに対応して電流源１５からトランジスタ
２のベースへの駆動電流ひいては出力電流ＩOを増加さ
せる。そして、調整ループ７によってノード１０での電
圧がＶRに戻され、増巾器８が再び平衡し且つ出力電圧
が新しい定常状態値ＶO2に達するまで出力電圧ＶOは上
昇する。
【００２０】 ＶO2＝ＶR（１＋Ｒ1／ＲP＋Ｒ1／Ｒ2） (2)
【００２１】ただし、ＲPは抵抗２６の抵抗値であり、
そしてトランジスタ２５の飽和抵抗値はＲPに比べて無
視できる。ＲPが異なれば、当然、出力電圧も異なる。
そしてトランジスタ２５の飽和抵抗値はＲPに比べて無
視できる。ＲPが異なれば、当然、出力電圧も異なる。
【００２２】同時に、論理制御信号ＶCの前縁は遅延回
路２３をターンオンし、その出力は切り換わってトラン
ジスタ２４をターンオンし、そしてトランジスタ２４が
トランジスタ２０のベース・エミッタ接合を短絡するの
で短絡検出器１９の出力とは無関係にトランジスタ２０
はオフのままであり、短絡保護回路１７はターンオフさ
れる。
路２３をターンオンし、その出力は切り換わってトラン
ジスタ２４をターンオンし、そしてトランジスタ２４が
トランジスタ２０のベース・エミッタ接合を短絡するの
で短絡検出器１９の出力とは無関係にトランジスタ２０
はオフのままであり、短絡保護回路１７はターンオフさ
れる。
【００２３】上述した過渡段階では、図示の電圧調整器
１によって供給されるピーク電流は定常状態値よりもは
るかに大きい。事実、上述した汎用型の電圧調整器１の
場合に、もしＳＲが入手できるスルーレートであり、δ
ＶO／δｔが単位時間当りの出力電圧変化であり、ＩOP
が増巾器８のバイアス電流であり、そしてＣがコンデン
サ１３の容量であるならば、
１によって供給されるピーク電流は定常状態値よりもは
るかに大きい。事実、上述した汎用型の電圧調整器１の
場合に、もしＳＲが入手できるスルーレートであり、δ
ＶO／δｔが単位時間当りの出力電圧変化であり、ＩOP
が増巾器８のバイアス電流であり、そしてＣがコンデン
サ１３の容量であるならば、
【００２４】 ＳＲ＝ｍａｘ（δＶO／δｔ）＝ＩOP／Ｃ (3)
【００２５】である。［例えば、ジョン・ウィリィ・ア
ンド・サンズ（Ｊohn Ｗiley ＆Ｓons）出版社から１
９７７年に発行されたピー・アール・グレイ（Ｐ．Ｒ．
Ｇray）及びアール・ジー・メーヤ（Ｒ．Ｇ．Ｍeyer）
共著の“アナログ集積回路の解析及び設計”の第５４１
〜５４４頁に記載された章９．６．１を参照されたい。
ただしＩX＝ＩOPである。］その時間が抵抗３６の抵抗
値Ｒ0と無関係であり、もしＣOがコンデンサ３７の容量
であるならば、電圧調整器１によってコンデンサ３７へ
供給される平均電流ＩOは、時間間隔δｔ内で定常状態
値について電圧振幅δＶOを生じるために、下記の(4)式
に等しくなる。
ンド・サンズ（Ｊohn Ｗiley ＆Ｓons）出版社から１
９７７年に発行されたピー・アール・グレイ（Ｐ．Ｒ．
Ｇray）及びアール・ジー・メーヤ（Ｒ．Ｇ．Ｍeyer）
共著の“アナログ集積回路の解析及び設計”の第５４１
〜５４４頁に記載された章９．６．１を参照されたい。
ただしＩX＝ＩOPである。］その時間が抵抗３６の抵抗
値Ｒ0と無関係であり、もしＣOがコンデンサ３７の容量
であるならば、電圧調整器１によってコンデンサ３７へ
供給される平均電流ＩOは、時間間隔δｔ内で定常状態
値について電圧振幅δＶOを生じるために、下記の(4)式
に等しくなる。
【００２６】 ＩO＝ＣO＊δＶO／δｔ (4) そして最大電流ＩOｍａｘは(5)式に等しくなる。
【００２７】 ＩOｍａｘ＝ＣO＊ｍａｘ（δＶO／δｔ） (5) (3)式を(5)式に代入すると、
【００２８】 ＩOｍａｘ＝ＣO＊ＩOP／Ｃ (6)
【００２９】となり、抵抗３６に注目すれば、
【００３０】 ＩOｍａｘ＝ＣO＊ＩOP／Ｃ＋ＶO／Ｒ0 (7)
【００３１】となる。所定の電圧傾斜を確保するため
に、従って、供給電流ＩOは定常状態負荷電流ＶO／Ｒ0
よりもはるかに大きくさえなる。例えば、ＣO＝１μ
Ｆ，Ｃ＝２０ＰＦ，ＶO＝２５Ｖ，ＩOP＝２０μＡそし
てＲ0＝２５０Ωとすると、過渡状態電流（ＣOＩOP／Ｃ
＝１Ａ）は定常状態電流（この場合は０.１Ａ）よりも
大きくなる必要がある。
に、従って、供給電流ＩOは定常状態負荷電流ＶO／Ｒ0
よりもはるかに大きくさえなる。例えば、ＣO＝１μ
Ｆ，Ｃ＝２０ＰＦ，ＶO＝２５Ｖ，ＩOP＝２０μＡそし
てＲ0＝２５０Ωとすると、過渡状態電流（ＣOＩOP／Ｃ
＝１Ａ）は定常状態電流（この場合は０.１Ａ）よりも
大きくなる必要がある。
【００３２】上述した型式の周知の電圧調整器の場合に
は、電圧調整器（トランジスタ２及び電流源１５を含
む）の出力段の電流利得によって且つ短絡保護回路１７
の動作によって出力電流が通常、制限される。詳しく云
うと、供給電流は、トランジスタ２の面積及びトランジ
スタ２を駆動するための電流源１５の供給する電流ＩP
に事実上依存し、そしてそのため(7)式で得られる最大
値よりも十分に大きいか少なくとも最大値より大きいよ
うに設計段階で変更できる。第２の制限（短絡保護回路
１７の動作）は、熱的及び／又は信頼性要因によって設
計段階で通常決められ、そしてそのため電圧調整器の信
頼性を危くすることを犠牲にしてのみ変更できる。従っ
て、この発明によれば、短絡保護回路１７は出力電圧の
上り傾斜の間ターンオフされ、従って電流の供給は短絡
保護回路１７によって制限されず、そのため電流は電流
ＩPに基づいて最大値に達せる。
は、電圧調整器（トランジスタ２及び電流源１５を含
む）の出力段の電流利得によって且つ短絡保護回路１７
の動作によって出力電流が通常、制限される。詳しく云
うと、供給電流は、トランジスタ２の面積及びトランジ
スタ２を駆動するための電流源１５の供給する電流ＩP
に事実上依存し、そしてそのため(7)式で得られる最大
値よりも十分に大きいか少なくとも最大値より大きいよ
うに設計段階で変更できる。第２の制限（短絡保護回路
１７の動作）は、熱的及び／又は信頼性要因によって設
計段階で通常決められ、そしてそのため電圧調整器の信
頼性を危くすることを犠牲にしてのみ変更できる。従っ
て、この発明によれば、短絡保護回路１７は出力電圧の
上り傾斜の間ターンオフされ、従って電流の供給は短絡
保護回路１７によって制限されず、そのため電流は電流
ＩPに基づいて最大値に達せる。
【００３３】上り傾斜の間、従って負荷には電流が供給
され、その値は負荷とは無関係に電圧上昇を生じ且つ電
圧調整器１のスルーレートすなわちＩOP／Ｃに等しくな
るように制御される。
され、その値は負荷とは無関係に電圧上昇を生じ且つ電
圧調整器１のスルーレートすなわちＩOP／Ｃに等しくな
るように制御される。
【００３４】論理制御信号ＶCが高レベルから低レベル
へ切り換わると、これは増巾器８を再び不平衡にして出
力電圧ＶOがＶO2からＶO1へ切り換わる過渡状態を生じ
る。すなわち、論理制御信号ＶCが低レベルに切り換わ
ると、トランジスタ２５はターンオフされ、従って抵抗
２６はもはや抵抗１２と並列に接続されず、ノード１０
とグランド・ライン６の間の抵抗値は増大してノード１
０に正電圧ピークを生じ、増巾器８の非反転入力端子は
反転入力端子にくらべて正になり、トランジスタ９の駆
動電流が増加するのでこのトランジスタ９は全ての電流
源電流ＩPを吸収し且つトランジスタ２をターンオフ
し、そしてコンデンサ３７は負荷（抵抗３６）へ放電し
始める。この段階では、トランジスタ９のコレクタ電圧
は低下され、そしてこれが出力電圧（そして結果的にト
ランジスタ２のエミッタ電圧）の変化よりも速く起こる
ので等価ＰＮＰトランジスタ素子２８は最終的にターン
オンされ、負荷電流を吸収し且つ抵抗３６と無関係な或
るレートで放電を可能にする。詳しく云うと、出力電圧
の下り傾斜は、増巾器８のバイアス電流のみによって制
限され、スルーレートＩOP／Ｃに等しい。下り傾斜の間
速度が制限されるのを防止するため、等価ＰＮＰトラン
ジスタ素子２８は(7)式自体の最大電流を保証するよう
にも設計されなければならない。
へ切り換わると、これは増巾器８を再び不平衡にして出
力電圧ＶOがＶO2からＶO1へ切り換わる過渡状態を生じ
る。すなわち、論理制御信号ＶCが低レベルに切り換わ
ると、トランジスタ２５はターンオフされ、従って抵抗
２６はもはや抵抗１２と並列に接続されず、ノード１０
とグランド・ライン６の間の抵抗値は増大してノード１
０に正電圧ピークを生じ、増巾器８の非反転入力端子は
反転入力端子にくらべて正になり、トランジスタ９の駆
動電流が増加するのでこのトランジスタ９は全ての電流
源電流ＩPを吸収し且つトランジスタ２をターンオフ
し、そしてコンデンサ３７は負荷（抵抗３６）へ放電し
始める。この段階では、トランジスタ９のコレクタ電圧
は低下され、そしてこれが出力電圧（そして結果的にト
ランジスタ２のエミッタ電圧）の変化よりも速く起こる
ので等価ＰＮＰトランジスタ素子２８は最終的にターン
オンされ、負荷電流を吸収し且つ抵抗３６と無関係な或
るレートで放電を可能にする。詳しく云うと、出力電圧
の下り傾斜は、増巾器８のバイアス電流のみによって制
限され、スルーレートＩOP／Ｃに等しい。下り傾斜の間
速度が制限されるのを防止するため、等価ＰＮＰトラン
ジスタ素子２８は(7)式自体の最大電流を保証するよう
にも設計されなければならない。
【００３５】この段階では、出力電流が反転され且つ短
絡保護回路１７をターンオンできないので、遅延回路２
３は不作動のままである。
絡保護回路１７をターンオンできないので、遅延回路２
３は不作動のままである。
【００３６】
【発明の効果】この発明に係る電圧調整器の利点は以上
の説明から明らかであろう。まず第１に、傾斜が定めら
れる量（すなわち差動段のバイアス電流及び補償用コン
デンサの容量）は設計段階で適切に選択でき且つ高い精
度で生産できるので、上り傾斜及び下り傾斜の両方を、
出力端子に接続された負荷と無関係に正確に制御でき
る。第２に、等価ＰＮＰトランジスタ素子２８の場合で
さえ、図示の構成では単一のＰＮＰ型トランジスタに要
する面積と比べて小さい面積で同一の最大電流が得られ
るので、制限された面積の素子を使用してそのようなサ
イズで上り傾斜と下り傾斜が対称的な傾斜を得る。
の説明から明らかであろう。まず第１に、傾斜が定めら
れる量（すなわち差動段のバイアス電流及び補償用コン
デンサの容量）は設計段階で適切に選択でき且つ高い精
度で生産できるので、上り傾斜及び下り傾斜の両方を、
出力端子に接続された負荷と無関係に正確に制御でき
る。第２に、等価ＰＮＰトランジスタ素子２８の場合で
さえ、図示の構成では単一のＰＮＰ型トランジスタに要
する面積と比べて小さい面積で同一の最大電流が得られ
るので、制限された面積の素子を使用してそのようなサ
イズで上り傾斜と下り傾斜が対称的な傾斜を得る。
【００３７】最後に、上述した解決策は、設計が簡単
で、且つ試験済みの製造技術を使用して別々の仕方で或
は一体になった仕方で問題無く実施できる。
で、且つ試験済みの製造技術を使用して別々の仕方で或
は一体になった仕方で問題無く実施できる。
【００３８】当業者には明らかであるように、この発明
の範囲から逸脱しない限りここに例示して上述したよう
な電圧調整器に種々の変更を加えることができる。例え
ば、出力電圧を別なやり方で変化させることができ、等
価ＰＮＰトランジスタ素子２８を単一のデバイスで構成
でき、そして対称的な上り傾斜及び下り傾斜が不要なら
ば、下り傾斜中の電流供給を適当なサイズの等価ＰＮＰ
トランジスタ素子２８で制限することができる。
の範囲から逸脱しない限りここに例示して上述したよう
な電圧調整器に種々の変更を加えることができる。例え
ば、出力電圧を別なやり方で変化させることができ、等
価ＰＮＰトランジスタ素子２８を単一のデバイスで構成
でき、そして対称的な上り傾斜及び下り傾斜が不要なら
ば、下り傾斜中の電流供給を適当なサイズの等価ＰＮＰ
トランジスタ素子２８で制限することができる。
【図１】この発明に係る電圧調整器の回路図である。
１ 電圧調整器 ２ トランジスタ ３ 入力端子 ４ 出力端子 ５ 分圧器 ７ 調整ループ ８ 増巾器 ９ トランジスタ ２２ 制御入力端子 ２５ トランジスタ ２６ 抵抗
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年９月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【実施例】以下、この発明の望ましい一実施例を添付図
面について詳しく説明する。図１において、１は電圧調
整器であって、周知のようにその入力端子３と出力端子
４の間でパワー素子となるＮＰＮ型トランジスタ２と、
出力端子４とグランド（基準電位）・ライン６の間の抵
抗分圧器５と、差動増巾器８及びＮＰＮ型利得トランジ
スタ９を含む調整ループ７とを備えている。
面について詳しく説明する。図１において、１は電圧調
整器であって、周知のようにその入力端子３と出力端子
４の間でパワー素子となるＮＰＮ型トランジスタ２と、
出力端子４とグランド（基準電位）・ライン６の間の抵
抗分圧器５と、差動増巾器８及びＮＰＮ型利得トランジ
スタ９を含む調整ループ７とを備えている。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルト・ガリボルディ イタリア国、20084 ラッキャレッラ、ヴ ィア・バラッカ ６／３
Claims (11)
- 【請求項１】 入力端子(3)と、出力電圧(VO)に設定さ
れる出力端子(4)と、これら入出力端子間に置かれ、駆
動端子を有するパワー素子(2)と、差動段(8)及び利得段
(9)を含む調整ループ(7)とを備え、前記差動段は１個の
出力端子並びに２個の入力端子を有し、その一方は前記
出力端子(4)に接続されそしてその他方は基準電圧(VR)
に設定される入力端子に接続され、前記利得段は前記差
動段の出力端子と前記パワー素子の駆動端子との間に置
かれているプログラマブル出力電圧調整器(1)におい
て、前記出力電圧の変化を所定のレートで制御するため
の制御手段(5,22,25,26)を備えたことを特徴とするプロ
グラマブル出力電圧調整器。 - 【請求項２】 前記差動段(8)がバイアス電流を供給す
る請求項１のプログラマブル出力電圧調整器において、
前記制御手段(5,22,25,26)は、前記所定のレートが前記
差動段のバイアス電流に比例するように前記差動段を不
平衡にするための不平衡手段(5,22,25,26)を備えている
ことを特徴とするプログラマブル出力電圧調整器。 - 【請求項３】 前記不平衡手段は、少なくとも第１値と
第２値に変わる抵抗値を持つ抵抗分圧器(5)と、この抵
抗分圧器の抵抗値の変化を制御するための手段(25,26)
とを含み、前記抵抗分圧器は、前記出力端子(4)と基準
電位ライン(6)の間に置かれ且つ前記差動段(8)の入力端
子に接続されたノード(10)を有することを特徴とする請
求項２のプログラマブル出力電圧調整器。 - 【請求項４】 前記抵抗分圧器(5)は、互いに直列に接
続された第１の抵抗性素子(11)及び第２の抵抗性素子(1
2)から成り、前記第１の抵抗性素子は前記出力端子(4)
に接続され、前記第２の抵抗性素子は前記基準電位ライ
ン(6)に接続され、前記制御手段は、互いに直列に接続
されると共に前記第２の抵抗性素子と並列に接続された
第３の抵抗性素子(26)及び被制御スイッチ(25)を含むこ
とを特徴とする請求項３のプログラマブル出力電圧調整
器。 - 【請求項５】 前記被制御スイッチ(25)はＭＯＳトラン
ジスタであって、その制御端子は、前記電圧調整器(1)
の、論理制御信号が供給される制御入力端子(22)に接続
されていることを特徴とする請求項４のプログラマブル
出力電圧調整器。 - 【請求項６】 制御電極を有し且つ前記差動段(8)の出
力端子と基準電位ライン(6)の間に置かれた作動素子(2
0)を含む短絡保護回路(17)を備えた請求項１ないし５の
いずれか記載のプログラマブル出力電圧調整器におい
て、前記作動素子の制御電極に接続された使用禁止手段
(22〜24)を備え、この使用禁止手段は、前記制御手段
(5,22,25,26)に接続された制御入力端子(22)を含み且つ
前記制御手段が前記出力電圧(VO)を第１の値からこれよ
りも高い第２の値へ切り換える時に使用禁止出力信号を
発生することを特徴とするプログラマブル出力電圧調整
器。 - 【請求項７】 前記制御手段は、前記出力電圧(VO)の前
記第１及び第２の値に相当する２つの論理値をとるよう
に設計された論理制御信号が供給される制御入力端子(2
2)を含み、そして前記使用禁止手段は、前記制御入力端
子(22)に接続された入力端子、及び前記作動素子(20)の
制御電極と前記基準電位ライン(6)の間に置かれた第２
の被制御スイッチ(24)の制御入力端子に接続された出力
端子を有する遅延回路(23)を含むことを特徴とする請求
項６のプログラマブル出力電圧調整器。 - 【請求項８】 前記第２の被制御スイッチがＭＯＳトラ
ンジスタであることを特徴とする請求項７のプログラマ
ブル出力電圧調整器。 - 【請求項９】 前記出力端子(4)と基準電位ライン(6)の
間に置かれた電流吸収素子(28)を備え、この電流吸収素
子は、前記利得段(9)に接続され、前記制御手段が前記
出力電圧(VO)を第２の値からこれよりも低い第１の値に
切り換える時に被制御電流吸収を行うことを特徴とする
請求項１ないし８のいずれかのプログラマブル出力電圧
調整器。 - 【請求項１０】 前記電流吸収素子は等価ＰＮＰトラン
ジスタ素子(28)であって、その等価エミッタが前記出力
端子(4)に接続され、その等価ベースが前記パワー素子
(2)の駆動端子に接続され、そしてその等価コレクタが
前記基準電位ラインに接続されたことを特徴とする請求
項９のプログラマブル出力電圧調整器。 - 【請求項１１】 前記等価ＰＮＰトランジスタ素子(28)
はＰＮＰトランジスタ(29)及びＮＰＮトランジスタ(30)
から成り、前記ＰＮＰトランジスタ(29)はそのエミッタ
が前記出力端子(4)に接続され、そのベースが前記パワ
ー素子(2)の駆動端子に接続され、そしてそのコレクタ
が前記ＮＰＮトランジスタ(30)のベースに接続され、前
記ＮＰＮトランジスタ(30)はそのコレクタが前記出力端
子(4)に接続され、そしてそのエミッタが前記基準電位
ライン(6)に接続されたことを特徴とする請求項１０の
プログラマブル出力電圧調整器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT92830331.2 | 1992-06-25 | ||
| EP92830331A EP0576772B1 (en) | 1992-06-25 | 1992-06-25 | Programmable-output voltage regulator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168044A true JPH06168044A (ja) | 1994-06-14 |
Family
ID=8212126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5155511A Pending JPH06168044A (ja) | 1992-06-25 | 1993-06-25 | プログラマブル出力電圧調整器 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5453678A (ja) |
| EP (1) | EP0576772B1 (ja) |
| JP (1) | JPH06168044A (ja) |
| DE (1) | DE69213224T2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2279472B (en) * | 1993-06-02 | 1997-07-23 | Vtech Communications Ltd | Low drop-out regulator apparatus |
| JP2898527B2 (ja) * | 1993-11-18 | 1999-06-02 | シャープ株式会社 | 温度補償電圧発生回路 |
| US5744944A (en) * | 1995-12-13 | 1998-04-28 | Sgs-Thomson Microelectronics, Inc. | Programmable bandwidth voltage regulator |
| US5880599A (en) * | 1996-12-11 | 1999-03-09 | Lsi Logic Corporation | On/off control for a balanced differential current mode driver |
| US5987615A (en) * | 1997-12-22 | 1999-11-16 | Stmicroelectronics, Inc. | Programmable load transient compensator for reducing the transient response time to a load capable of operating at multiple power consumption levels |
| US6025704A (en) * | 1998-04-23 | 2000-02-15 | Trilectron Industries, Inc. | Power supply with programmable voltage slew rate and method |
| US5945815A (en) * | 1998-06-12 | 1999-08-31 | Trilectron Industries, Inc. | Current sharing apparatus and method for controlling parallel power devices |
| JP3456904B2 (ja) * | 1998-09-16 | 2003-10-14 | 松下電器産業株式会社 | 突入電流抑制手段を備えた電源回路、およびこの電源回路を備えた集積回路 |
| US5939870A (en) * | 1998-09-17 | 1999-08-17 | Intel Corporation | Voltage regulator |
| US5929615A (en) * | 1998-09-22 | 1999-07-27 | Impala Linear Corporation | Step-up/step-down voltage regulator using an MOS synchronous rectifier |
| KR100289846B1 (ko) | 1998-09-29 | 2001-05-15 | 윤종용 | 저 전력 소비의 전압 제어기 |
| JP3558959B2 (ja) * | 2000-05-25 | 2004-08-25 | シャープ株式会社 | 温度検出回路およびそれを用いる液晶駆動装置 |
| US6691235B1 (en) * | 2000-07-27 | 2004-02-10 | International Business Machines Corporation | Automatic voltage regulation for processors having different voltage requirements and unified or split voltage planes |
| JP2003150254A (ja) * | 2001-11-09 | 2003-05-23 | Seiko Instruments Inc | ボルテージ・レギュレータ |
| US7791222B2 (en) | 2007-06-15 | 2010-09-07 | Samsung Electronics Co., Ltd. | Multi-output power supply device |
| US20110316609A1 (en) * | 2008-07-28 | 2011-12-29 | Ivus Industries, Llc | Bipolar junction transistor turn on-off power circuit |
| CN111399582B (zh) * | 2019-01-02 | 2022-08-09 | 钜泉光电科技(上海)股份有限公司 | 一种可编程电流源 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57123424A (en) * | 1981-01-26 | 1982-07-31 | Toko Inc | Dc power supply device |
| US4420700A (en) * | 1981-05-26 | 1983-12-13 | Motorola Inc. | Semiconductor current regulator and switch |
| US4538102A (en) * | 1982-09-10 | 1985-08-27 | Fujitsu Limited | Power supply circuit |
| US4580090A (en) * | 1983-09-16 | 1986-04-01 | Motorola, Inc. | Maximum power tracker |
| DE3341345C2 (de) * | 1983-11-15 | 1987-01-02 | SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing | Längsspannungsregler |
| US4521725A (en) * | 1983-12-02 | 1985-06-04 | United Technologies Corporation | Series switching regulator |
| US4733159A (en) * | 1986-10-28 | 1988-03-22 | Motorola, Inc. | Charge pump voltage regulator |
| US4819117A (en) * | 1987-08-25 | 1989-04-04 | Trw Inc. | Method and apparatus for detecting excessive current draw in an electrical load |
| US4952864A (en) * | 1988-10-18 | 1990-08-28 | Ventritex | Power supply down-conversion, regulation and low battery detection system |
| DE3932776A1 (de) * | 1989-09-30 | 1991-04-11 | Philips Patentverwaltung | Stromversorgungseinrichtung mit spannungsregelung und strombegrenzung |
| JPH03144879A (ja) * | 1989-10-31 | 1991-06-20 | Mitsubishi Electric Corp | 携帯型半導体記憶装置 |
-
1992
- 1992-06-25 DE DE69213224T patent/DE69213224T2/de not_active Expired - Fee Related
- 1992-06-25 EP EP92830331A patent/EP0576772B1/en not_active Expired - Lifetime
-
1993
- 1993-06-24 US US08/083,721 patent/US5453678A/en not_active Expired - Lifetime
- 1993-06-25 JP JP5155511A patent/JPH06168044A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE69213224D1 (de) | 1996-10-02 |
| EP0576772A1 (en) | 1994-01-05 |
| DE69213224T2 (de) | 1997-02-20 |
| US5453678A (en) | 1995-09-26 |
| EP0576772B1 (en) | 1996-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6559623B1 (en) | In-rush current control for a low drop-out voltage regulator | |
| JP3983612B2 (ja) | 電流制限機能付き安定化電源装置 | |
| US6831502B1 (en) | Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory | |
| JP3403976B2 (ja) | オープンドレイン信号のためのアクティブプルアップ回路 | |
| US7075373B2 (en) | Overcurrent protection circuit with fast current limiting control | |
| US5831405A (en) | High precision fan control/alarm circuit | |
| US5453678A (en) | Programmable-output voltage regulator | |
| US3866136A (en) | Amplifier protection circuit | |
| US6686782B2 (en) | Power supply voltage detection circuit | |
| US5747975A (en) | Overload protection circuit for MOS power drivers | |
| JP4010893B2 (ja) | 電流制限機能付き安定化電源装置 | |
| EP1766629B1 (en) | Power supply voltage detection circuitry and methods for use of the same | |
| US4019096A (en) | Current limiting apparatus | |
| US4337494A (en) | Automatic bias-controlled VMOS/bipolar dual-triggered switch | |
| US4513241A (en) | Foldback current limiting driver | |
| US5262713A (en) | Current mirror for sensing current | |
| US4307307A (en) | Bias control for transistor circuits incorporating substrate bias generators | |
| EP0580921A1 (en) | Control of saturation of integrated bipolar transistors | |
| US20030090249A1 (en) | Power supply circuit | |
| USRE37876E1 (en) | Power supply switch reference circuitry | |
| US5134358A (en) | Improved current mirror for sensing current | |
| EP0913753A1 (en) | Electronic regulation circuit for driving a power device and corresponding protection method of such device | |
| US6201419B1 (en) | Peak detection circuit | |
| US5146107A (en) | Transistor switching circuit having diode-resistor in base of transistor for fast discharge | |
| US20200356126A1 (en) | Regulator with reduced power consumption using clamp circuit |