JPH06169232A - 自動等化装置 - Google Patents

自動等化装置

Info

Publication number
JPH06169232A
JPH06169232A JP4341532A JP34153292A JPH06169232A JP H06169232 A JPH06169232 A JP H06169232A JP 4341532 A JP4341532 A JP 4341532A JP 34153292 A JP34153292 A JP 34153292A JP H06169232 A JPH06169232 A JP H06169232A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
automatic
equalization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4341532A
Other languages
English (en)
Inventor
Hiroaki Shimazaki
浩昭 島崎
Haruo Ota
晴夫 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4341532A priority Critical patent/JPH06169232A/ja
Priority to US08/141,729 priority patent/US5483552A/en
Publication of JPH06169232A publication Critical patent/JPH06169232A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

(57)【要約】 【目的】 自動等化器の信号増幅率の変化または入力信
号レベルの急激な低下による量子化帰還回路の誤動作を
防止すること。 【構成】 FIR型の遅延回路と加算器の回路構成を有
する自動等化フィルタ10を設ける。NRZの入力信号
を自動等化フィルタ10に入力し、等化特性制御回路2
0で演算された係数C-1,C0 ,C+1で増幅率を制御す
る。こうした高域周波数帯を補正した信号を量子化帰還
回路30に与え、低域周波数帯の補正を行う。自動等化
フィルタ10の出力信号レベルが低下すると、量子化帰
還回路30が誤動作する。係数C-1,C0 ,C+1の変化
範囲を規制するリミッタを等化特性制御回路20内部に
設けることによりこの誤動作を防ぐ。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、デジタル・ビデオテー
プレコーダ(DVTR)やデジタル通信機などにおける
デジタル信号を、最適な状態に自動等化する自動等化装
置に関するものである。
【0002】
【従来の技術】従来の自動等化装置において、特別な調
整用のデジタル信号ではなく、通常のデジタル信号を再
生ないし受信している状態で、自動等化を同時に行うこ
とが要求されることがある。このとき、再生ないし受信
された信号から得られるデジタルデータを、記録ないし
送信されているデジタルデータと同一であるとみなし
て、この再生デジタルデータを用いて自動等化を行う自
動等化装置があった(例えば、宮川他 著、電子通信学
会編:デジタル信号処理、233頁、1981年(9
版))。
【0003】又、再生ないし受信したデジタル信号にお
いて、特に低域周波数成分の劣化が著しい場合、いわゆ
る量子化帰還回路を用いて低域周波数成分を補償する等
化装置があった(例えば、三田、降旗、岡野:波形等化
技術の画像機器への応用、テレビジョン学会誌、45
巻、5号、592頁〜600頁、1991年)。
【0004】図8はこのような自動等化器と量子化帰還
回路を用いた従来の自動等化装置の一例である。本図に
おいて磁気テープ1は、NRZの信号又は変調されたデ
ジタル信号を記録及び再生する磁気テープであり、磁気
記録再生装置(VTR)2により走査される。磁気ヘッ
ド3により読み取られた信号は積分回路4に与えられ
る。積分回路4は入力信号の低域周波数成分を補償す
る。ただし積分回路4のみで低域周波数成分を補償する
と、低域周波数帯の雑音成分をも増加させるという弊害
があるため、後述する量子化期間回路6により直流に近
い低域周波数成分の補償を行う。積分回路4の出力は自
動等化器5に与えられる。自動等化器5は入力信号の周
波数特性を出力信号波形に基づいて自動補正する回路で
ある。自動等化器5の出力は量子化帰還回路6に与えら
れ、自動等化器5の入力補正係数は係数計算回路7より
入力される。
【0005】量子化帰還回路6は再生信号の低域周波数
成分の劣化を補償する回路であり、高域通過フィルタ
(HPF)6a、加算器6b,比較器6c,低域通過フ
ィルタ(LPF)6dにより構成される。HPF6aは
自動等化器5の出力信号から直流近傍成分を除去するフ
ィルタであり、その出力は加算器6bに与えられる。加
算器6bは自動等化器5の出力とLPF6dの出力を加
算する回路で、その加算出力は比較器6cに与えられ
る。比較器6cは入力信号と基準レベル信号Vref を比
較しH又はLレベルの量子化信号を出力する回路であ
る。LPF6dは比較器6cのデジタル信号のうち低域
周波数成分を濾波し、その出力を加算器6bに与える回
路である。又、係数計算回路7は図示しない1クロック
周期(T)の遅延回路と計算回路を夫々複数個有し、加
算器6bの信号を入力して夫々のクロック周期における
自動等化器5の補正係数を演算する回路である。
【0006】図9(a)〜(d)はこのように構成され
た自動等化装置の動作を示す各ブロックの周波数特性図
である。図8において磁気テープ1に記録されたNRZ
等のデジタル信号が磁気ヘッド3で再生されると、その
出力は自動等化器5で増幅及び周波数特性の補正が行わ
れる。磁気テープ1の再生出力は一般に図9(a)に示
すように低域及び高域の周波数帯域で利得が低下する。
このため積分回路4及び自動等化器5を用いて図9
(b)に示すような低域及び高域周波数帯域の等化を行
う。一方、出力再生データの低域成分はLPF6dによ
り抽出され、その成分は加算器6bに与えられ、入力信
号と加算される。LPF6dの出力は図9(c)に示す
ような低域の周波数成分を有し、加算器6bで自動等化
器5の出力と加算すると、図9(d)に示すような高域
及び低域部分で利得が補正された信号が得られる。この
信号を比較器6cに与え、基準レベル信号Vref と比較
され、元のデジタルデータが再生される。
【0007】このような量子化帰還回路6を用いること
で、雑音を増加させることなく、低域周波数成分の補償
を行い、デジタル信号を再生することができる。又、自
動等化装置においても、量子化帰還回路6を併用するこ
とにより、周波数特性を均一にし、Lレベル又はHレベ
ルが複数の周期nTに渡って継続してもデジタルデータ
を正確に再生することができる。
【0008】
【発明が解決しようとする課題】しかしながら、量子化
帰還回路6を併用した自動等化装置においては、雑音や
入力信号レベルの急変動などの何らかの理由で自動等化
器5を含む自動等化装置の信号増幅率が小さくなる、あ
るいは磁気ヘッド3の焼きつき等の理由で再生信号レベ
ルが急に下がると、量子化帰還回路6に入力される信号
のレベルが低くなり、量子化帰還回路6が誤動作する。
【0009】図10は図8に示す自動等化装置の動作を
示す信号波形図である。自動等化器5が磁気ヘッド3の
信号を入力して自動等化を行い、図10(a)に示すよ
うな波形の信号を出力したとする。即ち期間Taでは所
定の振幅を持つ信号が入力され、自動等化装置は正常に
動作している。この後、期間Tbで信号の振幅が急に下
がると、LPF6dからの帰還信号により、加算器6b
の出力Y-1は図10(b)に示すように期間Tbの直流
レベルが持ち上げられる。このため次の期間Tcで振幅
の小さな負極性の信号が入力されると、信号レベルが比
較器6cの基準レベル信号Vref より低くならず、量子
化帰還回路6は期間Tcで図10(c)に示すようなH
レベルの信号a-1を出力する。又加算器6bの出力レベ
ルも期間Tbで上昇しているので、係数計算回路7の補
正係数も変化し、自動等化器5が誤動作することにな
る。このような場合、量子化帰還回路6は所定のレベル
以上の振幅を持った信号が入力されない限り、正常な状
態に復帰できない。しかも量子化帰還回路6から出力さ
れるデジタルデータは誤ったものとなっているため、自
動等化装置自体もまた誤動作を続け、正常な動作に復帰
できなくなるという欠点があった。
【0010】本発明はこのような従来の問題点に鑑みて
なされたものであって、量子化帰還回路に入力される信
号のレベルが、所定値以下に下がらないようにして量子
化帰還回路が誤動作しにくい自動等化装置を提供するこ
とを目的とする。
【0011】
【問題点を解決するための手段】本発明は信号伝送経路
又は信号記録再生装置から出力される波形劣化の加わっ
たデジタル信号を入力信号とし、その入力信号の周波数
特性を補正し、元信号を得るための自動等化を行う自動
等化装置であって、入力信号のクロック周期をTとする
と、入力信号を1T,2T・・・nT(nは整数)遅延
した信号を出力するn個の遅延回路、入力信号とn個の
遅延回路の出力を夫々増幅するn+1個の可変利得増幅
回路、n+1個の可変利得増幅回路の出力を夫々加算す
る加算器を有する自動等化フィルタと、信号を基準レベ
ル信号で弁別して二値の量子化信号を出力する比較器、
比較器の量子化信号の直流成分を出力する低域フィル
タ、低域フィルタの出力と自動等化フィルタの出力を加
算して得られる等化信号を比較器に与える加算器を有
し、量子化信号を生成する量子化帰還回路と、量子化帰
還回路の生成する等化信号と量子化信号とを夫々入力
し、n+1個の可変利得増幅回路の利得を制御する係数
1 ,C2 ・・・Cn+1 を夫々演算する係数計算回路、
可変利得増幅回路の出力する係数C1 ,C2 ・・・C
n+1 の変化範囲を量子化帰還回路の入力信号の振幅を所
定値以下とならないように設定するn+1個のリミッタ
を有する等化特性制御回路と、を具備することを特徴と
するものである。
【0012】
【作用】このような特徴を有する本発明によれば、信号
伝送経路又は信号記録再生装置から出力される波形劣化
の加わった信号が入力されると、自動等化フィルタはこ
の入力信号をn個の遅延回路に入力し、1T,2T・・
・nT遅延した信号を夫々生成する。次に入力信号とn
個の遅延回路の出力を夫々n+1個の可変利得増幅回路
で可変増幅する。そして各増幅出力を加算器に与え加算
する。こうして高域周波数帯の補正された信号を更に量
子化帰還回路に与える。量子化帰還回路内に、信号を基
準レベル信号で弁別して二値の量子化信号を出力する比
較器と、比較器の出力信号の直流成分を出力する低域フ
ィルタと、低域フィルタの出力と自動等化フィルタの出
力を加算する加算器を夫々設ける。量子化帰還回路は自
動等化フィルタの出力信号の低域周波数帯を補償し、等
化信号と量子化信号を生成し、等化特性制御回路にそれ
らの信号を与える。次に等化特性制御回路は、係数計算
回路を用いてn+1個の可変利得増幅回路の利得を制御
する係数C1 ,C2 ・・・Cn+1 を夫々演算する。又リ
ミッタは係数C1,C2 ・・・Cn+1 の変化範囲を設定
し、量子化帰還回路の入力信号の振幅を所定値以下とな
らないよう制御する。このリミッタの働きにより自動等
化フィルタと量子化帰還回路がともに誤動作した状態に
陥ることを防ぐ。
【0013】
【実施例】本発明の一実施例における自動等化装置につ
いて図面を参照しつつ説明する。図1は本実施例の自動
等化装置の全体構成を示すブロック図である。本図にお
いて信号源としては従来例と同様に、磁気テープ1,V
TR2,磁気ヘッド3とする。図1において磁気ヘッド
3により再生された信号は積分回路4により低域周波数
成分を補償された後、自動等化フィルタ10に入力され
る。自動等化フィルタ10は磁気ヘッド3の信号を入力
し、その周波数特性を補正する回路である。自動等化フ
ィルタ10はFIR型のフィルタであり、その構成を図
2に示す。
【0014】図2において自動等化フィルタ10は信号
の入力端子11を有し、信号を1クロック周期Tだけ遅
延させる遅延回路12,13が夫々直列に接続されてい
る。可変利得増幅回路14は入力端子11の信号を入力
し、係数C-1の増幅率で信号を増幅する回路である。又
可変利得増幅回路15は遅延回路12の出力を入力し、
係数C0 の増幅率で増幅する回路である。更に可変利得
増幅回路16は遅延回路13の出力を入力し、係数C+1
の増幅率で増幅する回路である。加算器17は可変利得
増幅回路14,15,16の出力信号を夫々加算する回
路であり、その加算出力は自動等化フィルタ10の出力
端子18より出力される。
【0015】次に自動等化フィルタ10の各可変利得増
幅回路14〜16の係数は図1及び図2の等化特性制御
回路20により与えられる。等化特性制御回路20は後
述する量子化帰還回路30の出力するデジタルデータa
-1及びアナログの等化信号Y-1を入力して、係数C-1
0 ,C+1を夫々演算する回路である。等化特性制御回
路20は図2のブロック図に示すように、係数計算回路
21と3つのリミッタ22,23,24により構成され
る。係数計算回路21は後述するように信号を1クロッ
ク周期で遅延する遅延回路と各係数の計算回路を有し、
係数C-1,C0 ,C+1を夫々演算する回路である。リミ
ッタ22〜24は夫々係数C-1,C0 ,C+1を入力し、
各信号周期で補正されて出力される値の変化範囲を制限
するレベルリミッタである。係数C-1,C0 ,C+1の変
化範囲は、信号源としての信号記録再生装置の再生周波
数特性及びその経時変化、温度特性のばらつき等を考慮
して決定されるものとする。
【0016】さて図1に示すように量子化帰還回路30
は高域通過フィルタ(HPF)31,加算器32,比較
器33,LPF34により構成される。HPF31は自
動等化フィルタ10の信号を入力し、その信号からその
直流成分を除去するフィルタであり、その出力は加算器
32に与えられる。加算器32はHPF31の出力とL
PF34の出力を加算する回路で、その加算出力は比較
器33に与えられる。比較器33は加算器32の加算信
号と直流の基準レベル信号を比較し、H又はLレベルの
量子化信号を出力する回路である。又LPF34は比較
器33の出力する再生デジタルデータから平均直流レベ
ルを検出し、その信号を加算器32に与えるものであ
る。このように量子化帰還回路30の出力はその出力端
子35よりデジタルデータa-1が出力される。
【0017】次に図2に示す係数計算回路21について
図3を用いて説明する。図3は係数計算回路21の構成
例を示すブロック図である。本図において係数計算回路
21は加算器32の出力する等化信号Y-1の入力端子4
1と、比較器33の出力する再生デジタルデータa-1
入力端子42を有している。これらの信号は減算器43
に与えられ、信号Y-1から信号a-1が減算される。そし
て減算器43は誤差e-1=Y-1−a-1を出力する。遅延
回路44は誤差e-1を入力し、この信号を周期Tの時間
だけ遅延させる回路である。遅延回路44は出力信号を
誤差e0 として計算回路45,46,47に夫々与え
る。一方入力端子42から入力された再生データa-1
計算回路45及び遅延回路48に入力される。又遅延回
路48の出力は遅延回路49に与えられ、再生データa
-1が夫々1T,2T遅延される。0T,1T,2T遅延
したデジタル信号を夫々a-1,a0,a+1とすると、こ
れらの信号は夫々計算回路45,46,47に与えられ
る。
【0018】計算回路45,46,47は夫々信号
-1,a0 ,a+1,及び誤差e0 ,定数αが夫々入力さ
れると、次の(1),(2),(3)式で示す演算を周
期T毎に計算し、その値を更新して更に次の周期で計算
を繰り返す回路である。 C-1=C-1−α・e0 ・a-1 ・・・(1) C 0=C 0−α・e0 ・a 0 ・・・(2) C+1=C+1−α・e0 ・a+1 ・・・(3) このようなフィルタの係数の計算はいわゆるゼロ・フォ
ーシング法と呼ばれるもので、前記した参考文献 宮川
他 著、電子通信学会編「デジタル信号処理」に詳しく
述べられている。
【0019】このように構成された本実施例の自動等化
装置の動作について図4〜図6を用いて説明する。図4
〜図6は自動等化フィルタ10及び等化特性制御回路2
0の動作を示す各信号の説明図である。図1においてV
TR2を動作させ、例えばNRZのデータ又は8−14
変換等により変調されたデータが記録された磁気テープ
1を再生すると、磁気ヘッド3は自動等化フィルタ10
に再生信号を出力する。例えば図4(a)に示すよう
に、特定の1周期T(時刻t2)がHレベル(ここでは+
1とする)であり、その前後(時刻t0,t1,t3,t4 )でL
レベル(ここでは−1とする)の信号が継続したものが
記録されていたとする。また自動等化装置における係数
-1,C0 ,C+1の値を次の(4)式で示すような値に
初期設定したものと仮定する。 C-1=0,C0 =1,C+1=0・・・(4) このとき等化出力として加算器32の出力端では図4
(b)に示すような波形の信号が出力される。即ち再生
信号Y-1の高域周波数成分が劣化しているためHレベル
の振幅が低下し、時刻t0〜t4における振幅値が夫々−
1,−0.8, 0.8, −0.8, −1となる信号が出力され
る。このような状態の信号が量子化帰還回路30内の比
較器33に与えられると、基準レベル信号Vref として
0Vが入力されているとすると、図4(a)に示すよう
に記録時と同一のデジタルデータa-1が再生される。
【0020】次に図4の(b),(c)に示す信号
-1,a-1を夫々図3の減算器43に入力すると、図4
(d)に示す誤差e-1が得られる。この信号e-1を遅延
回路44に入力すると、図4(e)に示すように1T遅
延した信号e0 が得られる。ここで定数α=0.25とする
と、計算回路45は図4(f)に示すα・e0 ・a-1
値を計算する。次にこの値を用いて前述した(1)式の
演算を用い、計算回路45は夫々の周期Tで係数C-1
値を累積演算する。例えば時刻t0でC-1=0とすると、
時刻t1でもその値が0となり、時刻t1での累積値は0と
なる。更に時刻t2で係数C-1=0.05となり、前回値(時
刻t1)が0であるので、時刻t2の累積値C-1は−0.05と
なる。時刻t2,t3,t4で夫々係数C-1を計算し、夫々の
時刻における係数C-1の値を累積加算を行うことによ
り、時刻t5で新しい係数値としてC-1=−0.05が得られ
る。
【0021】計算回路46においても図4(h)に示す
ように1T遅延した再生データa0 が得られると、図4
(i)に示すような計算値α・e0 ・a0 を演算する。
そしてこの値を基づいて図4(j)に示すように累積係
数C0 を出力する。従って時刻t5では新しい係数C0
1.15が得られる。計算回路47においても図4の(k)
〜(m)に示すような演算を行い、時刻t5で新しい係数
+1=−0.05が得られる。
【0022】さて図2に示す自動等化フィルタ10に
は、図4(b)に示す信号が継続して入力されると、可
変利得増幅回路14,15,16には、夫々図5(a)
に示すA,B,Cの信号が入力される。このとき可変利
得増幅回路14〜16は係数計算回路21で得られた新
しい係数C-1,C0 ,C+1が与えられると、信号A,
B,Cをその値で可変増幅し、その出力を加算器17に
与える。このため加算器17は図5(b)に示すような
等化出力Y-1を生成し、量子化帰還回路30に出力す
る。即ち、時刻t0,t1及び時刻t3,t4ではLレベルの信
号電圧が約−1Vに再生され、Hレベルの信号は約1V
に再生されている。このアナログ信号を比較器33を介
して出力すると、図4(a)と同一のデジタルデータa
-1が出力される。
【0023】このようなパターンのNRZ信号が引き続
き磁気テープ1より再生されると、前回得られた係数C
-1,C0 ,C+1の値を入力し、次に入力される信号に対
し自動等化を行う。即ち、前回データと同一のタイミン
グとなるよう時刻t0〜t5を設定すると、図5(b)に示
すような信号Y-1が得られるので、図3の遅延回路44
は図5(c),(d)に示す信号a-1,e-1を入力し、
図5(e)に示す信号e0 を出力する。そして計算回路
45は図5(f),図6(g)に示す信号を生成し、計
算回路46は図6(h)に示す信号を入力し、図6
(i),(j)に示す信号を出力する。同様に計算回路
47は図6(k)に示す信号を入力し、図6(l),
(m)に示す信号を出力する。
【0024】このように等化特性制御回路20はゼロ・
フォーシング法により夫々の係数C-1,C0 ,C+1を各
周期で演算して更新する。
【0025】このように自動等化装置を用いることによ
り、磁気テープ1に記録された信号を複数のデジタルV
TRで再生するという互換再生を行う際、装置間の周波
数特性の差による信号劣化を減らすことができる。又磁
気ヘッド3の摩耗などの経年変化による信号劣化も減ら
すこともできる。さらに、磁気記録を用いた場合には、
信号の低域周波数成分が再生されないため、量子化帰還
回路を併用することが有効である。
【0026】図7は等化特性制御回路20内のリミッタ
22〜24のレベル制限の特性を示す説明図である。係
数C-1,C0 ,C+1の最適値をVTRの機器毎に調べ、
その平均値を初期値として設定し、更に係数の変化範囲
を予め設定しておく。この初期値を図7において黒丸で
示す。VTRの互換再生、径時変化などにより、再生信
号の周波数特性が、平均周波数特性から外れたときは、
係数計算回路21が、各係数の値を図7の黒丸の示す値
から最適な値に更新する。このとき、リミッタ22〜2
4は、量子化帰還回路30への入力信号の振幅が特定値
以下にならないように係数Cの変化範囲(図6の斜線
部)を限定している。このように量子化帰還回路30の
入力信号の振幅が小さくならないように係数の範囲を制
限することにより、自動等化フィルタ10及び量子化帰
還回路30が、ともに誤動作状態に入ることを防ぐこと
ができる。
【0027】尚、本実施例で説明したように、VTRで
各磁気テープ1の信号を再生する場合には、互換再生又
は径時変化などによる、平均周波数特性からのずれは大
きくない。従って、係数C-1,C0 ,C+1を制限する際
に、弊害が発生しない様な範囲を設定することは容易で
ある。一方、無線通信路を伝送されてきたデジタル信号
等の等化に対しては、係数の変化範囲を制限すること
は、引き込み速度が遅くなるなどの弊害が発生する可能
性はある。しかし、引き込み速度の少しの犠牲と引き換
えに、致命的な誤動作状態を避けることができるため、
本発明の自動化装置はいかなる伝送経路、又は記録再生
過程を経た信号に対しても有用である。
【0028】又、本実施例においては、等化後の信号と
して量子化帰還まで施された信号を用いた。しかし、等
化後の信号として、量子化帰還を施す前の信号を用いた
場合、すなわち自動等化フィルタ10の出力を用いた場
合でも、同様の誤動作状態に陥るが、これに対しても有
効に動作する。更に本実施例においては、自動等化フィ
ルタ10の係数はゼロ・フォーシング法により計算され
るものとしたが、係数の計算を最小誤差法により行った
場合でも有効に動作する。従って、本発明は等化特性制
御回路20における係数計算のアルゴリズムには拘らな
い。更に本実施例においては、自動等化フィルタ10を
3タップのFIRフィルタにより構成したが、タップ数
は任意に設定できる。又特性を固定した等化器を併用す
ることで、ハードウェアを簡単にすることも可能であ
る。
【0029】更に本実施例においては、入力信号の低域
周波数成分を補償するために、量子化帰還と共に積分回
路を用いた。磁気記録においてはこのように積分回路を
用いることが一般的ではあるが、通信路を伝送されてき
た信号については通信路の特性によっては必ずしも必要
ではない。又本実施例の説明からも積分回路が本発明の
目的及び効果に直接関係のないことは明らかである。
【0030】
【発明の効果】以上のように本発明によれば、量子化帰
還回路に入力される信号のレベルが、所定の値以下に下
がらないように、自動等化装置の等化特性の変化範囲を
制限することにより、自動等化装置の誤動作を防止でき
る。即ち伝送経路又は信号記録再生装置の出力信号から
デジタル信号を安定して再生することができる。
【図面の簡単な説明】
【図1】本発明の一実施例における自動等化装置の全体
構成を示すブロック図である。
【図2】本実施例の自動等化装置に用いられる自動等化
フィルタ及び等化特性制御回路の構成を示すブロックで
ある。
【図3】本実施例の等化特性制御回路における係数計算
回路の構成例を示すブロックである。
【図4】本実施例の自動等化フィルタ及び等化特性制御
回路の動作を示す信号説明図(その1)である。
【図5】本実施例の自動等化フィルタ及び等化特性制御
回路の動作を示す信号説明図(その2)である。
【図6】本実施例の自動等化フィルタ及び等化特性制御
回路の動作を示す信号説明図(その3)である。
【図7】本実施例の等化特性制御回路におけるリミッタ
の特性を示す説明図である。
【図8】従来における自動等化装置の構成例を示すブロ
ック図である。
【図9】従来の自動等化装置の周波数特性図である。
【図10】自動等化装置の誤動作例を示す信号波形図で
ある。
【符号の説明】
1 磁気テープ 2 磁気記録再生装置 3 磁気ヘッド 10 自動等化フィルタ 12,13,44,48,49 遅延回路 14〜16 可変利得増幅回路 17,32 加算器 20 等化特性制御回路 21 係数計算回路 22〜24 リミッタ 30 量子化帰還回路 31 HPF 33 比較器 34 LPF 45〜47 計算回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H04L 27/01

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 信号伝送経路又は信号記録再生装置から
    出力される波形劣化の加わったデジタル信号を入力信号
    とし、その入力信号の周波数特性を補正し、元信号を得
    るための自動等化を行う自動等化装置であって、 入力信号のクロック周期をTとすると、入力信号を1
    T,2T・・・nT(nは整数)遅延した信号を出力す
    るn個の遅延回路、入力信号と前記n個の遅延回路の出
    力を夫々増幅するn+1個の可変利得増幅回路、前記n
    +1個の可変利得増幅回路の出力を夫々加算する加算器
    を有する自動等化フィルタと、 信号を基準レベル信号で弁別して二値の量子化信号を出
    力する比較器、前記比較器の量子化信号の直流成分を出
    力する低域フィルタ、前記低域フィルタの出力と前記自
    動等化フィルタの出力を加算して得られる等化信号を前
    記比較器に与える加算器を有し、量子化信号を生成する
    量子化帰還回路と、 前記量子化帰還回路の生成する等化信号と量子化信号と
    を夫々入力し、前記n+1個の可変利得増幅回路の利得
    を制御する係数C1 ,C2 ・・・Cn+1 を夫々演算する
    係数計算回路、前記可変利得増幅回路の出力する係数C
    1 ,C2・・・Cn+1 の変化範囲を前記量子化帰還回路
    の入力信号の振幅を所定値以下とならないように設定す
    るn+1個のリミッタを有する等化特性制御回路と、を
    具備することを特徴とする自動等化装置。
  2. 【請求項2】 前記等化特性制御回路の係数計算回路
    は、 前記量子化帰還回路の生成する等化信号と量子化信号の
    差分値を演算し、その値を誤差信号として出力する減算
    器と、 前記量子化帰還回路の生成する量子化信号を時間Tずつ
    順次遅延し、前記減算器の遅延出力を入力して、自動等
    化におけるゼロ・フォーシング法を用いて係数C1 ,C
    2 ・・・Cn+1 の値を適応的に計算する複数の計算回路
    と、を有するものであることを特徴とする請求項1記載
    の自動等化装置。
JP4341532A 1992-10-27 1992-11-27 自動等化装置 Pending JPH06169232A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP4341532A JPH06169232A (ja) 1992-11-27 1992-11-27 自動等化装置
US08/141,729 US5483552A (en) 1992-10-27 1993-10-27 Adaptive equalizing apparatus for controlling the input signal level of quantized feedback

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4341532A JPH06169232A (ja) 1992-11-27 1992-11-27 自動等化装置

Publications (1)

Publication Number Publication Date
JPH06169232A true JPH06169232A (ja) 1994-06-14

Family

ID=18346801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4341532A Pending JPH06169232A (ja) 1992-10-27 1992-11-27 自動等化装置

Country Status (1)

Country Link
JP (1) JPH06169232A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124669A (ja) * 2006-11-09 2008-05-29 Sony Corp データ受信装置
US8355428B2 (en) 2006-11-09 2013-01-15 Sony Corporation Data receiving device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124669A (ja) * 2006-11-09 2008-05-29 Sony Corp データ受信装置
US8355428B2 (en) 2006-11-09 2013-01-15 Sony Corporation Data receiving device

Similar Documents

Publication Publication Date Title
US5483552A (en) Adaptive equalizing apparatus for controlling the input signal level of quantized feedback
US5450253A (en) Adaptive equalizer for magnetic reproducing apparatus
EP0887796A2 (en) Synchronous/asynchronous data detection apparatus for use in a magnetic recording/playback system
KR100654268B1 (ko) 데이터 재생 장치
JP4251137B2 (ja) 信号処理装置及び方法、並びにデジタルデータ再生装置
KR0152023B1 (ko) 재생신호 등화방법 및 그 장치
US6845134B2 (en) Arrangement for receiving a digital signal from a transmission medium
JPH06169232A (ja) 自動等化装置
JP3104333B2 (ja) 磁気再生装置
JP2822264B2 (ja) 自動利得制御回路
JP3013536B2 (ja) 磁気再生装置
US5663844A (en) Signal reproducing apparatus having waveform equalizing function
EP0445780B1 (en) Image signal recording and reproducing system
JP3238542B2 (ja) 自動等化器
JPH05128729A (ja) 磁気再生装置
JPH05101306A (ja) 磁気再生装置
JPH06140875A (ja) 自動等化装置
KR100210128B1 (ko) 탭 수와 업데이트 타임 조절 가능한 디지털 브이시알 적응형 등화기
KR0185908B1 (ko) 재생신호 보정방법 및 그 장치
KR100220679B1 (ko) 디지탈 브이. 씨. 알의 등화기
KR0178715B1 (ko) 예측등화장치
US6222694B1 (en) Reproduction apparatus having reduced decoding error rate
JP2956858B2 (ja) 磁気再生装置
JP2917191B2 (ja) ディジタル信号再生装置
KR0144817B1 (ko) 디지탈 재생신호 검출장치 및 그 방법