JPH06169254A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】 電圧制御発振器３の入力に混入する外来雑音
を抑圧し、スペクトル純度の高いＰＬＬ回路を提供す
る。 【構成】 位相比較器１は基準信号と比較信号の位相差
より、これに応じた電圧を出力してループフィルタ２に
入力し、電圧制御発振器３はループフィルタ２の出力に
応じて出力し、分周器４は電圧制御発振器３の出力を分
周し、位相比較器１の比較信号として出力するＰＬＬ回
路において、ループフィルタ２は、位相比較器１の出力
を入力回路２Ａに入力し、入力回路２Ａの出力を演算増
幅器２Ｃの反転入力とし、演算増幅器２Ｃの出力を減衰
器２Ｄに入力し、演算増幅器２Ｅは入力回路２Ａの出力
を反転入力とし、減衰器２Ｄの出力を非反転入力とし、
帰還回路２Ｂは演算増幅器２Ｅの出力を入力し、入力回
路２Ａの出力と接続する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明はＰＬＬ回路についての
ものであり、特に電圧制御発振器の入力に混入する外来
雑音によるスペクトル劣化を抑制するＰＬＬ回路につい
てのものである。

【０００２】

【従来の技術】従来技術によるＰＬＬ回路の構成を図２
に示す。図２の１は位相比較器、３は電圧制御発振器、
４は分周器、５はループフィルタである。図２で、ルー
プフィルタ５は、入力回路５Ａ、演算増幅器５Ｅ、帰還
回路５Ｂからなり、低域通過フィルタを構成している。
図２で、電圧制御発振器３の出力は２分配され、一方は
分周器４の入力に接続される。位相比較器１は外部から
基準信号入力端子１Ａに入力される信号と、比較信号入
力端子１Ｂに入力される分周器４の出力信号の位相差を
検出し、位相差に応じた電圧を出力する。この位相検出
器１の出力はループフィルタ５の入力に接続される。ル
ープフィルタ５は、ＰＬＬ回路のループ特性を決定づけ
るとともに、位相比較器１の出力信号に含まれる高い周
波数成分を除去し、電圧制御発振器３にしゅつりょくす
る。

【０００３】

【発明が解決しようとする課題】図２に示すループフィ
ルタ５を用いたＰＬＬ回路では、ループの帯域を広げる
場合、ループフィルタを構成する演算増幅器には、利得
帯域幅積の大きなものを用いる必要があった。しかし、
利得帯域幅積の大きな演算増幅器は、一般に直流利得が
低いため、電圧制御発振器３の入力に混入する外来雑音
を充分抑圧できないという問題がある。この発明は、電
圧制御発振器３の入力に混入する外来雑音を抑圧し、ス
ペクトル純度の高いＰＬＬ回路を実現することを目的と
する。

【０００４】

【課題を解決するための手段】この目的を達成するた
め、この発明では、基準信号入力端子１Ａに入力する信
号と比較信号入力端子１Ｂに入力する信号の位相差を検
出し、位相差に応じた電圧を出力する位相比較器１と、
位相比較器１からの出力信号を入力するループフィルタ
２と、ループフィルタ２からの出力電圧に応じた周波数
を持つ信号を出力する電圧制御発振器３と、電圧制御発
振器３からの出力信号を分周し、分周後の信号を位相比
較器１の比較信号入力端子に出力する分周器４とを有す
るＰＬＬ回路において、ループフィルタ２は、位相比較
器１の出力を入力とする入力回路２Ａと、入力回路２Ａ
の出力を反転入力端子に入力する演算増幅器２Ｃと、算
増幅器２Ｃの出力を入力とする減衰器２Ｄと、入力回路
２Ａの出力を反転入力端子の入力とし、減衰器２Ｄの出
力を非反転入力端子の入力とする演算増幅器２Ｅと、演
算増幅器２Ｅの出力と入力とし、入力回路２Ａの出力と
接続する帰還回路２Ｂとを備える。

【０００５】

【作用】次に、この発明によるＰＬＬ回路の構成を図１
に示す。図１の２はループフィルタであり、他は図２と
同じである。ループフィルタ２は、入力回路２Ａと、入
力回路２Ａの出力を反転入力端子に入力する演算増幅器
２Ｃと、演算増幅器２Ｃの出力を入力とする減衰器２Ｄ
と、減衰器２Ｄの出力を非反転入力端子の入力とし、入
力回路２Ａの出力を反転入力端子の入力とする演算増幅
器２Ｅと、演算増幅器の出力を入力回路２Ａの出力に帰
還する帰還回路２Ｂとを備える。

【０００６】ループフィルタ２で、入力回路２Ａと演算
増幅器２Ｅと帰還回路２Ｂは、図２のループフィルタ５
の入力回路５Ａと演算増幅器５Ｅと帰還回路５Ｂと同じ
である。この発明では、図２に示す回路における演算増
幅器５Ｅに代わり、演算増幅器２Ｃと、減衰器２Ｄと、
演算増幅器２Ｅとを組み合わせたものを用い、ＰＬＬ回
路を構成している。

【０００７】演算増幅器２Ｃと演算増幅器２Ｅとを組み
合わせることにより、利得帯域幅積が大きく、同時に直
流利得の大きな増幅器の特性を得て、電圧制御発振器３
の入力に混入する外来雑音を大きく抑圧する。

【０００８】

【実施例】次に、この発明による場合と従来技術による
場合における、電圧制御発振器の入力に外来雑音が混入
した時のＰＬＬ回路の出力位相の変動量の比較結果を図
３に示す。ここで、ＰＬＬのループ帯域を 400ｋＨｚと
し、入力回路２Ａは 150Ωの抵抗器を使用する。帰還回
路２Ｂは 1.1ｋΩの抵抗器と1000ｐＦのコンデンサを直
列接続し、演算増幅器２Ｃの開ループ時の直流利得は 1
20ｄＢ、演算増幅器２Ｃの利得帯域幅積は７ＭＨｚ、演
算増幅器２Ｅの開ループ時の直流利得は75ｄＢ、演算増
幅器２Ｅの利得帯域幅積は50ＭＨｚとする。

【０００９】また、演算増幅器５Ｅの開ループ時の直流
利得は75ｄＢ、演算増幅器５Ｅの利得帯域幅積は50ＭＨ
ｚ、減衰器２Ｄの減衰量は60ｄＢ、分周器４の分周比は
1/64という回路定数を用いている。図３において、ａは
この発明による場合の結果、ｂは従来技術による場合の
結果を示しており、この発明によれば、従来より最大で
60ｄＢ改善されている。

【００１０】

【発明の効果】この発明によれば、２つの演算増幅器と
減衰器を組み合わせたものをループフィルタに用いるこ
とにより、電圧制御発振器の入力に混入する外来雑音を
抑圧し、スペクトル純度の高いＰＬＬ回路を実現するこ
とができる。

【図面の簡単な説明】

【図１】この発明によるＰＬＬ回路の実施例の構成図で
ある。

【図２】従来技術によるＰＬＬ回路の構成図である。

【図３】この発明による場合と従来技術による場合にお
ける、電圧制御発振器の入力に外来雑音が混入した時の
ＰＬＬ回路の出力位相の変動量の比較結果である。

【符号の説明】

１ 位相比較器 ２ ループフィルタ ３ 電圧制御発振器 ４ 分周器 ５ ループフィルタ ２Ａ 入力回路 ２Ｂ 帰還回路 ２Ｃ 演算増幅器 ２Ｄ 減衰器 ２Ｅ 演算増幅器

Claims (1)

【特許請求の範囲】
1. 【請求項１】 基準信号入力端子(1A)に入力する信号と
   比較信号入力端子(1B)に入力する信号の位相差を検出
   し、位相差を電圧量に変換する位相比較器(1) と、位相
   比較器(1) の出力信号を入力するループフィルタ(2)
   と、ループフィルタ(2) の出力電圧に応じた周波数を持
   つ信号を出力する電圧制御発振器(3) と、電圧制御発振
   器(3) の出力信号を分周し、分周後の信号を位相比較器
   (1) の比較信号入力端子に出力する分周器(4) とを備え
   るＰＬＬ回路において、 ループフィルタ(2) は、位相比較器(1) の出力を入力と
   する入力回路(2A)と、 入力回路(2A)の出力を反転入力端子に入力する第１の演
   算増幅器(2C)と、 第１の演算増幅器(2C)の出力を入力とする減衰器(2D)
   と、 入力回路(2A)の出力を反転入力端子の入力とし、減衰器
   (2D)の出力を非反転入力端子の入力とする第２の演算増
   幅器(2E)と、 第２の演算増幅器(2E)の出力と入力とし、入力回路(2A)
   の出力と接続する帰還回路(2B)とを備えることを特徴と
   するＰＬＬ回路。