JPH06175103A - アクティブマトリクス表示装置 - Google Patents
アクティブマトリクス表示装置Info
- Publication number
- JPH06175103A JPH06175103A JP33071892A JP33071892A JPH06175103A JP H06175103 A JPH06175103 A JP H06175103A JP 33071892 A JP33071892 A JP 33071892A JP 33071892 A JP33071892 A JP 33071892A JP H06175103 A JPH06175103 A JP H06175103A
- Authority
- JP
- Japan
- Prior art keywords
- driving element
- gate line
- line driving
- signal
- active matrix
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 駆動用素子の実装方式に拘らず、映像信号
が”Ｈ”→”Ｌ”に立ち下がるタイミングで走査信号が
受ける瞬時電圧降下の悪影響を駆動素子が受けることが
なく、表示品位および信頼性を格段に向上できるアクテ
ィブマトリクス表示装置を実現する。 【構成】 ゲートライン駆動用素子５とゲートライン７
の間に遮断用薄膜トランジスタ９を設ける。ソースライ
ン８に与えられる映像信号１１の”Ｈ”→”Ｌ”への立
ち下がりに同期して、遮断用薄膜トランジスタ９をＯＦ
Ｆしてゲートライン駆動用素子５とゲートライン７の間
を一時的に電気的に開放し、これにより走査信号に発生
する瞬時電圧降下の悪影響をゲートライン駆動用素子５
が受けないようにする。
が”Ｈ”→”Ｌ”に立ち下がるタイミングで走査信号が
受ける瞬時電圧降下の悪影響を駆動素子が受けることが
なく、表示品位および信頼性を格段に向上できるアクテ
ィブマトリクス表示装置を実現する。 【構成】 ゲートライン駆動用素子５とゲートライン７
の間に遮断用薄膜トランジスタ９を設ける。ソースライ
ン８に与えられる映像信号１１の”Ｈ”→”Ｌ”への立
ち下がりに同期して、遮断用薄膜トランジスタ９をＯＦ
Ｆしてゲートライン駆動用素子５とゲートライン７の間
を一時的に電気的に開放し、これにより走査信号に発生
する瞬時電圧降下の悪影響をゲートライン駆動用素子５
が受けないようにする。
Description
【０００１】
【産業上の利用分野】本発明は、例えば液晶を表示媒体
として用い、走査線駆動用素子および信号線駆動用素子
を基板表示部周辺に接続、あるいは内蔵したアクティブ
マトリクス表示装置に関し、特にこれらの駆動用素子を
直接、表示基板パターン上に実装したＣＯＧ（Ｃｈｉｐ
Ｏｎ Ｇｌａｓｓ）方式の表示装置に適したアクティ
ブマトリクス表示装置に関する。
として用い、走査線駆動用素子および信号線駆動用素子
を基板表示部周辺に接続、あるいは内蔵したアクティブ
マトリクス表示装置に関し、特にこれらの駆動用素子を
直接、表示基板パターン上に実装したＣＯＧ（Ｃｈｉｐ
Ｏｎ Ｇｌａｓｓ）方式の表示装置に適したアクティ
ブマトリクス表示装置に関する。
【０００２】
【従来の技術】図５はアクティブマトリクス表示装置を
構成するアクティブマトリクス表示基板の一従来例を示
す。ガラス基板からなり、左右方向に長い長方形の透明
絶縁性基板２上には、走査線である複数本のゲートライ
ン７、７…と信号線である複数本のソースライン８、８
…とが互いに直交して配線されている。すなわち、ゲー
トライン７、７…は横方向に配線され、ソースライン
８、８…は縦方向に配線されている。
構成するアクティブマトリクス表示基板の一従来例を示
す。ガラス基板からなり、左右方向に長い長方形の透明
絶縁性基板２上には、走査線である複数本のゲートライ
ン７、７…と信号線である複数本のソースライン８、８
…とが互いに直交して配線されている。すなわち、ゲー
トライン７、７…は横方向に配線され、ソースライン
８、８…は縦方向に配線されている。
【０００３】ゲートライン７とソースライン８で囲まれ
る各領域には絵素３がマトリクス状に設けられている。
また、ゲートライン７とソースライン８の交差部には、
スイッチング素子として機能する薄膜トランジスタ（Ｔ
ＦＴ）４がそれぞれ配設されている。
る各領域には絵素３がマトリクス状に設けられている。
また、ゲートライン７とソースライン８の交差部には、
スイッチング素子として機能する薄膜トランジスタ（Ｔ
ＦＴ）４がそれぞれ配設されている。
【０００４】加えて、透明絶縁性基板２の長手方向（横
方向）一端部には、ゲートライン駆動用素子（ＩＣドラ
イバー）５が幅方向（縦方向）に配設されており、ゲー
トライン駆動用素子５には各ゲートライン７、７…の一
端部がそれぞれ接続されている。また、透明絶縁性基板
２の幅方向一端部には、ソースライン駆動用素子６が長
手方向に配設されており、ソースライン駆動用素子６に
は各ソースライン８、８…の一端部がそれぞれ接続され
ている。なお、ゲートライン駆動用素子５には複数本の
入力端子ライン１０が接続されている。
方向）一端部には、ゲートライン駆動用素子（ＩＣドラ
イバー）５が幅方向（縦方向）に配設されており、ゲー
トライン駆動用素子５には各ゲートライン７、７…の一
端部がそれぞれ接続されている。また、透明絶縁性基板
２の幅方向一端部には、ソースライン駆動用素子６が長
手方向に配設されており、ソースライン駆動用素子６に
は各ソースライン８、８…の一端部がそれぞれ接続され
ている。なお、ゲートライン駆動用素子５には複数本の
入力端子ライン１０が接続されている。
【０００５】駆動用素子５、６は、ゲートライン７を縦
方向に順次走査し、ソースライン８に映像信号を印加し
て１行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
方向に順次走査し、ソースライン８に映像信号を印加し
て１行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
【０００６】なお、透明絶縁性基板２のゲートライン駆
動用素子５およびソースライン駆動用素子６が配設され
た部分を除く部分が表示部１になっている。
動用素子５およびソースライン駆動用素子６が配設され
た部分を除く部分が表示部１になっている。
【０００７】
【発明が解決しようとする課題】しかし、上記従来のア
クティブマトリクス表示装置は、透明絶縁性基板２上に
複数のゲートライン７と複数のソースライン８を直交し
て配線する構造をとるため、ゲートライン７に与えられ
る走査信号１２（図６（ｂ）参照）と、ソースライン８
に与えられる映像信号１１（図６（ａ）参照）がそのカ
ップリング的ノイズとして互いに干渉したり、影響を及
ぼし合うため、場合によっては、その駆動用素子５、６
にまで悪影響を与えるという欠点があった。
クティブマトリクス表示装置は、透明絶縁性基板２上に
複数のゲートライン７と複数のソースライン８を直交し
て配線する構造をとるため、ゲートライン７に与えられ
る走査信号１２（図６（ｂ）参照）と、ソースライン８
に与えられる映像信号１１（図６（ａ）参照）がそのカ
ップリング的ノイズとして互いに干渉したり、影響を及
ぼし合うため、場合によっては、その駆動用素子５、６
にまで悪影響を与えるという欠点があった。
【０００８】ここで、液晶表示装置の場合は、ソースラ
イン８に印加される影像信号１１は、液晶劣化防止、高
コントラスト化およびフリッカ低減のため、周波数が数
１０ＫＨz、振幅が最大６〜１０Ｖppの矩形波で交流駆
動されるのが一般的である。また、ゲートライン７に印
加される走査信号１２についても、各絵素３の薄膜トラ
ンジスタ４を短時間内で十分にＯＮ、ＯＦＦさせる必要
があるため、ＯＮ電圧とＯＦＦ電圧の差を、一般的には
１５〜３０Ｖ程度に設定している。
イン８に印加される影像信号１１は、液晶劣化防止、高
コントラスト化およびフリッカ低減のため、周波数が数
１０ＫＨz、振幅が最大６〜１０Ｖppの矩形波で交流駆
動されるのが一般的である。また、ゲートライン７に印
加される走査信号１２についても、各絵素３の薄膜トラ
ンジスタ４を短時間内で十分にＯＮ、ＯＦＦさせる必要
があるため、ＯＮ電圧とＯＦＦ電圧の差を、一般的には
１５〜３０Ｖ程度に設定している。
【０００９】このような液晶表示装置において、走査信
号１２と映像信号１１の相互影響の中で最も問題となる
のは、映像信号１１が”Ｈ”（＝ハイレベル）→”Ｌ”
（＝ローレベル）に立ち下るタイミングで走査信号１２
が受ける瞬時電圧降下１５（図６（ｂ）参照）であり、
その値は１〜３Ｖ程度となる。
号１２と映像信号１１の相互影響の中で最も問題となる
のは、映像信号１１が”Ｈ”（＝ハイレベル）→”Ｌ”
（＝ローレベル）に立ち下るタイミングで走査信号１２
が受ける瞬時電圧降下１５（図６（ｂ）参照）であり、
その値は１〜３Ｖ程度となる。
【００１０】そして、この瞬時電圧降下１５はゲートラ
イン７を通じてゲートライン駆動用素子５にまで伝達さ
れるため、ゲートライン駆動用素子５の出力信号のみな
らず、図６（ｃ）に示すようにゲートライン駆動用素子
５内の各種信号１４にまで瞬時電圧降下１５をもたら
す。このような瞬時電圧変動が発生すると、ゲートライ
ン駆動用素子５の誤動作を引き起こしたり、耐圧オーバ
ーによる素子破壊の原因になる。
イン７を通じてゲートライン駆動用素子５にまで伝達さ
れるため、ゲートライン駆動用素子５の出力信号のみな
らず、図６（ｃ）に示すようにゲートライン駆動用素子
５内の各種信号１４にまで瞬時電圧降下１５をもたら
す。このような瞬時電圧変動が発生すると、ゲートライ
ン駆動用素子５の誤動作を引き起こしたり、耐圧オーバ
ーによる素子破壊の原因になる。
【００１１】特に、微小ピッチ接続、低コストおよび高
信頼性接続を実現するため、ゲートライン駆動用素子５
およびソースライン駆動用素子６を直接透明絶縁性基板
２、すなわち表示基板に実装するＣＯＧ方式の表示装置
においては、ゲートライン駆動用素子５の入力端子ライ
ン１０にも接続抵抗と、表示基板パターン配線抵抗等と
をプラスした抵抗が加わることになるため、瞬時電圧降
下１５は更に大きく２〜６Ｖ程度にまで及び、深刻な問
題となる。
信頼性接続を実現するため、ゲートライン駆動用素子５
およびソースライン駆動用素子６を直接透明絶縁性基板
２、すなわち表示基板に実装するＣＯＧ方式の表示装置
においては、ゲートライン駆動用素子５の入力端子ライ
ン１０にも接続抵抗と、表示基板パターン配線抵抗等と
をプラスした抵抗が加わることになるため、瞬時電圧降
下１５は更に大きく２〜６Ｖ程度にまで及び、深刻な問
題となる。
【００１２】以上の理由により、従来のアクティブマト
リクス表示装置においては、表示品位および信頼性の向
上を図る上で限界があり、特にＣＯＧ接続方式のアクテ
ィブマトリクス表示装置においては大きな問題になって
いた。
リクス表示装置においては、表示品位および信頼性の向
上を図る上で限界があり、特にＣＯＧ接続方式のアクテ
ィブマトリクス表示装置においては大きな問題になって
いた。
【００１３】本発明はこのような従来技術の問題点を解
決するものであり、駆動用素子の実装方式に拘らず、映
像信号が”Ｈ”→”Ｌ”に立ち下がるタイミングで走査
信号が受ける瞬時電圧降下の悪影響を駆動素子が受ける
ことがなく、表示品位および信頼性を格段に向上できる
アクティブマトリクス表示装置を提供することを目的と
する。
決するものであり、駆動用素子の実装方式に拘らず、映
像信号が”Ｈ”→”Ｌ”に立ち下がるタイミングで走査
信号が受ける瞬時電圧降下の悪影響を駆動素子が受ける
ことがなく、表示品位および信頼性を格段に向上できる
アクティブマトリクス表示装置を提供することを目的と
する。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス表示装置は、基板上に、複数の走査線と複数の信
号線が交差して形成され、各交差部に第１スイッチング
素子が形成されると共に、該走査線を駆動する走査線駆
動用素子および該信号線を駆動する信号線駆動用素子が
形成されたアクティブマトリクス表示装置において、該
複数の走査線個々と該走査線駆動用素子との間に第２ス
イッチング素子をそれぞれ設け、該信号線に与えられる
映像信号の立ち下がりに同期して該第２スイッチング素
子を一時的にスイッチ開状態に設定するようにしてお
り、そのことにより上記目的が達成される。
リクス表示装置は、基板上に、複数の走査線と複数の信
号線が交差して形成され、各交差部に第１スイッチング
素子が形成されると共に、該走査線を駆動する走査線駆
動用素子および該信号線を駆動する信号線駆動用素子が
形成されたアクティブマトリクス表示装置において、該
複数の走査線個々と該走査線駆動用素子との間に第２ス
イッチング素子をそれぞれ設け、該信号線に与えられる
映像信号の立ち下がりに同期して該第２スイッチング素
子を一時的にスイッチ開状態に設定するようにしてお
り、そのことにより上記目的が達成される。
【００１５】好ましくは、走査信号切換用の第３スイッ
チング素子および外部電源に接続された外部電源入力端
子を有し、前記第２スイッチング素子がスイッチ開状態
になっている場合に、前記第１スイッチング素子が十分
にＯＦＦするように、該第３スイッチング素子の入力端
子に電源切換用制御信号を与える一方、該外部電源入力
端子を介して該第１スイッチング素子にＯＦＦ用電圧を
与える。
チング素子および外部電源に接続された外部電源入力端
子を有し、前記第２スイッチング素子がスイッチ開状態
になっている場合に、前記第１スイッチング素子が十分
にＯＦＦするように、該第３スイッチング素子の入力端
子に電源切換用制御信号を与える一方、該外部電源入力
端子を介して該第１スイッチング素子にＯＦＦ用電圧を
与える。
【００１６】
【作用】上記のように複数の走査線個々と該走査線駆動
用素子との間に第２スイッチング素子をそれぞれ設け、
該信号線に与えられる映像信号の立ち下がりに同期して
この第２スイッチング素子を一時的にスイッチ開状態に
設定すると、走査線と走査線駆動用素子との間が一時的
に電気的に切り離されるので、映像信号の”Ｈ”→”
Ｌ”への立ち下がりによる瞬時電圧降下が走査線駆動用
素子に伝達されることがない。
用素子との間に第２スイッチング素子をそれぞれ設け、
該信号線に与えられる映像信号の立ち下がりに同期して
この第２スイッチング素子を一時的にスイッチ開状態に
設定すると、走査線と走査線駆動用素子との間が一時的
に電気的に切り離されるので、映像信号の”Ｈ”→”
Ｌ”への立ち下がりによる瞬時電圧降下が走査線駆動用
素子に伝達されることがない。
【００１７】この結果、走査線駆動用素子内の各種信号
は安定状態を維持できる。従って、走査線駆動用素子の
誤動作、耐圧オーバーによる素子破壊を防止できる。
は安定状態を維持できる。従って、走査線駆動用素子の
誤動作、耐圧オーバーによる素子破壊を防止できる。
【００１８】また、瞬時電圧降下に起因する瞬時電圧変
動がなくなるので、走査線駆動用素子の耐圧範囲内で第
１スイッチング素子のＯＮ／ＯＦＦ電圧差を大きくと
れ、表示品位を向上できる。
動がなくなるので、走査線駆動用素子の耐圧範囲内で第
１スイッチング素子のＯＮ／ＯＦＦ電圧差を大きくと
れ、表示品位を向上できる。
【００１９】また、走査線と走査線駆動用素子が切り離
されている間、走査線の電位が不安定になり、第１スイ
ッチング素子が十分にＯＦＦされないおそれがあるが、
上記のように第３スイッチング素子の入力端子に電源切
換用制御信号を与える一方、外部電源入力端子を介して
第１スイッチング素子にＯＦＦ用電圧を与える構成によ
れば、第１スイッチング素子を十分にＯＦＦできるの
で、かかる問題を容易に解消できる。
されている間、走査線の電位が不安定になり、第１スイ
ッチング素子が十分にＯＦＦされないおそれがあるが、
上記のように第３スイッチング素子の入力端子に電源切
換用制御信号を与える一方、外部電源入力端子を介して
第１スイッチング素子にＯＦＦ用電圧を与える構成によ
れば、第１スイッチング素子を十分にＯＦＦできるの
で、かかる問題を容易に解消できる。
【００２０】
【実施例】以下に本発明の実施例を示す。
【００２１】（実施例１）図１および図２は本発明アク
ティブマトリクス表示装置の実施例１を示す。ガラス基
板からなり、左右方向に長い長方形の透明絶縁性基板２
上には、走査線である複数本のゲートライン７、７…と
信号線である複数本のソースライン８、８…とが互いに
直交して配線されている。すなわち、ゲートライン７、
７…は横方向に配線され、ソースライン８、８…は縦方
向に配線されている。
ティブマトリクス表示装置の実施例１を示す。ガラス基
板からなり、左右方向に長い長方形の透明絶縁性基板２
上には、走査線である複数本のゲートライン７、７…と
信号線である複数本のソースライン８、８…とが互いに
直交して配線されている。すなわち、ゲートライン７、
７…は横方向に配線され、ソースライン８、８…は縦方
向に配線されている。
【００２２】ゲートライン７とソースライン８で囲まれ
る各領域には絵素３がマトリクス状に設けられている。
また、ゲートライン７とソースライン８の交差部には、
スイッチング素子として機能する薄膜トランジスタ４が
それぞれ配設されている。
る各領域には絵素３がマトリクス状に設けられている。
また、ゲートライン７とソースライン８の交差部には、
スイッチング素子として機能する薄膜トランジスタ４が
それぞれ配設されている。
【００２３】加えて、透明絶縁性基板２の長手方向一端
部には、ゲートライン駆動用素子５が幅方向に配設され
ており、ゲートライン駆動用素子５には各ゲートライン
７、７…の一端部がそれぞれ接続されている。また、透
明絶縁性基板２の幅方向一端部には、ソースライン駆動
用素子６が長手方向に配設されており、ソースライン駆
動用素子６には各ソースライン８、８…の一端部がそれ
ぞれ接続されている。なお、ゲートライン駆動用素子５
およびソースライン駆動用素子６は、具体的にはＣＯＧ
接続で透明絶縁性基板パターン上に設けられている。ま
た、ゲートライン駆動用素子５には複数本の入力端子ラ
イン１０が接続されている。
部には、ゲートライン駆動用素子５が幅方向に配設され
ており、ゲートライン駆動用素子５には各ゲートライン
７、７…の一端部がそれぞれ接続されている。また、透
明絶縁性基板２の幅方向一端部には、ソースライン駆動
用素子６が長手方向に配設されており、ソースライン駆
動用素子６には各ソースライン８、８…の一端部がそれ
ぞれ接続されている。なお、ゲートライン駆動用素子５
およびソースライン駆動用素子６は、具体的にはＣＯＧ
接続で透明絶縁性基板パターン上に設けられている。ま
た、ゲートライン駆動用素子５には複数本の入力端子ラ
イン１０が接続されている。
【００２４】駆動用素子５、６は、ゲートライン７を縦
方向に順次走査し、ソースライン８に映像信号を印加し
て１行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
方向に順次走査し、ソースライン８に映像信号を印加し
て１行ずつ書き込む方式にてこのアクティブマトリクス
表示装置に表示動作を行わせる。
【００２５】なお、透明絶縁性基板２のゲートライン駆
動用素子５およびソースライン駆動用素子６が配設され
た部分を除く部分が表示部１になっている。
動用素子５およびソースライン駆動用素子６が配設され
た部分を除く部分が表示部１になっている。
【００２６】加えて、ゲートライン駆動用素子５と各ゲ
ートライン７、７…の間には、両者の間を開放、接続す
るスイッチング素子として機能する遮断用薄膜トランジ
スタ９、９…がそれぞれ設けられている。遮断用薄膜ト
ランジスタ９のゲート電極には、透明絶縁性基板２上の
前記入力端子ライン１０から一端側に少し離れた位置に
形成された遮断信号入力端子１６が接続されており、こ
の遮断信号入力端子１６を介して外部の制御回路より遮
断用のコントロール信号１３が入力されるようになって
いる。
ートライン７、７…の間には、両者の間を開放、接続す
るスイッチング素子として機能する遮断用薄膜トランジ
スタ９、９…がそれぞれ設けられている。遮断用薄膜ト
ランジスタ９のゲート電極には、透明絶縁性基板２上の
前記入力端子ライン１０から一端側に少し離れた位置に
形成された遮断信号入力端子１６が接続されており、こ
の遮断信号入力端子１６を介して外部の制御回路より遮
断用のコントロール信号１３が入力されるようになって
いる。
【００２７】図２（ａ）、（ｂ）、（ｃ）は、ソースラ
イン８に供給される映像信号１１、ゲートライン７に与
えられる走査信号１２、遮断用薄膜トランジスタ９の遮
断信号入力端子１６に入力される遮断用のコントロール
信号１３の信号波形をそれぞれ示しており、また、図２
（ｄ）はゲートライン駆動用素子５内の各種信号の信号
波形を示す。
イン８に供給される映像信号１１、ゲートライン７に与
えられる走査信号１２、遮断用薄膜トランジスタ９の遮
断信号入力端子１６に入力される遮断用のコントロール
信号１３の信号波形をそれぞれ示しており、また、図２
（ｄ）はゲートライン駆動用素子５内の各種信号の信号
波形を示す。
【００２８】ここで、上記の遮断用薄膜トランジスタ９
は、ソースライン８に供給される映像信号１１の”Ｈ”
→”Ｌ”への立ち下がりに起因する瞬時電圧降下１５の
悪影響がゲートライン駆動用素子５に及ぶのを防止する
ために設けられる。以下にその詳細を図２に従って説明
する。
は、ソースライン８に供給される映像信号１１の”Ｈ”
→”Ｌ”への立ち下がりに起因する瞬時電圧降下１５の
悪影響がゲートライン駆動用素子５に及ぶのを防止する
ために設けられる。以下にその詳細を図２に従って説明
する。
【００２９】図２（ａ）、（ｃ）に示すように、本実施
例１では映像信号１１の”Ｈ”→”Ｌ”への立ち下がり
に同期させて、その瞬間だけ一時的に遮断用薄膜トラン
ジスタ９の遮断信号入力端子１６に図示する波形のコン
トロール信号１３を与える。このコントロール信号１３
が与えられると、その間、遮断用薄膜トランジスタ９が
ＯＦＦし、ゲートライン７とゲートライン駆動用素子５
の間が開放、すなわちゲートライン７とゲートライン駆
動用素子５間が一時的に電気的に切り離された状態にな
る。
例１では映像信号１１の”Ｈ”→”Ｌ”への立ち下がり
に同期させて、その瞬間だけ一時的に遮断用薄膜トラン
ジスタ９の遮断信号入力端子１６に図示する波形のコン
トロール信号１３を与える。このコントロール信号１３
が与えられると、その間、遮断用薄膜トランジスタ９が
ＯＦＦし、ゲートライン７とゲートライン駆動用素子５
の間が開放、すなわちゲートライン７とゲートライン駆
動用素子５間が一時的に電気的に切り離された状態にな
る。
【００３０】ここで、映像信号１１が”Ｈ”→”Ｌ”へ
立ち下がるタイミイグでは、図２（ｂ）に示すように走
査信号１２には、走査信号１２と映像信号１１とのカッ
プリング的ノイズに起因する瞬時電圧降下１５が発生し
ている。
立ち下がるタイミイグでは、図２（ｂ）に示すように走
査信号１２には、走査信号１２と映像信号１１とのカッ
プリング的ノイズに起因する瞬時電圧降下１５が発生し
ている。
【００３１】しかるに、本実施例１では、映像信号１１
の”Ｈ”→”Ｌ”への立ち下がりに同期してゲートライ
ン７とゲートライン駆動用素子５との間が一時的に電気
的に切り離されているので、瞬時電圧降下１５の悪影響
がゲートライン駆動用素子５に及ぶことがない。この結
果、図２（ｄ）に示すように、ゲートライン駆動用素子
５内の各種信号１４は瞬時電圧降下１５の悪影響を受け
ることなく安定した状態、すなわち変動を生じない状態
にある。
の”Ｈ”→”Ｌ”への立ち下がりに同期してゲートライ
ン７とゲートライン駆動用素子５との間が一時的に電気
的に切り離されているので、瞬時電圧降下１５の悪影響
がゲートライン駆動用素子５に及ぶことがない。この結
果、図２（ｄ）に示すように、ゲートライン駆動用素子
５内の各種信号１４は瞬時電圧降下１５の悪影響を受け
ることなく安定した状態、すなわち変動を生じない状態
にある。
【００３２】なお、映像信号１１の立ち下がりタイミン
グ以外の時点では、遮断用薄膜トランジスタ９がＯＮ
し、ゲートライン駆動用素子５とゲートライン７の間は
接続状態にある。
グ以外の時点では、遮断用薄膜トランジスタ９がＯＮ
し、ゲートライン駆動用素子５とゲートライン７の間は
接続状態にある。
【００３３】従って、本実施例１によれば、ゲートライ
ン駆動用素子５が誤動作を生じず、また耐圧オーバーに
よる素子破壊を発生することがない。更には、瞬時電圧
変動がなく、ゲートライン駆動用素子５の耐圧範囲内で
薄膜トランジスタ４のＯＮ／ＯＦＦ電圧差を大きくとれ
るので、表示品位面で余裕ができ、その分表示品位の向
上が容易に図れる。
ン駆動用素子５が誤動作を生じず、また耐圧オーバーに
よる素子破壊を発生することがない。更には、瞬時電圧
変動がなく、ゲートライン駆動用素子５の耐圧範囲内で
薄膜トランジスタ４のＯＮ／ＯＦＦ電圧差を大きくとれ
るので、表示品位面で余裕ができ、その分表示品位の向
上が容易に図れる。
【００３４】加えて、ゲートライン駆動用素子５の入力
端子ライン１０に接続抵抗と表示基板パターン配線抵抗
等とをプラスした抵抗が加わり、瞬時電圧変動が拡大さ
れるＣＯＧ接続のアクティブマトリクス表示装置におい
ては、そのゲートライン駆動用素子５の動作、表示品位
に対する抵抗スペックにも余裕ができるので、ＣＯＧ接
続方式のアクティブマトリクス表示装置が有する本来の
長所である、微小ピッチ、低コスト、高信頼性接続を享
受できる。
端子ライン１０に接続抵抗と表示基板パターン配線抵抗
等とをプラスした抵抗が加わり、瞬時電圧変動が拡大さ
れるＣＯＧ接続のアクティブマトリクス表示装置におい
ては、そのゲートライン駆動用素子５の動作、表示品位
に対する抵抗スペックにも余裕ができるので、ＣＯＧ接
続方式のアクティブマトリクス表示装置が有する本来の
長所である、微小ピッチ、低コスト、高信頼性接続を享
受できる。
【００３５】（実施例２）図３および図４は本発明アク
ティブマトリクス表示装置の実施例２を示す。この実施
例２では、上記の遮断用薄膜トランジスタ９によりゲー
トライン駆動用素子５とゲートライン７との間が開放さ
れている場合に、ゲートライン７の電位が不安定になっ
て薄膜トランジスタ４が十分にＯＦＦしない事態を防止
する構成をとる。以下にその構成を説明する。但し、大
部分の構成は実施例１と同様であるので、対応する部分
は同一の番号を付して説明を省略し、以下異なる部分に
ついてのみ説明する。
ティブマトリクス表示装置の実施例２を示す。この実施
例２では、上記の遮断用薄膜トランジスタ９によりゲー
トライン駆動用素子５とゲートライン７との間が開放さ
れている場合に、ゲートライン７の電位が不安定になっ
て薄膜トランジスタ４が十分にＯＦＦしない事態を防止
する構成をとる。以下にその構成を説明する。但し、大
部分の構成は実施例１と同様であるので、対応する部分
は同一の番号を付して説明を省略し、以下異なる部分に
ついてのみ説明する。
【００３６】透明絶縁性基板２上には、各遮断用薄膜ト
ランジスタ９、９…に隣接してゲートライン信号の切換
用薄膜トランジスタ１７、１７…が設けられている。各
切換用薄膜トランジスタ１７のゲート電極は、透明絶縁
性基板２上の前記遮断信号入力端子１６に隣接する部分
に設けられたコントロール信号入力端子１９に接続され
ており、外部回路よりコントロール信号入力端子１９を
介して電源切り換え用コントロール信号２０（図４
（ｅ）参照）が入力されるようになっている。
ランジスタ９、９…に隣接してゲートライン信号の切換
用薄膜トランジスタ１７、１７…が設けられている。各
切換用薄膜トランジスタ１７のゲート電極は、透明絶縁
性基板２上の前記遮断信号入力端子１６に隣接する部分
に設けられたコントロール信号入力端子１９に接続され
ており、外部回路よりコントロール信号入力端子１９を
介して電源切り換え用コントロール信号２０（図４
（ｅ）参照）が入力されるようになっている。
【００３７】また、各切換用薄膜トランジスタ１７のソ
ース側は薄膜トランジスタ４に接続され、ドレイン側は
外部電源入力端子１８に接続されている。この外部電源
入力端子１８は前記入力端子ライン１０の他端側に少し
離れた位置に形成されており、外部電源より外部電源入
力端子１８を介して電源切り換え用コントロール信号２
０が入力されるようになっている。
ース側は薄膜トランジスタ４に接続され、ドレイン側は
外部電源入力端子１８に接続されている。この外部電源
入力端子１８は前記入力端子ライン１０の他端側に少し
離れた位置に形成されており、外部電源より外部電源入
力端子１８を介して電源切り換え用コントロール信号２
０が入力されるようになっている。
【００３８】上記の構成において、切換用薄膜トランジ
スタ１７のゲート電極には、図４に示すタイミング、す
なわち映像信号１１が”Ｈ”→”Ｌ”に立ち下がり、か
つ遮断用薄膜トランジスタ９に遮断用のコントロール信
号１４が入力される時点で与えられる。そして、この
時、外部電源入力端子１８、切換用薄膜トランジスタ１
７を介して薄膜トランジスタ４にＯＦＦ用電圧が与えら
れる。
スタ１７のゲート電極には、図４に示すタイミング、す
なわち映像信号１１が”Ｈ”→”Ｌ”に立ち下がり、か
つ遮断用薄膜トランジスタ９に遮断用のコントロール信
号１４が入力される時点で与えられる。そして、この
時、外部電源入力端子１８、切換用薄膜トランジスタ１
７を介して薄膜トランジスタ４にＯＦＦ用電圧が与えら
れる。
【００３９】従って、本実施例２によれば、遮断用薄膜
トランジスタ９によりゲートライン駆動用素子５とゲー
トライン７との間が開放されている場合に、薄膜トラン
ジスタ４に十分なＯＦＦ電圧が供給されるので、ゲート
ライン７の電位が不安定になって薄膜トランジスタ４が
十分にＯＦＦしない事態を確実に防止できる。
トランジスタ９によりゲートライン駆動用素子５とゲー
トライン７との間が開放されている場合に、薄膜トラン
ジスタ４に十分なＯＦＦ電圧が供給されるので、ゲート
ライン７の電位が不安定になって薄膜トランジスタ４が
十分にＯＦＦしない事態を確実に防止できる。
【００４０】以上の各実施例では、本発明をＣＯＧ接続
方式のアクティブマトリクス表示装置に適用する場合に
ついて説明したが、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ）駆動素子をＣＯＦ（Ｃｈｉｐ Ｏ
ｎ Ｆｉｌｍ） 実装する場合、或はガラス基板上に駆
動素子を形成する場合においても本発明は適用できる。
方式のアクティブマトリクス表示装置に適用する場合に
ついて説明したが、ＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔ
ｅｄＢｏｎｄｉｎｇ）駆動素子をＣＯＦ（Ｃｈｉｐ Ｏ
ｎ Ｆｉｌｍ） 実装する場合、或はガラス基板上に駆
動素子を形成する場合においても本発明は適用できる。
【００４１】また、本発明で用いる薄膜トランジスタと
しては、アモルファスシリコン、ポリシリコン、Ｔｅ等
を半導体材料として用いた、絶縁ゲート電界効果型トラ
ンジスタが一般的である。
しては、アモルファスシリコン、ポリシリコン、Ｔｅ等
を半導体材料として用いた、絶縁ゲート電界効果型トラ
ンジスタが一般的である。
【００４２】更には、本発明アクティブマトリクス表示
装置は白黒表示の液晶表示装置のみでなく、カラーフィ
ルターを用いたカラー液晶表示装置にも適用できること
はもちろんである。
装置は白黒表示の液晶表示装置のみでなく、カラーフィ
ルターを用いたカラー液晶表示装置にも適用できること
はもちろんである。
【００４３】
【発明の効果】請求項１記載のアクティブマトリクス表
示装置によれば、走査線と走査線駆動用素子との間を映
像信号の”Ｈ”→”Ｌ”への立ち下りに同期させて、そ
の瞬時だけ一時的に開放する構成をとるので、駆動用素
子の実装方式の種類に拘らず、映像信号の振幅による走
査信号の瞬時電圧降下の悪影響を走査線駆動用素子が受
けることがない。
示装置によれば、走査線と走査線駆動用素子との間を映
像信号の”Ｈ”→”Ｌ”への立ち下りに同期させて、そ
の瞬時だけ一時的に開放する構成をとるので、駆動用素
子の実装方式の種類に拘らず、映像信号の振幅による走
査信号の瞬時電圧降下の悪影響を走査線駆動用素子が受
けることがない。
【００４４】この結果、走査線駆動用素子内の各種信号
は安定状態を維持できるので、走査線駆動用素子の誤動
作、耐圧オーバーによる素子破壊を確実に防止できる。
また、瞬時電圧降下に起因する瞬時電圧変動がなくなる
ので、走査線駆動用素子の耐圧範囲内で第１スイッチン
グ素子のＯＮ／ＯＦＦ電圧差を大きくとれる。
は安定状態を維持できるので、走査線駆動用素子の誤動
作、耐圧オーバーによる素子破壊を確実に防止できる。
また、瞬時電圧降下に起因する瞬時電圧変動がなくなる
ので、走査線駆動用素子の耐圧範囲内で第１スイッチン
グ素子のＯＮ／ＯＦＦ電圧差を大きくとれる。
【００４５】従って、高品位、高信頼性のアクティブマ
トリクス表示装置を実現できる効果がある。
トリクス表示装置を実現できる効果がある。
【００４６】また、特に請求項２記載のアクティブマト
リクス表示装置によれば、走査線と走査線駆動用素子と
の間が開放されている時に、走査線の電位が不安定にな
って第１スイッチング素子が十分にＯＦＦしない事態を
確実に防止できるので、信頼性をより一層向上できる効
果がある。
リクス表示装置によれば、走査線と走査線駆動用素子と
の間が開放されている時に、走査線の電位が不安定にな
って第１スイッチング素子が十分にＯＦＦしない事態を
確実に防止できるので、信頼性をより一層向上できる効
果がある。
【図１】本発明アクティブマトリクス表示装置の実施例
１を示す回路図。
１を示す回路図。
【図２】実施例１のアクティブマトリクス表示装置にお
ける各種信号のＯＮ・ＯＦＦタイミングを示すタイミン
グチャート。
ける各種信号のＯＮ・ＯＦＦタイミングを示すタイミン
グチャート。
【図３】本発明アクティブマトリクス表示装置の実施例
２を示す回路図。
２を示す回路図。
【図４】実施例２のアクティブマトリクス表示装置にお
ける各種信号のＯＮ・ＯＦＦタイミングを示すタイミン
グチャート。
ける各種信号のＯＮ・ＯＦＦタイミングを示すタイミン
グチャート。
【図５】従来のアクティブマトリクス表示装置を示す回
路図。
路図。
【図６】従来のアクティブマトリクス表示装置における
各種信号のＯＮ・ＯＦＦタイミングを示すタイミングチ
ャート。
各種信号のＯＮ・ＯＦＦタイミングを示すタイミングチ
ャート。
１ 表示部 ２ 透明絶縁性基板 ３ 絵素 ４ 薄膜トランジスタ ５ ゲートライン駆動用素子 ６ ソースライン駆動用素子 ７ ゲートライン ８ ソースライン ９ 遮断用薄膜トランジスタ １０ ゲートライン駆動用素子の入力端子ライン １１ 映像信号 １２ 走査信号 １３ 遮断用のコントロール信号 １４ ゲートライン駆動用素子内の各種信号 １５ 瞬時電圧降下 １６ 遮断信号入力端子 １７ 切り換え用薄膜トランジスタ １８ 外部電源入力端子 １９ 切り換え信号入力端子 ２０ 切り換え用のコントロール信号
Claims (2)
- 【請求項１】 基板上に、複数の走査線と複数の信号線
が交差して形成され、各交差部に第１スイッチング素子
が形成されると共に、該走査線を駆動する走査線駆動用
素子および該信号線を駆動する信号線駆動用素子が形成
されたアクティブマトリクス表示装置において、 該複数の走査線個々と該走査線駆動用素子との間に第２
スイッチング素子をそれぞれ設け、該信号線に与えられ
る映像信号の立ち下がりに同期して該第２スイッチング
素子を一時的にスイッチ開状態に設定するアクティブマ
トリクス表示装置。 - 【請求項２】 走査信号切換用の第３スイッチング素子
および外部電源に接続された外部電源入力端子を有し、
前記第２スイッチング素子がスイッチ開状態になってい
る場合に、前記第１スイッチング素子が十分にＯＦＦす
るように、該第３スイッチング素子の入力端子に電源切
換用制御信号を与える一方、該外部電源入力端子を介し
て該第１スイッチング素子にＯＦＦ用電圧を与える請求
項１記載のアクティブマトリクス表示装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33071892A JPH06175103A (ja) | 1992-12-10 | 1992-12-10 | アクティブマトリクス表示装置 |
| EP98123224A EP0909975B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and driving method and assembling method therefore |
| DE69330074T DE69330074T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung, ihr Ansteuerverfahren und Verfahren zu ihrer Herstellung |
| DE69332935T DE69332935T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung, ihr Ansteuerungsverfahren und Verfahren zu ihrer Herstellung |
| EP93309942A EP0601869B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and assembling method therefor |
| EP98100270A EP0843196B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and driving method and assembling method therefor |
| DE69326419T DE69326419T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| US08/437,977 US5585815A (en) | 1992-12-10 | 1995-05-10 | Display having a switching element for disconnecting a scanning conductor line from a scanning conductor line drive element in synchronization with a level fall of an input video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33071892A JPH06175103A (ja) | 1992-12-10 | 1992-12-10 | アクティブマトリクス表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06175103A true JPH06175103A (ja) | 1994-06-24 |
Family
ID=18235796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33071892A Withdrawn JPH06175103A (ja) | 1992-12-10 | 1992-12-10 | アクティブマトリクス表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06175103A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052013A1 (en) * | 1998-03-31 | 1999-10-14 | Matsushita Electric Industrial Co., Ltd. | Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same |
| US7218370B2 (en) | 2002-11-11 | 2007-05-15 | Sanyo Electric Co., Ltd. | Display device |
-
1992
- 1992-12-10 JP JP33071892A patent/JPH06175103A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052013A1 (en) * | 1998-03-31 | 1999-10-14 | Matsushita Electric Industrial Co., Ltd. | Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same |
| US6472297B1 (en) | 1998-03-31 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Method of producing TFT array substrate for liquid crystal display device |
| US7218370B2 (en) | 2002-11-11 | 2007-05-15 | Sanyo Electric Co., Ltd. | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11270622B2 (en) | Shift register unit, driving device, display device and driving method | |
| US5151689A (en) | Display device with matrix-arranged pixels having reduced number of vertical signal lines | |
| US7522145B2 (en) | Liquid crystal display apparatus | |
| KR890005293B1 (ko) | 표시장치 및 표시방법 | |
| KR100268818B1 (ko) | 액티브매트릭스액정디스플레이 | |
| JP2708006B2 (ja) | 薄膜集積回路 | |
| JPH05224629A (ja) | アクティブマトリクス表示装置の駆動回路 | |
| US7292237B2 (en) | Liquid crystal display module and scanning circuit board thereof | |
| JPS61126595A (ja) | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| JP3243945B2 (ja) | 表示素子 | |
| US10935859B2 (en) | Active matrix substrate and display device including same | |
| KR100698793B1 (ko) | 표시 패널 | |
| JP3501530B2 (ja) | アクティブマトリックス液晶表示装置とその駆動方法 | |
| KR100212286B1 (ko) | 표시 장치 | |
| JPH06175103A (ja) | アクティブマトリクス表示装置 | |
| KR0182050B1 (ko) | 액정 표시 장치 | |
| JP3393238B2 (ja) | 液晶駆動装置及び液晶駆動方法 | |
| JPH10206823A (ja) | Ｘｙアドレス型表示装置 | |
| CN114627836A (zh) | 显示面板及显示装置 | |
| JPH0961789A (ja) | 液晶表示装置 | |
| JPH08327979A (ja) | 液晶表示装置 | |
| JP2002072981A (ja) | 液晶表示装置 | |
| JP4886226B2 (ja) | 液晶表示装置 | |
| JP2952146B2 (ja) | 表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |