JPH06176960A - 貫通形積層セラミックコンデンサ - Google Patents
貫通形積層セラミックコンデンサInfo
- Publication number
- JPH06176960A JPH06176960A JP4353427A JP35342792A JPH06176960A JP H06176960 A JPH06176960 A JP H06176960A JP 4353427 A JP4353427 A JP 4353427A JP 35342792 A JP35342792 A JP 35342792A JP H06176960 A JPH06176960 A JP H06176960A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- capacitor
- thickness
- grounding
- resonance frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 40
- 230000000149 penetrating effect Effects 0.000 claims 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052763 palladium Inorganic materials 0.000 abstract description 2
- 238000007650 screen-printing Methods 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000032798 delamination Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】貫通形積層セラミックコンデンサにおいて、コ
ンデンサ自体の構造を改良して共振周波数を高めたもの
を提供する。 【構成】接地用内部電極１の厚みを５μｍ以上にした。
ンデンサ自体の構造を改良して共振周波数を高めたもの
を提供する。 【構成】接地用内部電極１の厚みを５μｍ以上にした。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用貫通形積層セ
ラミックコンデンサに関する。
ラミックコンデンサに関する。
【０００２】
【従来の技術および発明が解決しようとする課題】移動
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
体通信、衛星通信等の例を初めとして電子通信における
高周波、デジタル化は一つの傾向として定着してきてい
る。これに伴い、電子部品も高周波対応が盛んに行われ
てきた。コンデンサ素子については、かっての円盤形素
子から積層チップタイプに移行しており、これにより、
リード線が廃止された分の寄生インダクタンスの低減が
達成できるので、積層チップタイプへの移行は、高周波
対応という立場から考えると傾向に添ったものである。
すなわち、通常、コンデンサ素子の高周波側での使用限
界はこの寄生インダクタンスによって説明されることか
ら、積層チップタイプとすることは、高周波化に寄与す
ることになる。このことを以下に数式を用いて説明す
る。
【０００３】コンデンサのインピーダンスＺは、理想的
な場合、静電容量をＣ、信号周波数をｆ、複素記号をｉ
として、 Ｚ＝１／２πｆＣｉ （１） で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスＺは、寄生インダクタンスをＬとし、純抵抗分を
Ｒとした場合、 Ｚ＝２πｆＬｉ＋１／２πｆＣｉ＋Ｒ （２） と記述できる。この式から分かるように、信号周波数が
低周波の場合は第１項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第１項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を（２）式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 １／ｆ＝２π（ＬＣ）1/2 （３） を満たす共振周波数でインピーダンスの最小値Ｒを示
し、共振周波数以上では周波数の上昇に伴い単調増加を
示す。また、位相も共振周波数を前後に−ｉ（１−δ）
からｉ（１＋δ）：（０＜δ＜１）に変化する。
な場合、静電容量をＣ、信号周波数をｆ、複素記号をｉ
として、 Ｚ＝１／２πｆＣｉ （１） で記述される。しかしながら、実際にはリード線の有
無、電極の構造素子の実装方法などに応じてコンデンサ
素子は寄生インダクタンスを有し、また、それに応じた
純抵抗成分をも有する。従って、実際にはそのインピー
ダンスＺは、寄生インダクタンスをＬとし、純抵抗分を
Ｒとした場合、 Ｚ＝２πｆＬｉ＋１／２πｆＣｉ＋Ｒ （２） と記述できる。この式から分かるように、信号周波数が
低周波の場合は第１項の寄与は少なく、理想に近いと考
えられるが、周波数が上昇するにつれ、第１項の寄与が
顕著になり、もはやコンデンサとしては機能せず、むし
ろインダクターとして機能する領域に達する。このイン
ピーダンスの周波数特性を（２）式に従って考えると、
低周波側では周波数の上昇に伴いインピーダンスが単調
減少を示すが、 １／ｆ＝２π（ＬＣ）1/2 （３） を満たす共振周波数でインピーダンスの最小値Ｒを示
し、共振周波数以上では周波数の上昇に伴い単調増加を
示す。また、位相も共振周波数を前後に−ｉ（１−δ）
からｉ（１＋δ）：（０＜δ＜１）に変化する。
【０００４】以上議論したように、コンデンサ素子にお
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、１GHzでは１０pF以下の定数のも
のを使うようになっている。
いては、高周波に対する性能の指標の一つに自己共振周
波数が広く使われている。前述のように、積層チップコ
ンデンサはリード線がなく、寄生インダクタンスが円盤
形コンデンサよりも小さい特長を有し、高周波化にとっ
て優れた特性を示す。しかしながら、この場合でも寄生
インダクタンスがあり、昨今の著しい高周波化のもとで
はやはり高周波側での限界が見えてきている。つまり、
自己共振周波数を上げるためになるべく静電容量の小さ
くてすむような回路設計がその対処法となっていて、お
おかたの目安として、１GHzでは１０pF以下の定数のも
のを使うようになっている。
【０００５】こうしたなかで、実開昭４９−１２７３６
号公報において、図１（Ａ）の斜視図およびそのＥ−
Ｅ、Ｆ−Ｆ断面図である（Ｂ）、（Ｃ）に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極１と信号用内部電極２と
が誘電体層３を挟んでほぼ直角に交差して１組以上積層
され、前記信号用内部電極２は誘電体層３を貫通し、相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極４、５に接続され、前記接地用内部電極１は
誘電体層３を貫通して前記２つの側面にそれぞれ隣接し
かつ相対する２つの側面に到達して該２面に形成された
接地用外部電極６に接続したものである。また、図２
は、該図１の構造をベースとして提案され、特公昭６４
−１０９２７号公報において開示されたもので、接地用
外部電極６をコンデンサの全周に形成したものである。
図１、図２に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が２倍程
度あり、高周波に用いるコンデンサとして優れている。
号公報において、図１（Ａ）の斜視図およびそのＥ−
Ｅ、Ｆ−Ｆ断面図である（Ｂ）、（Ｃ）に示す構造の貫
通形積層コンデンサが提案されている。この貫通形積層
コンデンサは、接地用内部電極１と信号用内部電極２と
が誘電体層３を挟んでほぼ直角に交差して１組以上積層
され、前記信号用内部電極２は誘電体層３を貫通し、相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極４、５に接続され、前記接地用内部電極１は
誘電体層３を貫通して前記２つの側面にそれぞれ隣接し
かつ相対する２つの側面に到達して該２面に形成された
接地用外部電極６に接続したものである。また、図２
は、該図１の構造をベースとして提案され、特公昭６４
−１０９２７号公報において開示されたもので、接地用
外部電極６をコンデンサの全周に形成したものである。
図１、図２に示す貫通形積層コンデンサは、従来の積層
セラミックコンデンサに比べて自己共振周波数が２倍程
度あり、高周波に用いるコンデンサとして優れている。
【０００６】本発明者は、上記した貫通形積層セラミッ
クコンデンサにおいて、コンデンサの基板に対する実装
構造によって共振周波数が著しく影響を受けることを見
いだしている。特に、コンデンサの接地用外部電極６を
基板の安定した接地回路にできるだけ近い距離で接続す
れば、１００MHz以上の周波数領域では共振周波数を大
幅に上昇させうることを見いだしている。
クコンデンサにおいて、コンデンサの基板に対する実装
構造によって共振周波数が著しく影響を受けることを見
いだしている。特に、コンデンサの接地用外部電極６を
基板の安定した接地回路にできるだけ近い距離で接続す
れば、１００MHz以上の周波数領域では共振周波数を大
幅に上昇させうることを見いだしている。
【０００７】しかしながら、このような実装構造によっ
て共振周波数の上昇を図ることは、コンデンサやその他
の素子の実装時の配置等の制約を促すことになり、実施
上の困難を伴う場合もあるので、コンデンサ自体の構造
自体で共振周波数の上昇を図ることが好ましい。
て共振周波数の上昇を図ることは、コンデンサやその他
の素子の実装時の配置等の制約を促すことになり、実施
上の困難を伴う場合もあるので、コンデンサ自体の構造
自体で共振周波数の上昇を図ることが好ましい。
【０００８】このような観点から、本発明は、貫通形積
層セラミックコンデンサにおいて、コンデンサ自体の構
造を改良して共振周波数を高めたものを提供することを
目的とするものである。
層セラミックコンデンサにおいて、コンデンサ自体の構
造を改良して共振周波数を高めたものを提供することを
目的とするものである。
【０００９】
【課題を解決するための手段】従来の貫通形積層セラミ
ックコンデンサにおいては、内部電極はコスト等の点か
ら薄いほど良いとされており、その厚みを通常３μｍ前
後に設定している。しかし、本発明者の研究によると、
このような電極厚みにした場合、接地用内部電極１の抵
抗値が問題になり、接地用内部電極１による高周波化の
ためのシールド効果が期待するほど無いことを見いだし
た。そこで、本発明は、接地用内部電極の抵抗値を引き
下げるため、前記接地用内部電極の厚みを５μｍ以上に
したものである。なお、当該厚みの上限については特に
制限はないが、通常はデラミネーション（層剥離）防止
の観点から２０μｍ以下にすることが好ましい。
ックコンデンサにおいては、内部電極はコスト等の点か
ら薄いほど良いとされており、その厚みを通常３μｍ前
後に設定している。しかし、本発明者の研究によると、
このような電極厚みにした場合、接地用内部電極１の抵
抗値が問題になり、接地用内部電極１による高周波化の
ためのシールド効果が期待するほど無いことを見いだし
た。そこで、本発明は、接地用内部電極の抵抗値を引き
下げるため、前記接地用内部電極の厚みを５μｍ以上に
したものである。なお、当該厚みの上限については特に
制限はないが、通常はデラミネーション（層剥離）防止
の観点から２０μｍ以下にすることが好ましい。
【００１０】
【作用】前記接地用内部電極のシールド効果は、接地用
内部電極の抵抗値を低くすることにより向上し、共振周
波数を高める作用をなす。
内部電極の抵抗値を低くすることにより向上し、共振周
波数を高める作用をなす。
【００１１】
【実施例】特性測定を行うコンデンサの作製に当たって
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体（誘電率５５のものを用いた）となる
粉体を樹脂成分溶媒とともにスラリー状とし、このスラ
リーからドクターブレード法によってグリーシートを得
た。このシートに貫通形積層コンデンサとなるように、
図３、４で示した接地用内部電極１、信号用内部電極２
をパラジュームペーストのスクリーン印刷により形成し
た。印刷後のシートを適当な圧力で積層し、素子１個ご
とに分割し、その後焼成した。シートの積層は、焼成後
の電極１、２の厚みが３μｍ、５μｍ、８μｍ、１０μ
ｍ、１５μｍ、２０μｍになるようにパス回数を変えて
行った。その後、外部電極４〜６を形成してコンデンサ
を得た。これらのコンデンサはその外形の信号用内部電
極２の長さ方向の外形寸法（縦）を３．２mm、横を１．
６mmとし、高さを０．５mm、１mm、１．２mm、１．５mm
とした。表１はこのようにして作製して後述の特性測定
に用いたコンデンサの一覧である。表１において、形状
の欄の１は図１の構造であり、２は図２の構造である。
は、積層セラミックコンデンサの作製技術を踏襲した。
すなわち、誘電体（誘電率５５のものを用いた）となる
粉体を樹脂成分溶媒とともにスラリー状とし、このスラ
リーからドクターブレード法によってグリーシートを得
た。このシートに貫通形積層コンデンサとなるように、
図３、４で示した接地用内部電極１、信号用内部電極２
をパラジュームペーストのスクリーン印刷により形成し
た。印刷後のシートを適当な圧力で積層し、素子１個ご
とに分割し、その後焼成した。シートの積層は、焼成後
の電極１、２の厚みが３μｍ、５μｍ、８μｍ、１０μ
ｍ、１５μｍ、２０μｍになるようにパス回数を変えて
行った。その後、外部電極４〜６を形成してコンデンサ
を得た。これらのコンデンサはその外形の信号用内部電
極２の長さ方向の外形寸法（縦）を３．２mm、横を１．
６mmとし、高さを０．５mm、１mm、１．２mm、１．５mm
とした。表１はこのようにして作製して後述の特性測定
に用いたコンデンサの一覧である。表１において、形状
の欄の１は図１の構造であり、２は図２の構造である。
【００１２】これらの試料に対して、図３（Ａ）に示す
平面図および（Ｂ）の側面図に示すように、本発明によ
るコンデンサの実装構造を採用した場合の特性測定のた
め、絶縁材でなる基板１０に図４（Ａ）に示すように、
スルーホールを設けるか、あるいは図４（Ｂ）に示すよ
うにスルーホールを設けないものを用いてコンデンサ９
を実装し、共振周波数を測定する試験を行った。この基
板１０は、その表面に導体膜でなるストリップライン１
１、１２を形成し、裏面には接地層１３を形成し、各ス
トリップライン１１、１２間に試作したコンデンサ９を
搭載し、各ストリップライン１１、１２の端部をＳＭＡ
コネクタ１４、１５に接続してなるものである。
平面図および（Ｂ）の側面図に示すように、本発明によ
るコンデンサの実装構造を採用した場合の特性測定のた
め、絶縁材でなる基板１０に図４（Ａ）に示すように、
スルーホールを設けるか、あるいは図４（Ｂ）に示すよ
うにスルーホールを設けないものを用いてコンデンサ９
を実装し、共振周波数を測定する試験を行った。この基
板１０は、その表面に導体膜でなるストリップライン１
１、１２を形成し、裏面には接地層１３を形成し、各ス
トリップライン１１、１２間に試作したコンデンサ９を
搭載し、各ストリップライン１１、１２の端部をＳＭＡ
コネクタ１４、１５に接続してなるものである。
【００１３】なお、図４（Ａ）、（Ｂ）の実装構造につ
いてより詳しく説明すると、図４（Ａ）の例は、基板１
０上にコンデンサ９の接地用外部電極６に対応してそれ
ぞれ接地用パターン１６を形成し、基板１０の裏面の接
地層１３と各接地用パターン１６とを、接地用外部電極
６になるべく近い２箇所（接地用外部電極６から基板１
０の面方向に３mm以内とすることが好ましい）に設けた
スルーホール１７により接続し、前記各接地用パターン
１６にコンデンサ９の接地用外部電極６を半田１８によ
って接続したものである。また、図４（Ｂ）は、スルー
ホール１７を設けず、基板１０の表面の接地用パターン
１６を側面導体１９を介して裏面の接地層１３に接続し
た例であり、従来の実装構造を踏襲した構造である。
いてより詳しく説明すると、図４（Ａ）の例は、基板１
０上にコンデンサ９の接地用外部電極６に対応してそれ
ぞれ接地用パターン１６を形成し、基板１０の裏面の接
地層１３と各接地用パターン１６とを、接地用外部電極
６になるべく近い２箇所（接地用外部電極６から基板１
０の面方向に３mm以内とすることが好ましい）に設けた
スルーホール１７により接続し、前記各接地用パターン
１６にコンデンサ９の接地用外部電極６を半田１８によ
って接続したものである。また、図４（Ｂ）は、スルー
ホール１７を設けず、基板１０の表面の接地用パターン
１６を側面導体１９を介して裏面の接地層１３に接続し
た例であり、従来の実装構造を踏襲した構造である。
【００１４】前述のように電極１、２の厚みを変え、ま
た実装構造をそれぞれ、図４（Ａ）、（Ｂ）のように変
え、共振周波数を測定した。この測定にはマイクロ波ネ
ットワークアナライザーを用いてＳ２１パラメーターの
減衰特性から共振周波数を求めた。表２は前記試料番号
１〜５の各試料を用いて図４（Ａ）、（Ｂ）にそれぞれ
示した実装構造を採用した場合（図４（Ａ）の実装構造
をＡ、（Ｂ）の実装構造をＢで表す）の共振周波数を示
すものである。 表１ 静電容量 形状 内部電極数 電極間距離 高さ寸法 試料番号 （ｐＦ） （μｍ） （ｍｍ） １ １２０ １ ４ ５０ ０．５ ２ １２０ ２ ４ ５０ ０．５ ３ ５６０ １ ２０ ５０ １．０ ４ １０００ １ ３８ ５０ １．２ ５ ３３００ １ ５０ １５ １．５ 表２ 内部電極厚み（μｍ） 実装 共振周波数（MHz) 信号用電極 接地用電極 構造 試料１ 試料２ 試料３ 試料４ 試料５ ３ ３ Ａ 4000 4000 1200 500 210 ３ ３ Ｂ 1980 2100 560 320 90 ５ ３ Ａ 4000 4000 1200 500 210 ５ ３ Ｂ 1900 2000 550 310 95 １０ ３ Ａ 4050 4020 1200 510 210 １０ ３ Ｂ 1900 1900 600 290 90 ３ ５ Ａ 4000 4000 1200 500 210 ３ ５ Ｂ 3900 3900 1150 490 200 ３ ８ Ａ 4000 4000 1200 500 210 ３ ８ Ｂ 4000 4000 1200 500 210 ３ １０ Ａ 4050 4050 1200 510 210 ３ １０ Ｂ 4050 4080 1200 510 210 ３ １５ Ａ 4100 4100 1200 520 220 ３ １５ Ｂ 4100 4100 1200 500 205 上記の試験結果から次のことが判明した。接地用内部電
極１を５μｍ以上にすれば、従来のように３μｍ程度に
したものに比較して、実装構造の如何に関わらず共振周
波数を高くすることができる。特に接地用内部電極厚み
を８μｍ〜１０μｍとした場合、もっとも良好な特性を
示した。また、内部電極の厚みを２０μｍ以上を超える
とデラミネーション（層剥離）を生じやすくなるので、
内部電極の厚みは２０μｍ以下にすることが好ましい。
また、信号用内部電極の厚みの如何に拘らず、接地用内
部電極の厚みを大きくすれば共振周波数を高くすること
ができるので、信号用内部電極の厚みを接地用内部電極
の厚みより薄くすることが、印刷の工程数を少なくし、
かつデラミネーションの発生を抑え、しかも原価を低減
する意味で好ましい。
た実装構造をそれぞれ、図４（Ａ）、（Ｂ）のように変
え、共振周波数を測定した。この測定にはマイクロ波ネ
ットワークアナライザーを用いてＳ２１パラメーターの
減衰特性から共振周波数を求めた。表２は前記試料番号
１〜５の各試料を用いて図４（Ａ）、（Ｂ）にそれぞれ
示した実装構造を採用した場合（図４（Ａ）の実装構造
をＡ、（Ｂ）の実装構造をＢで表す）の共振周波数を示
すものである。 表１ 静電容量 形状 内部電極数 電極間距離 高さ寸法 試料番号 （ｐＦ） （μｍ） （ｍｍ） １ １２０ １ ４ ５０ ０．５ ２ １２０ ２ ４ ５０ ０．５ ３ ５６０ １ ２０ ５０ １．０ ４ １０００ １ ３８ ５０ １．２ ５ ３３００ １ ５０ １５ １．５ 表２ 内部電極厚み（μｍ） 実装 共振周波数（MHz) 信号用電極 接地用電極 構造 試料１ 試料２ 試料３ 試料４ 試料５ ３ ３ Ａ 4000 4000 1200 500 210 ３ ３ Ｂ 1980 2100 560 320 90 ５ ３ Ａ 4000 4000 1200 500 210 ５ ３ Ｂ 1900 2000 550 310 95 １０ ３ Ａ 4050 4020 1200 510 210 １０ ３ Ｂ 1900 1900 600 290 90 ３ ５ Ａ 4000 4000 1200 500 210 ３ ５ Ｂ 3900 3900 1150 490 200 ３ ８ Ａ 4000 4000 1200 500 210 ３ ８ Ｂ 4000 4000 1200 500 210 ３ １０ Ａ 4050 4050 1200 510 210 ３ １０ Ｂ 4050 4080 1200 510 210 ３ １５ Ａ 4100 4100 1200 520 220 ３ １５ Ｂ 4100 4100 1200 500 205 上記の試験結果から次のことが判明した。接地用内部電
極１を５μｍ以上にすれば、従来のように３μｍ程度に
したものに比較して、実装構造の如何に関わらず共振周
波数を高くすることができる。特に接地用内部電極厚み
を８μｍ〜１０μｍとした場合、もっとも良好な特性を
示した。また、内部電極の厚みを２０μｍ以上を超える
とデラミネーション（層剥離）を生じやすくなるので、
内部電極の厚みは２０μｍ以下にすることが好ましい。
また、信号用内部電極の厚みの如何に拘らず、接地用内
部電極の厚みを大きくすれば共振周波数を高くすること
ができるので、信号用内部電極の厚みを接地用内部電極
の厚みより薄くすることが、印刷の工程数を少なくし、
かつデラミネーションの発生を抑え、しかも原価を低減
する意味で好ましい。
【００１５】また、静電容量が１００００pF以上のコン
デンサは、共振周波数が１００MHzよりも小さく、実施
例で示したように、接地用内部電極を厚くした場合と従
来のように厚くしない場合とで同等の特性となった。こ
のことから、本発明は、１００００pF未満の静電容量、
または、１００MHz以上の周波数成分の除去を行う場合
に効果的である。
デンサは、共振周波数が１００MHzよりも小さく、実施
例で示したように、接地用内部電極を厚くした場合と従
来のように厚くしない場合とで同等の特性となった。こ
のことから、本発明は、１００００pF未満の静電容量、
または、１００MHz以上の周波数成分の除去を行う場合
に効果的である。
【００１６】
【発明の効果】請求項１によれば、共振周波数の高い貫
通形積層セラミックコンデンサにおいて、より高い高周
波化の要求に応えることが可能となる。また、本発明に
おいては、コンデンサ自体の構造によって高周波化を達
成するため、コンデンサや他の素子の基板への実装構造
に対する制約を与えることがなく、汎用性がある。
通形積層セラミックコンデンサにおいて、より高い高周
波化の要求に応えることが可能となる。また、本発明に
おいては、コンデンサ自体の構造によって高周波化を達
成するため、コンデンサや他の素子の基板への実装構造
に対する制約を与えることがなく、汎用性がある。
【００１７】請求項２によれば、共振周波数の高めるこ
とが可能となる他、印刷法により作製する場合には工程
数を少なくし、かつデラミネーションの発生を抑え、し
かも原価を低減するという効果をあげることができる。
とが可能となる他、印刷法により作製する場合には工程
数を少なくし、かつデラミネーションの発生を抑え、し
かも原価を低減するという効果をあげることができる。
【図１】（Ａ）は貫通形積層セラミックコンデンサの一
例を示す斜視図、（Ｂ）、（Ｃ）はそれぞれ（Ａ）のＥ
−Ｅ、Ｆ−Ｆ断面図である。
例を示す斜視図、（Ｂ）、（Ｃ）はそれぞれ（Ａ）のＥ
−Ｅ、Ｆ−Ｆ断面図である。
【図２】貫通形積層セラミックコンデンサの他の例を示
す斜視図である。
す斜視図である。
【図３】（Ａ）、（Ｂ）はそれぞれ図１の実装構造のコ
ンデンサの特性測定に用いた基板の構成を示す平面図及
び側面図である。
ンデンサの特性測定に用いた基板の構成を示す平面図及
び側面図である。
【図４】（Ａ）、（Ｂ）はそれぞれ本発明によるコンデ
ンサの特性試験に供した実装構造の例を示す断面図であ
る。
ンサの特性試験に供した実装構造の例を示す断面図であ
る。
１ 接地用内部電極 ２ 信号用内部電極 ３ 誘電体層 ４、５ 信号用外部電極 ６ 接地用外部電極 ９ コンデンサ １０ 基板 １１、１２ ストリップライン １３ 接地層 １４、１５ ＳＭＡコネクタ １６ 接地用パターン １７ スルーホール １８ 半田
Claims (2)
- 【請求項１】接地用内部電極と信号用内部電極とが誘電
体層を挟んでほぼ直角に交差して１組以上積層され、前
記信号用内部電極は誘電体層を貫通し、コンデンサの相
対する２つ側面に到達して該２つの側面に形成した信号
用外部電極に接続され、前記接地用内部電極は誘電体層
を貫通し、前記２つの側面に隣接しかつ相対する２つの
側面に到達して少なくとも該２つの側面に形成された接
地用外部電極に接続されてなる貫通形積層セラミックコ
ンデンサにおいて、前記接地用内部電極の厚みを５μｍ
以上にしたこと特徴とする貫通形積層セラミックコンデ
ンサ。 - 【請求項２】前記信号用内部電極の厚みを前記接地用内
部電極の厚みより薄くしたことを特徴とする貫通形積層
セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353427A JPH06176960A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4353427A JPH06176960A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06176960A true JPH06176960A (ja) | 1994-06-24 |
Family
ID=18430769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4353427A Pending JPH06176960A (ja) | 1992-12-10 | 1992-12-10 | 貫通形積層セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06176960A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113960357A (zh) * | 2021-10-27 | 2022-01-21 | 重庆大学 | 一种多级微带传输线的高带宽差分电压探头 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
| JPH0115164Y2 (ja) * | 1981-12-11 | 1989-05-08 | ||
| JPH0373422U (ja) * | 1989-11-22 | 1991-07-24 |
-
1992
- 1992-12-10 JP JP4353427A patent/JPH06176960A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0115164Y2 (ja) * | 1981-12-11 | 1989-05-08 | ||
| JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
| JPH0373422U (ja) * | 1989-11-22 | 1991-07-24 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113960357A (zh) * | 2021-10-27 | 2022-01-21 | 重庆大学 | 一种多级微带传输线的高带宽差分电压探头 |
| CN113960357B (zh) * | 2021-10-27 | 2024-06-11 | 重庆大学 | 一种多级微带传输线的高带宽差分电压探头 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7694863B2 (ja) | 積層セラミック電子部品 | |
| KR101912279B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| KR101548774B1 (ko) | 적층 세라믹 커패시터 | |
| CN102017339B (zh) | 内置esd保护功能的基片 | |
| KR101525645B1 (ko) | 적층 세라믹 커패시터 | |
| KR100970838B1 (ko) | 적층 세라믹 커패시터 | |
| US8174815B2 (en) | Monolithic ceramic electronic component and method for manufacturing the same | |
| US7616427B2 (en) | Monolithic ceramic capacitor | |
| KR101422934B1 (ko) | 적층 세라믹 전자부품 | |
| US9767959B2 (en) | Multilayer electronic component | |
| CN115116746B (zh) | 电容器组件 | |
| US11398352B2 (en) | Capacitor component | |
| JP3233302B2 (ja) | 貫通形積層セラミックコンデンサ | |
| JP2010034272A (ja) | 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法 | |
| US20120113563A1 (en) | Electronic component and substrate module | |
| KR20140076045A (ko) | 적층 세라믹 전자부품 | |
| JPH0897070A (ja) | セラミックコンデンサ | |
| KR19990036334A (ko) | 세라믹 필터 및 그 제조방법 | |
| JP4600082B2 (ja) | 積層型複合電子部品 | |
| JP5110807B2 (ja) | 積層コンデンサ | |
| JPH06176960A (ja) | 貫通形積層セラミックコンデンサ | |
| JP4693588B2 (ja) | バンドパスフィルタ | |
| JPH06176961A (ja) | 貫通形積層セラミックコンデンサ | |
| JPH06176959A (ja) | 貫通形積層セラミックコンデンサ | |
| JPH06176958A (ja) | 貫通形積層セラミックコンデンサの実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020104 |