JPH06177431A

JPH06177431A - 発光素子アレイ及びこれを用いた光プリントヘッド

Info

Publication number: JPH06177431A
Application number: JP32952392A
Authority: JP
Inventors: Yukio Nakamura; 幸夫中村; Ichimatsu Abiko; 一松安孫子; Katsuzo Uenishi; 勝三上西
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1992-12-09
Filing date: 1992-12-09
Publication date: 1994-06-24

Abstract

(57)【要約】【目的】従来に比べ外部回路とのワイヤボンディング
点数を低減でき、かつ、駆動用ＩＣの駆動素子数を低減
できる発光素子アレイを提供すること。【構成】ＧａＡｓ基板41に次の(a) 〜(d) を形成した
発光素子アレイ。(a) ｎ個の発光素子43。(b) 前記ｎ個
の発光素子43に１対１対応で第１の端子45a を介し接続
されるｎ個のスイッチング素子45であって、それぞれは
第１の端子45a 、第２の端子45b 及び制御端子45c を有
するｎ個のスイッチング素子45。(c) 前記ｎ個のスイッ
チング素子45のうちのｎ／ｍ個ずつのスイッチング素子
の制御端子45c 同士を接続するｍ本の第１配線47。(d)
前記第１配線47単位に区分けされるｍ個のスイッチ素子
群から重複することなく１個ずつ選ばれたｍ個のスイッ
チング素子の第２の端子45b 同士を接続するｎ／ｍ本の
第２配線49。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、発光素子アレイ及び
これを用いた光プリントヘッドに関するものである。

【０００２】

【従来の技術】電子写真方式により画像を形成する場合
例えば光プリンタと称される画像形成装置が使用され
る。図９は、この光プリンタの一例を示した構成図であ
り、発光ダイオード（以下、ＬＥＤと略称することもあ
る。）をアレイ状に配置したＬＥＤアレイを光源として
用いた光プリンタの、一般的な構成を概略的に示したブ
ロック図である。この光プリンタは、上記ＬＥＤアレイ
１１を複数個（図９では１個示している。）具えた光プ
リントヘッド１３と、これらＬＥＤアレイ１１の光を収
束するための収束性ロッドレンズアレイ１５と、感光体
ドラム１７と、帯電器１９と、現像器２１と、転写器２
３とを具えている。なお、図９において、２５は印字デ
ータ入力部であり例えばイメージセンサやコンピュタな
どである。さらに、２７はＬＥＤアレイ１１の各ＬＥＤ
を駆動するためのＩＣであり、２９は画像が形成される
媒体であり例えば用紙である。

【０００３】ここで、上記光プリンタ中のプリントヘッ
ド１３の詳細な構成は、例えば特開平２−１７５２７０
号公報に示されており、次のようなものとされていた。
図１０及び図１１はその説明図である。特に、図１０は
この光プリントヘッド１３の全体構成を概略的に示した
平面図である。また、図１１は図１０中のＲ部分を拡大
して示した斜視図である。この図１０中にＳで示した方
向から見た側面図がちょうど上記図９中の光プリントヘ
ッドの図に相当する。

【０００４】この光プリントヘッド１３では、図１０に
示したように、基板３１上に、ＬＥＤアレイ１１が直線
状に複数個配置され、さらに、各ＬＥＤアレイ１１の横
にＬＥＤアレイ１１に対応する数のＬＥＤ駆動用ＩＣ
（集積回路）２７が直線状に配置されている。そして、
図１１に示したように、各ＬＥＤアレイ１１の個別のＬ
ＥＤ１１ａは、その電極１１ｘを介し、対応する駆動用
ＩＣの個別の端子（図示は省略）にワイヤ３３によって
接続されている。この光プリントヘッド１３では、各Ｌ
ＥＤアレイ１１中の個別のＬＥＤ１１ａのピッチＰ（図
１１参照）は、要求される解像度によって決まる。要求
される解像度が例えば３００ドット／インチの場合な
ら、上記ピッチＰは、８４．６μｍとされる。したがっ
て、この場合の光プリントヘッドではワイヤ３３のピッ
チも、ほぼ８０μｍ程度になる。さらに、この光プリン
トヘッドでは、基板３１に搭載するＬＥＤアレイ１１の
個数は、上記要求される解像度と、１個のＬＥＤアレイ
１１が何個の個別ＬＥＤ１１ａを具えるかということ
と、要求される印字幅がどのくらいかということで主に
決定される。１個のＬＥＤアレイでの個別のＬＥＤ数
は、ＬＥＤアレイを作製するための半導体基板の大きさ
や製造上の理由により主に決定され、６４〜１２８個と
されることが多い。したがって、要求される解像度が３
００ドット／インチで、ＬＥＤアレイ１１が個別のＬＥ
Ｄを６４個具えるもので、かつ、印字幅がＡ４用紙サイ
ズの場合で考えると、基板３１に搭載するＬＥＤアレイ
１１の数は、４０個になる。

【０００５】一方、各ＬＥＤアレイ１１を駆動するため
に光プリントヘッド１３に設けられた各駆動用ＩＣ２７
はそれぞれ、図１２に示したように、シフトレジスタ回
路２７ａとラッチ回路２７ｂとアンド回路２７ｃとドラ
イバ回路２７ｄとで構成されていた。シフトレジスタ回
路には印字データ及びクロック信号が入力される。ラッ
チ回路２７ｂにはラッチ信号が入力される。アンド回路
２７ｃにはストローブ信号が入力される。ドライバ回路
には電源電圧Ｖ_DDが入力される。

【０００６】この光プリントヘッド１３では次のように
感光体ドラム１７（図９参照）へ光照射が行なわれる。
先ず、一行分の印字データが、クロック信号に応じ、シ
フトレジスタ回路２７ａに入力される。ラッチ回路２７
ｂはラッチ信号に応じシフトレジスタ回路２７ａから上
記印字データを取り込む。アンド回路２７ｃは、ストロ
ーブ信号が入力されている間、印字データをドライバ回
路２７ｄに出力する。ドライバ回路２７ｄは、ＬＥＤア
レイ中の個別のＬＥＤのうちの発光の指定の印字データ
が供給された個別のＬＥＤに対し、電源電圧Ｖ_DDから一
定の電流例えば５ｍＡをワイヤ３３を通じ供給する。こ
の電流が供給された個別のＬＥＤが発光する。そして、
光プリンタでは、上述のように発光した個別のＬＥＤの
光が、図９に示したように、収束性ロツドレンズアレイ
１５により感光体ドラム１７に照射される。これにより
感光体ドラム１７に静電潜像が形成される。ドラム上に
形成された静電潜像は感光体ドラム１７の回転に伴い現
像器２１と対向する位置に送られる。この位置では静電
潜像にトナーが付着し現像が行なわれる。その後、転写
器２３によりこのトナーが用紙２９上に転写され、用紙
２９上に画像が形成される。

【０００７】

【発明が解決しようとする課題】しかしながら、従来の
光プリントヘッドで用いられていた発光素子アレイで
は、光プリントヘッドを構成する場合個別のＬＥＤと、
駆動用ＩＣの個別の端子とを、ワイヤによって１対１対
応でそれぞれ接続する必要があった。そのため、解像度
が例えば３００ドット／インチで、印字サイズが例えば
Ａ４サイズの光プリントヘッドの例で考えると、２５６
０本のワイヤを、発光素子アレイ（ＬＥＤアレイ）と駆
動用ＩＣとの間にワイヤボンドする必要があるので、そ
のための工数がかかるという問題点があった。さらに、
発光素子アレイ数と同数の駆動用ＩＣ（詳細には発光素
子数と同数の駆動素子を有する駆動用ＩＣ）が必要であ
るため、光プリントヘッドのコストを高めてしまうとい
う問題点があった。

【０００８】また、イメージ画像の出力の多様化、フォ
ントの多様化に伴い、より解像度の高い光プリントヘッ
ド例えば１２００ドット／インチの解像度の光プリント
ヘッドを構成する例を考えた場合、個別のＬＥＤは２１
μｍピッチで配列させる必要があるため、上述の従来構
成ではワイヤも２０μｍ程度のピッチでボンディングす
る必要がある。しかし、現状のワイヤボンディング技術
ではこのようなワイヤボンディグは困難であった。

【０００９】この出願はこのような点に鑑みなされたも
のであり、従ってこの出願の第一発明の目的は、従来に
比べ、発光素子アレイと発光素子駆動用ＩＣとの接続点
数を低減でき、該駆動用ＩＣの個数を低減でき、かつ、
高解像度化の容易な構造を有した発光素子アレイを提供
することにある。また、この出願の第二発明の目的は、
第一発明の発光素子アレイを有効に利用し得る光プリン
トヘッドを提供することにある。

【００１０】

【課題を解決するための手段】この目的の達成を図るた
め、第一発明の発光素子アレイによれば、半導体基板
と、該半導体基板に形成された下記の（ａ）〜（ｄ）と
を具えたことを特徴とする。ただし、下記のｍ，ｎは、
ｍ＞２かつｎ＞ｍを満足する整数である。

【００１１】（ａ）ｎ個の発光素子。

【００１２】（ｂ）前述のｎ個の発光素子に１対１対応
で第１の端子を介し接続されるｎ個のスイッチング素子
であって、それぞれは前述の第１の端子、第２の端子及
び制御端子を有するｎ個のスイッチング素子。

【００１３】（ｃ）前述のｎ個のスイッチング素子のう
ちのｎ／ｍ個ずつのスイッチング素子の制御端子同士を
接続するｍ本の第１配線。

【００１４】（ｄ）前述の第１配線単位に区分けされる
ｍ個のスイッチ素子群から重複することなく１個ずつ選
ばれたｍ個のスイッチング素子の第２の端子同士を接続
するｎ／ｍ本の第２配線。

【００１５】ここで、半導体基板とは、化合物半導体基
板が好適である。化合物半導体基板であると、発光素子
としての例えば発光ダイオードと、スイッチング素子と
しての例えば電界効果トランジスタとを容易に基板に作
り込めるからである。勿論、化合物半導体基板以外の基
板に化合物半導体層をエピタキシャル成長させたもの
（例えばシリコン基板上にＧａＡｓ層を成長させたもの
等）もここでいう化合物半導体基板に含ませ得る。ま
た、化合物半導体基板以外の基板でも発光素子及びスイ
ッチング素子を形成し得るものであれば良い。

【００１６】また、この第一発明の実施に当たり、前述
のｍ本の第１配線各々の、前述の制御端子側とは反対側
の端部をそれぞれボンディングパッドとし、前述のｎ／
ｍ本の第２配線各々の、前述の第２の端子側とは反対側
の端部をそれぞれボンディングパッドとしておくのが好
適である。第一発明の発光素子アレイを用い光プリント
ヘッドを構成する場合に、この発光素子アレイと他の構
成成分との間の接続をワイヤボンディングにより容易に
行なえるからである。

【００１７】また、この出願の第二発明の光プリントヘ
ッドによれば、第一発明の発光素子アレイと、該発光素
子アレイのｍ本の第１配線を順次に選択的に所定時間所
定電位とし、該選択された第１配線に所属する各スイッ
チング素子をオン状態とするためのスイッチングドライ
バ部と、前述の発光素子アレイのｎ／ｍ本の第２配線に
印字データをそれぞれ供給するための印字データ供給部
とを具えたことを特徴とする。

【００１８】

【作用】この第一発明の構成によれば、発光素子アレイ
中のｎ個の個別発光素子がｍ個のグループにグループ分
けされた発光素子アレイであって、これらグループ単位
毎で発光素子を時分割駆動し得る発光素子アレイが得ら
れる。このため、この発光素子アレイでは外部駆動用Ｉ
Ｃと接続するに必要な接続点数はｎ／ｍ個で済む。ま
た、時分割駆動が可能なため、駆動用ＩＣの駆動素子数
もｎ／ｍ個で済むから駆動用ＩＣ数の低減が図れる。

【００１９】また、第二発明の光プリントヘッドの構成
によれば、第一発明の発光素子アレイのグループ分けさ
れた各グループを、スイッチングドライバ部により順次
に選択できる。そしてこのように選択されたグループの
各発光素子用の印字データはデータ供給部により各発光
素子に供給できる。このため、第一発明の発光素子アレ
イを有効に使用できる。

【００２０】

【実施例】以下、図面を参照して第一発明の発光素子ア
レイの実施例と第二発明の光プリントヘッドの実施例に
ついてそれぞれ説明する。なお、説明に用いる各図はこ
れら発明を理解できる程度に各構成成分の寸法、形状及
び配置関係を概略的に示してあるにすぎない。また、説
明に用いる各図において、同様な構成成分については同
一の番号を付して示し、また、それらの重複説明は省略
する場合もある。

【００２１】１．発光素子アレイの実施例の説明１−１．発光素子アレイの第１実施例図１は、第１実施例の発光素子アレイの要部（発光素子
アレイ中の複数個の個別発光素子を含む部分）の斜視図
である。ただし、この発明でいう第１配線４７の本数ｍ
を４本とした例で示してある。

【００２２】この第１実施例の発光素子アレイは、半導
体基板４１と、該半導体基板４１に形成された、(a) ｎ
個の発光素子４３と、(b) ｎ個の発光素子４３に１対１
対応で第１の端子４５ａを介し接続されるｎ個のスイッ
チング素子４５であって、それぞれは前記第１の端子４
５ａ、第２の端子４５ｂ及び制御端子４５ｃを有するｎ
個のスイッチング素子４５と、(c) ｎ個のスイッチング
素子４５のうちのｎ／ｍ個ずつのスイッチング素子の制
御端子４５ｃ同士を接続するｍ本（図１の例では４本）
の第１配線４７と、(d) 第１配線４７単位に区分けされ
るｍ個（図１の例では４個）のスイッチ素子群から重複
することなく１個ずつ選ばれたｍ個（４個）のスイッチ
ング素子の第２の端子４５ｂ同士を接続するｎ／ｍ本の
第２配線４９とを具えている。なお、図１の例では、発
光素子４３とスイッチング素子４５の第１の端子４５ａ
とは、直接接続するのではなく、配線電極５１を介し接
続してある。さらに、この図１の例では、左から見て第
１番、第５番、第９番、・・・の各スイッチング素子の
制御端子同士を同じ第１配線４７で接続し、左から見て
第２番、第６番、第１０番、・・・の各スイッチング素
子の制御端子同士を同じ第１配線４７で接続し、左から
見て第３番、第７番、第１１番、・・・の各スイッチン
グ素子の制御端子同士を同じ第１配線４７で接続し、左
から見て第４番、第８番、第１２番、・・・の各スイッ
チング素子の制御端子同士を同じ第１配線４７で接続し
てある。さらに、左から見て４個ずつのスイッチング素
子の第２の端子同士をそれぞれ同じ第２配線４９で接続
してある。勿論、第１配線４７と第２配線４９との間、
各第１配線４７同士間、各第２配線同士間は、図示せず
も適切な絶縁手段でそれぞれ絶縁してある。また、前記
ｍ本の第１配線４７各々の、制御端子４５ｃ側とは反対
側の端部をそれぞれボンディングパッドとしてあり（図
１では図示を省略。図３中に４７ａを付したもの。）、
前記ｎ／ｍ本の第２配線４９各々の、第２の端子４５ｂ
側とは反対側の端部をそれぞれボンディングパッド４９
ａとしてある。

【００２３】ここで、上述の発光素子４３は例えば発光
ダイオード（ＬＥＤ）をもって、また、スイッチング素
子４５は例えば電界効果トランジスタ（ＦＥＴ）をもっ
て構成できる。発光素子４３をＬＥＤとし、スイッチン
グ素子４５をＦＥＴとした場合、これら発光素子及びス
イッチング素子などは例えば以下の構成で実現できる。

【００２４】図２は、その説明に供する図であり、図１
に示した発光素子アレイの図１中のＹ−Ｙ線に沿って切
った断面図である。この第１実施例の場合、半導体基板
としてのｐ型ＧａＡｓ基板４１の一部分上に、ｐ型Ｇａ
ＡｌＡｓ層５３及びｎ型ＧａＡｌＡｓ層５５を順に積層
し、これら層をメサ型としたものでＬＥＤ４３を構成し
てある。さらに、このｐ型ＧａＡｓ基板４１の、ＬＥＤ
４３を構成した部分以外の一部分上に、半絶縁性のＧａ
Ａｓ層５７及びｎ型ＧａＡｓ層５９を順に積層し、これ
ら層をメサ型とし、このメサ部のｎ型ＧａＡｓ層５９上
に第１の端子としてのソース電極４５ａ、第２の端子と
してのドレイン電極４５ｂ及び、制御端子としてのゲー
ト電極４５ｃを設けて、ＦＥＴ４５を構成してある。こ
れらメサ状のＬＥＤ４３やＦＥＴ４５の周囲は絶縁層６
１によってそれぞれ平坦化してある。そして、ＬＥＤ４
３のｎ型ＧａＡｌＡｓ層５５とＦＥＴ４５のソース電極
４５ａとを配線電極５１によって接続してあり、ＦＥＴ
のドレイン電極を第２配線４９のいずれかと接続してあ
り、ＦＥＴのゲート電極４３ｃを図示しない第１電極４
７のいずれかと接続してある。なお、図２において、５
５ａはｎ⁺型ＧａＡｌａＡｓ層、５９ａはｎ⁺型ＧａＡ
ｓ層であり、それぞれ配線電極５１やソース・ドレイン
電極４５ａ，４５ｂのオーミック性を確保するためのも
のである。また、６３は絶縁膜である。

【００２５】この図２を用いて説明したような構造体は
例えば、次のようなＦＥＴ形成プロセス、ＬＥＤ形成プ
ロセス及び配線形成プロセスによって形成できる。

【００２６】先ず、ｐ型ＧａＡｓ基板４１上に、この基
板４１のＦＥＴ４５形成予定領域のみを露出するマスク
パタンを例えば公知のホトリソグラフィ法により形成す
る。次に、基板の露出領域部分に例えばクロム又はカー
ボンをドープして半絶縁性のＧａＡｓ層５７を形成す
る。次に、この領域上にＧａＡｓ層を例えば０．１５〜
０．２μｍの厚さにエピタキシャル成長させた後、この
層中にｎ型不純物を１〜２×１０¹⁷ｃｍ^-3の濃度で導入
してｎ型ＧａＡｓ層５９とする。次に、このｎ型ＧａＡ
ｓ層５９を半絶縁性のＧａＡｓ層５７が露出するまでメ
サ型にエッチングする。次に、ｎ型ＧａＡｓ層５９上
に、ソース電極４５ａ，ドレイン電極４５ｃを例えば金
ゲルマニウム合金膜を用い形成し、ゲート電極４５ｃを
例えばアルミニウム膜若しくはクロム膜を用い形成す
る。これにより、ｎ個の各ＦＥＴ４５がそれぞれ形成で
きる。

【００２７】次に、ｐ型ＧａＡｓ基板４１上に、この基
板のＬＥＤ形成予定領域のみを露出するマスクパタンを
例えば公知のホトリソグラフィ法により形成する。次
に、基板の露出部分上にｐ型ＧａＡｌＡｓ層５３及びｎ
型ＧａＡｌＡｓ層５５、さらに、オーミック層としての
ｎ⁺型ＧａＡｌＡｓ層５９ａをそれぞれエピタキシャル
成長させて、ＬＥＤ構成のためのｐｎヘテロ接合を得
る。次に、この積層体をこの場合基板４１表面が露出す
るまでメサ状にエッチングしてＬＥＤ４３の主要部を得
る。これによりｎ個の各ＬＥＤ４３がそれぞれ形成でき
る。

【００２８】次に、メサ状とされた各ＦＥＴ４５の部分
と各ＬＥＤ４３の部分周囲を例えばポリイミドなどの絶
縁層６１により平坦化する。

【００２９】続いて、各ＬＥＤ４３のｎ型のＧａＡｌＡ
ｓ層５５（詳細にはｎ⁺型ＧａＡｌＡｓ層５５ａ）と、
ＦＥＴのソース電極４５ａとを接続するための配線電極
５１を公知の技術により形成する。次に、第２配線４９
を公知の方法により形成し、その後、第１配線４７を公
知の方法により形成する。これにより、第１実施例の発
光素子アレイが得られる。

【００３０】この第１実施例の発光素子アレイの等価回
路図は図３に示したようなものとなる。この図３から明
らかなように、この実施例の発光素子アレイでは、外部
からこの発光素子アレイに印字データを供給するための
ボンディングパッド４９ａの数が、発光素子数の数ｎ個
に対しｎ／ｍ個で済む（図３の例でいえばｎ／４個で済
む。）ことが判る。また、この発光素子アレイでは、後
述の光プリントヘッドの実施例の項で詳細に説明する
が、時分割駆動ができるため、駆動用ＩＣの駆動素子数
を、従来ｎ個必要であったのに対し、ｎ／ｍ個とできる
ことが判る。

【００３１】１−２．発光素子アレイの第２実施例次に、第１実施例に対しＬＥＤの構成を違えた実施例
（第２実施例）を説明する。図４はこの第２実施例の発
光素子アレイの要部を示した断面図である。この図４
も、図２同様、図１のものの図１中のＹ−Ｙ線に沿って
切った断面部分を示した図である。この第２実施例は、
半導体基板４１としてｎ型ＧａＡｓ基板を用い、この基
板に亜鉛を選択的に拡散させｐ型ＧａＡｓ層７１を得、
これらｎ型ＧａＡｓ基板４１及びｐ型ＧａＡｓ層７１に
よるｐｎホモ接合を用いて各ＬＥＤ４３を構成した例で
ある。各ＬＥＤはそのアノード側で対応するＦＥＴのソ
ース電極と接続される。それ以外の構成は第１実施例の
ものと同様としてある。

【００３２】この第２実施例の発光素子アレイの等価回
路図は図５に示したようなものとなる。この第２実施例
の場合も第１実施例のものと同様に、外部からこの発光
素子アレイに印字データを供給するためのボンディング
パッド４９ａの数が、発光素子数の数ｎ個に対しｎ／ｍ
個で済む（図５の例でいえばｎ／４個で済む。）ことが
判る。さらに、駆動用ＩＣの駆動素子数も従来のｎ／ｍ
個で済むことが判る。なお、この発光素子アレイの駆動
方法については、後述の第二発明（光プリントヘッド）
の実施例の項において説明する。

【００３３】なお、図４を用いて説明したような構造体
は、例えば、次のような方法により形成できる。先ず、
第１実施例の方法と同様な手順で各ＦＥＴを形成する。
次に、ｎ型ＧａＡｓ基板４１上に、この基板のＬＥＤ形
成予定領域のみを露出するマスクパタンを例えば公知の
ホトリソグラフィ法により形成する。次に、ｎ型ＧａＡ
ｓ基板４１の露出部分に、例えば、ジメチル亜鉛（Ｚｎ
（Ｃ₂Ｈ₅）₂）とシラン（ＳｉＨ₄）とを用いてＺｎ
を選択的に拡散させて、ｐ型ＧａＡｓ層７１を形成す
る。その後、第１実施例と同様に配線電極５１、第２配
線４９及び第１配線４７それぞれを順次に形成する。

【００３４】２．光プリトヘッドの実施例の説明次に、第二発明である光プリントヘッドの実施例につい
て説明する。

【００３５】２−１．光プリントヘッドの第１実施例図６は、図４に示した第１実施例の発光素子アレイを用
い構成した光プリントヘッドの等価回路図である。

【００３６】図６において、８０は第１実施例の発光素
子アレイ、８２は発光素子アレイ８０の各ＬＥＤ４３の
アノードに接続された電源、９０は発光素子アレイ８０
のｍ本の第１配線４７を順次に選択的に所定時間所定電
位とし、該選択された第１配線４７に所属する各スイッ
チング素子４５をオン状態とするためのスイッチングド
ライバ部、１００は発光素子アレイ８０のｎ／ｍ本の第
２配線４９に印字データをそれぞれ供給するための印字
データ供給部である。

【００３７】ここで、上記スイッチングドライバ部９０
は、この実施例の場合、シフトレジスタ回路９１と、例
えばＮＰＮトランジスタで構成された各ドライバ回路９
３ａ〜９３ｄと、アンド回路で構成された各ゲート回路
９５ａ〜９５ｄとで構成してある。そして、シフトレジ
スタ回路９１の出力端子ａ〜ｄのうちの出力端子ａをド
ライバ回路９３ａのベースと接続し、ドライバ回路９３
ａのエミッタをゲート回路９５ａの一方の入力端子と接
続するというように、シフトレジスタ回路の各出力端子
ａ〜ｄ、各ドライバ回路９３ａ〜９３ｄ及び各ゲート回
路９５ａ〜９５ｄ間をそれぞれ接続してある。そして、
各ゲート回路９３ａ〜９３ｄのコレクタに電源Ｖ_DDをそ
れぞれ接続してあり、各ゲート回路９５ａ〜９５ｄの他
方の入力端子にはストローブ信号（図中ＳＴＢで示
す。）が供給される構成としてある。また、シフトレジ
スタ回路９１には、その出力端子ａ〜ｄを順次に所定時
間所定電位にするためのロード信号（図中ＬＯＤで示
す。）が供給される構成としてある。

【００３８】また、この実施例の印字データ供給部１０
０は、ｎ／ｍ段のレジスタを有するシフトレジスタ回路
１０１と、ｎ／ｍビットの容量を有するラッチ回路１０
３と、ｎ／ｍ個のアンド回路１０５と、各アンド回路１
０５の出力端子に接続されＮＰＮトラジスタ及び抵抗で
構成されたドライバ回路１０７とで構成してある。シフ
トレジスタ回路１０１には、印字データ（図中ＤＡＴＡ
で示す。）及びクロック信号（図中ＣＬＫで示す。）が
入力される。ラッチ回路１０３にはラッチ信号（図中Ｌ
ａｔｃｈで示す。）が入力される。各アンド回路１０５
の一方の入力端子はラッチ回路１０３と接続してあり、
他方の入力端子にはストローブ信号（ＳＴＢ）が供給さ
れる構成としてある。さらに、この印字データ供給部１
００は、図示しないロジック電源Ｖ_CCとロジックグラン
ドＶ_SSとにそれぞれ接続してある。

【００３９】そして、発光素子アレイ８０の各第１配線
４７と、スイッチングドライバ部９０のゲート回路９５
ａ〜９５ｄの出力端子Ｇ₁〜Ｇ₄とを、重複なく接続し
てあり、また、発光素子アレイ８０の各第２配線４９
と、印字データ供給部１００の各ドライバ回路１０７と
を重複なく接続してある。これら接続は例えばワイヤボ
ンディングによって行なう。

【００４０】次に、この第１実施例の光プリントヘッド
の理解を深めるために、この第１実施例の光プリントヘ
ッドの駆動方法について主に図６及び図７（Ａ）〜
（Ｊ）を参照して説明する。ここで、図７はこの第１実
施例の光プリントヘッドの動作説明に供するタイムチャ
ートである。

【００４１】印字データ供給部１００のシフトレジスタ
回路１０１に、クロック信号ＣＬＫに応じ、印字データ
ＤＡＴＡが順次に入力される。ただし、この場合のクロ
ック信号の周波数は従来の駆動方法の場合のｍ倍（図１
２を用い説明した場合のｍ倍）、この例では４倍として
ある。また、印字データとしては、１ライン分（ｎ個
分）ではなく、ｎ／ｍ個分即ちこの場合はｎ／４個分の
データ、具体的には、発光素子アレイ８０の例えば左か
ら第１番目、第５番目、第９番目、・・・の印字デー
タ、若しくは、第２番目、第６番目、第１０番目、・・
・の印字データ、若しくは、第３番目、第７番目、第１
１番目、・・・の印字データ、若しくは、第４番目、第
８番目、第１２番目、・・・の印字データが入力され
る。なお、このような印字データの並び変えは１ライン
分のメモリとカウンタ回路とによって容易に行なえる。
次に、ラツチ回路は、シフトレジスタ回路１０１の印字
データをＬａｔｃｈ信号に応じ取り込む。ただし、この
取り込みは従来の駆動方法の場合の１／ｍ（図１２を用
い説明した場合の１／ｍ）即ち１／４の周期で行なう。
比較のために従来の駆動方法でのＬａｔｃｈ信号を図７
に破線で示した。

【００４２】一方、スイッチングドライバ部９０では、
ロード信号ＬＯＤによってシフトレジスタ回路９１の出
力端子ａ〜ｄのうちのいずれか（印字データを供給した
い系に対応する端子である。）がＨｉｇｈ状態とされ
る。これに応じ、対応するトランジスタ（９３ａ〜９３
ｄのいずれか）がオン状態と成り、さらに、対応するゲ
ート回路（９５ａ〜９５ｄのいずれか）の一方の入力端
子はＨｉｇｈ状態となる。

【００４３】このような状態において、印字データ供給
部１００の各アンド回路１０５及びスイッチングドライ
バ部の各ゲート回路９５ａ〜９５ｄに供給するストロー
ブ信号ＳＴＢをＨｉｇ状態とすると、印字データ供給部
１００の各アンド回路１０５及びスイッチングドライバ
部の各ゲート回路９５ａ〜９５ｄはＳＴＢがＨｉｇｈ状
態の間有効となる。この結果、スイッチングドライバ部
のゲート回路９５ａ〜９５ｄのうちの１つの出力端子
（Ｇ₁〜Ｇ₄のいずれか）がＨｉｇｈとなるので、発光
素子アレイ８０の４本の第１配線４７のうちのこのＨｉ
ｇｈ状態の出力端子に接続されている第１配線４７に所
属する各スイッチング素子４５がオン状態となり、他
方、印字データ供給部１００からｎ／ｍ個の印字データ
がこれらオン状態のスイッチング素子４５を介し対応す
るｎ／ｍ個の発光素子４３にそれぞれ供給される。これ
ら発光素子では印字データの内容（発光の指定か消光の
指定かの内容）に応じて発光または消光状態となる。こ
のｎ／ｍ個分の発光素子の駆動が時分割で行なわれるこ
とにより、１ライン分の印字データの供給が行なえる。

【００４４】２−２．光プリントヘッドの第２実施例図８は、上述の第一発明の第２実施例の発光素子アレイ
を用い構成した光プリントヘッド（第２実施例の光プリ
ントヘッド）の等価回路図である。図８において、８４
が第２実施例の発光素子アレイであり、１０２がこの第
２実施例で用いる印字データ供給部である。第２実施例
の発光素子アレイ８４は個別のＬＥＤ４３のスイッチン
グ素子４５に対する接続極性が第１実施例の場合と逆で
あるため、この第２実施例の光プリントヘッドでは、印
字データ供給部１０２のドライバ回路１０７ａのＮＰＮ
トランジスタの極性を第１実施例の場合の逆にし、さら
に、このドライバ回路１０７側から個別のＬＥＤ側に電
流経路が形成されるように電源を接続してある。それ以
外の構成は第１実施例の光プリントヘッドと同じとして
ある。この第２実施例の光プリントヘッドは第１実施例
のものと同様に駆動できる。

【００４５】上述においては、この出願の第一発明およ
び第二発明の各実施例についてそれぞれ説明したが、こ
れら発明は上述の実施例に限られない。

【００４６】例えば、上述の発光素子はＧａＡｓを基材
として構成していたが、例えば、ＧａＡｓＰを用いる等
他の好適な材料を用いても良い。また、スイッチング素
子、スイッチングドライバ回路、印字データ供給部それ
ぞれの構成は一例にすぎず他の構成でも勿論良い。ま
た、上述においては、第１配線４７の本数ｍを４本とし
１ラインを４分割駆動する例を説明したが、ｍは４に限
られず２以上の任意の数にできる。

【００４７】

【発明の効果】上述した説明からも明らかなように、こ
の出願の第一発明の発光素子アレイによれば、発光素子
アレイ中のｎ個の個別発光素子がｍ個のグループにグル
ープ分けされた発光素子アレイであって、これらグルー
プ単位毎で発光素子を時分割駆動し得る発光素子アレイ
が得られる。このため、この発光素子アレイでは外部駆
動用ＩＣと接続するに必要な接続点数はｎ／ｍ個で済む
ので、従来ｎ本必要であったワイヤボンディング数をｎ
／ｍにできる。したがって、より高解像度の発光素子ア
レイ（例えば１２００ドット／インチの解像度のもの）
の作製も行ない易くなる。また、時分割駆動が可能なた
め従来ｎ個必要であった駆動素子数もｎ／ｍ個で済むか
ら駆動用ＩＣの駆動素子数の低減が図れ、よって、駆動
用ＩＣのコスト低減が図れる。

【００４８】また、第二発明の光プリントヘッドの構成
によれば、第一発明の発光素子アレイのグループ分けさ
れた各グループを、スイッチングドライバ部により順次
に選択できる。そしてこのように選択されたグループの
各発光素子用の印字データはデータ供給部により各発光
素子に供給できる。このため、第一発明の発光素子アレ
イを有効に使用できる。

【図面の簡単な説明】

【図１】第１及び第２実施例の発光素子アレイの説明に
供する要部斜視図である。

【図２】第１実施例の発光素子アレイの要部断面図であ
る。

【図３】第１実施例の発光素子アレイの等価回路図であ
る。

【図４】第２実施例の発光素子アレイの要部断面図であ
る。

【図５】第２実施例の発光素子アレイの等価回路図であ
る。

【図６】第１実施例の光プリントヘッドの等価回路図で
ある。

【図７】第１及び第２実施例の光プリントヘッドの動作
説明に供する図である。

【図８】第２実施例の光プリントヘッドの等価回路図で
ある。

【図９】光プリンタの一般的な構成を示したブロック図
である。

【図１０】従来の光プリントヘッドの全体構成を示した
平面図である。

【図１１】従来の光プリントヘッドの要部拡大斜視図で
ある。

【図１２】従来の光プリントヘッドの等価回路図であ
る。

【符号の説明】

４１：半導体基板（例えばｐ型ＧａＡｓ基板又はｎ型Ｇ
ａＡｓ基板）４３：発光素子（例えば発光ダイオード）４５：スイッチング素子（例えば電界効果トランジス
タ）４５ａ：スイッイング素子の第１の端子（例えばソース
電極）４５ｂ：スイッチング素子の第２の端子（例えばドレイ
ン電極）４５ｃ：スイッチング素子の制御端子（例えばゲート電
極）４７：第１配線４７ａ：ボンディング
パッド４９：第２配線４９ａ：ボンディング
パッド８０：第１実施例の発光素子アレイ８４：第２実施例の発光素子アレイ９０：スイッチングドライバ部１００：印字データ供給部１０２：第２実施例の印字データ供給部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 2/455 Ｈ０４Ｎ 1/036 Ａ 8721−5Ｃ

Claims

【特許請求の範囲】

【請求項１】半導体基板と、該半導体基板に形成された下記の（ａ）〜（ｄ）とを具
えたことを特徴とする発光素子アレイ（ただし、ｍ，ｎ
は、ｍ＞２かつｎ＞ｍを満足する整数である。）。（ａ）ｎ個の発光素子。（ｂ）前記ｎ個の発光素子に１対１対応で第１の端子を
介し接続されるｎ個のスイッチング素子であって、それ
ぞれは前記第１の端子、第２の端子及び制御端子を有す
るｎ個のスイッチング素子。（ｃ）前記ｎ個のスイッチング素子のうちのｎ／ｍ個ず
つのスイッチング素子の制御端子同士を接続するｍ本の
第１配線。（ｄ）前記第１配線単位に区分けされるｍ個のスイッチ
素子群から重複することなく１個ずつ選ばれたｍ個のス
イッチング素子の第２の端子同士を接続するｎ／ｍ本の
第２配線。
【請求項２】請求項１に記載の発光素子アレイにおい
て、前記ｍ本の第１配線各々の、前記制御端子側とは反対側
の端部をそれぞれボンディングパッドとしてあり、前記ｎ／ｍ本の第２配線各々の、前記第２の端子側とは
反対側の端部をそれぞれボンディングパッドとしてある
ことを特徴とする発光素子アレイ。
【請求項３】請求項１または２に記載の発光素子アレ
イと、該発光素子アレイのｍ本の第１配線を順次に選択的に所
定時間所定電位とし、該選択された第１配線に所属する
各スイッチング素子をオン状態とするためのスイッチン
グドライバ部と、前記発光素子アレイのｎ／ｍ本の第２配線に印字データ
をそれぞれ供給するための印字データ供給部とを具えた
ことを特徴とする光プリントヘッド。