JPH06177754A - 位相同期発振回路 - Google Patents
位相同期発振回路Info
- Publication number
- JPH06177754A JPH06177754A JP4329065A JP32906592A JPH06177754A JP H06177754 A JPH06177754 A JP H06177754A JP 4329065 A JP4329065 A JP 4329065A JP 32906592 A JP32906592 A JP 32906592A JP H06177754 A JPH06177754 A JP H06177754A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- phase
- divided
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 title description 4
- 238000001514 detection method Methods 0.000 claims abstract description 45
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 入力基準クロックの“断”から“有り”への
変化及びその逆の変化時における出力の位相変動を抑え
る。 【構成】 断検出回路１６によって基準クロック信号Ｒ
Ｃの“断”を検出した場合、予備の発振器１８から出力
される予備のクロック信号ＢＣをＭ分周回路１９によっ
てＭ分周したクロック信号ＭＣに対して、電圧制御発振
器１３から出力される出力クロック信号ＯＣをＮ分周回
路１４によってＮ分周したクロック信号ＮＣで位相制御
する。一方、基準クロック信号ＲＣが正常の場合には、
基準クロック信号ＲＣをＬ分周回路１７でＬ分周したク
ロック信号ＬＣに対して、電圧制御発振器１３から出力
される出力クロック信号ＯＣをＮ分周回路１４によって
Ｎ分周したクロック信号ＮＣで位相制御する。
変化及びその逆の変化時における出力の位相変動を抑え
る。 【構成】 断検出回路１６によって基準クロック信号Ｒ
Ｃの“断”を検出した場合、予備の発振器１８から出力
される予備のクロック信号ＢＣをＭ分周回路１９によっ
てＭ分周したクロック信号ＭＣに対して、電圧制御発振
器１３から出力される出力クロック信号ＯＣをＮ分周回
路１４によってＮ分周したクロック信号ＮＣで位相制御
する。一方、基準クロック信号ＲＣが正常の場合には、
基準クロック信号ＲＣをＬ分周回路１７でＬ分周したク
ロック信号ＬＣに対して、電圧制御発振器１３から出力
される出力クロック信号ＯＣをＮ分周回路１４によって
Ｎ分周したクロック信号ＮＣで位相制御する。
Description
【０００１】
【産業上の利用分野】本発明は位相同期発振回路に関
し、特に、外部同期網に障害が発生した時、基準クロッ
ク信号を内部の発振器のクロック信号に切り替える、外
部同期網従属用の位相同期発振回路に関する。
し、特に、外部同期網に障害が発生した時、基準クロッ
ク信号を内部の発振器のクロック信号に切り替える、外
部同期網従属用の位相同期発振回路に関する。
【０００２】
【従来の技術】図４に従来の位相同期発振回路を示す。
位相同期発振回路は、入力周波数ｆiをもつ基準クロッ
ク信号ＲＣを入力する入力端子１１と、出力周波数ｆo
をもつ出力クロック信号ＯＣを出力する出力端子１２と
を有する。本位相同期発振回路が位相同期状態では、出
力周波数ｆo は入力周波数ｆi のＮ（Ｎは２以上の整
数）倍の周波数である。
位相同期発振回路は、入力周波数ｆiをもつ基準クロッ
ク信号ＲＣを入力する入力端子１１と、出力周波数ｆo
をもつ出力クロック信号ＯＣを出力する出力端子１２と
を有する。本位相同期発振回路が位相同期状態では、出
力周波数ｆo は入力周波数ｆi のＮ（Ｎは２以上の整
数）倍の周波数である。
【０００３】位相同期発振回路は、後述する制御電圧Ｃ
Ｖに基づいて出力クロック信号ＯＣを発振する電圧制御
発振器１３を有する。すなわち、電圧制御発振器１３は
制御電圧ＣＶにより出力クロック信号ＯＣの出力周波数
ｆo を変える。出力クロック信号ＯＣはＮ分周回路１４
に供給される。Ｎ分周回路１４は出力クロック信号ＯＣ
の出力周波数ｆo をＮ分周し、Ｎ分周したクロック信号
ＮＣを出力する。Ｎ分周したクロック信号ＮＣは、位相
同期状態では、入力周波数ｆi に等しい周波数をもつ。
このＮ分周したクロック信号ＮＣは位相比較回路１５の
一方の入力に供給される。この位相比較回路１５の他方
の入力には入力端子１１から基準クロック信号ＲＣが供
給される。位相比較回路１５は基準クロック信号ＲＣと
Ｎ分周したクロック信号ＮＣとを位相比較し、それらの
間の位相差を表わす電圧を制御電圧ＣＶとして電圧制御
発振器１３へ供給する。
Ｖに基づいて出力クロック信号ＯＣを発振する電圧制御
発振器１３を有する。すなわち、電圧制御発振器１３は
制御電圧ＣＶにより出力クロック信号ＯＣの出力周波数
ｆo を変える。出力クロック信号ＯＣはＮ分周回路１４
に供給される。Ｎ分周回路１４は出力クロック信号ＯＣ
の出力周波数ｆo をＮ分周し、Ｎ分周したクロック信号
ＮＣを出力する。Ｎ分周したクロック信号ＮＣは、位相
同期状態では、入力周波数ｆi に等しい周波数をもつ。
このＮ分周したクロック信号ＮＣは位相比較回路１５の
一方の入力に供給される。この位相比較回路１５の他方
の入力には入力端子１１から基準クロック信号ＲＣが供
給される。位相比較回路１５は基準クロック信号ＲＣと
Ｎ分周したクロック信号ＮＣとを位相比較し、それらの
間の位相差を表わす電圧を制御電圧ＣＶとして電圧制御
発振器１３へ供給する。
【０００４】
【発明が解決しようとする課題】図４に示す従来の位相
同期発振回路は、基準クロック信号ＲＣが“断”となっ
た場合の出力クロック信号ＯＣの出力周波数ｆo は、電
圧制御発振器１３の発振周波数偏差及び位相比較回路１
５の安定度に依存する。このため、高精度の出力周波数
ｆo を得るためには、高精度の電圧制御発振器１３及び
高安定の位相比較回路１５を必要とした。
同期発振回路は、基準クロック信号ＲＣが“断”となっ
た場合の出力クロック信号ＯＣの出力周波数ｆo は、電
圧制御発振器１３の発振周波数偏差及び位相比較回路１
５の安定度に依存する。このため、高精度の出力周波数
ｆo を得るためには、高精度の電圧制御発振器１３及び
高安定の位相比較回路１５を必要とした。
【０００５】また、基準クロック信号ＲＣが“断”から
“有り”へ変化したとき、基準クロック信号ＲＣの位相
とＮ分周したクロック信号ＮＣの位相とが不定となる。
このため、電圧制御発振器１３から出力される出力クロ
ック信号ＯＣは、最悪の場合、図５に示すように、その
出力周波数ｆo が許容値を越えて大きく変動してしま
う。図５において、ｆodは所望の出力周波数を示す。こ
のような状況では、この出力クロック信号ＯＣをクロッ
クとして使用している回路が誤動作してしまうという問
題があった。
“有り”へ変化したとき、基準クロック信号ＲＣの位相
とＮ分周したクロック信号ＮＣの位相とが不定となる。
このため、電圧制御発振器１３から出力される出力クロ
ック信号ＯＣは、最悪の場合、図５に示すように、その
出力周波数ｆo が許容値を越えて大きく変動してしま
う。図５において、ｆodは所望の出力周波数を示す。こ
のような状況では、この出力クロック信号ＯＣをクロッ
クとして使用している回路が誤動作してしまうという問
題があった。
【０００６】したがって、本発明の目的は、基準クロッ
ク信号の“断”から“有り”への変化およびその逆の変
化時における、出力クロック信号の位相変動を抑えるこ
とができる位相同期発振回路を提供することにある。
ク信号の“断”から“有り”への変化およびその逆の変
化時における、出力クロック信号の位相変動を抑えるこ
とができる位相同期発振回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明の第１の態様に係
る位相同期発振回路は、入力周波数をもつ基準クロック
信号を受信し、この基準クロック信号が正常である場合
に、基準クロック信号に対して位相同期し、かつ入力周
波数の（Ｎ／Ｌ）（ＮおよびＬはそれぞれ２以上の整
数）倍の出力周波数をもつ出力クロック信号を出力し、
受信した基準クロック信号が“断”となった場合に内部
で作成した位相のクロック信号を出力クロック信号とし
て出力する回路である。
る位相同期発振回路は、入力周波数をもつ基準クロック
信号を受信し、この基準クロック信号が正常である場合
に、基準クロック信号に対して位相同期し、かつ入力周
波数の（Ｎ／Ｌ）（ＮおよびＬはそれぞれ２以上の整
数）倍の出力周波数をもつ出力クロック信号を出力し、
受信した基準クロック信号が“断”となった場合に内部
で作成した位相のクロック信号を出力クロック信号とし
て出力する回路である。
【０００８】本発明の第１の態様によれば、上記位相同
期発振回路は、基準クロック信号の“断”を検出し、こ
の基準クロック信号の“断”か“有り”かのいずれか一
方を示す断検出信号を出力する断検出回路と、制御電圧
に基づいて出力クロック信号を発振する電圧制御発振器
と、出力クロック信号をＮ分周し、Ｎ分周したクロック
信号とこのＮ分周したクロック信号の位相を示す第１の
位相信号とを出力する第１の分周回路と、入力周波数の
（Ｍ／Ｌ）（Ｍは２以上の整数）倍の周波数の予備のク
ロック信号を発振する予備の発振器と、断検出信号が
“断”を示しているときには任意の位相で、断検出信号
が“有り”を示しているときには第１の位相信号で示さ
れる位相で、予備のクロック信号をＭ分周し、Ｍ分周し
たクロック信号とこのＭ分周したクロック信号の位相を
示す第２の位相信号とを出力する第２の分周回路と、断
検出信号が“有り”を示しているときには任意の位相で
基準クロック信号をＬ分周してＬ分周したクロック信号
を出力すると共に、断検出信号が“断”を示していると
きには第２の位相信号で示される位相で分周を開始でき
るように待機している第３の分周回路と、Ｌ分周したク
ロック信号とＭ分周したクロック信号とを受け、断検出
信号が“有り”を示しているときにはＬ分周したクロッ
ク信号を、断検出信号が“断”を示しているときにはＭ
分周したクロック信号を、選択したクロック信号として
選択して出力する選択回路と、選択したクロック信号と
Ｎ分周したクロック信号とを位相比較し、それらの位相
差を表わす電圧を制御電圧として電圧制御発振器に供給
する位相比較回路とを有することを特徴とする。
期発振回路は、基準クロック信号の“断”を検出し、こ
の基準クロック信号の“断”か“有り”かのいずれか一
方を示す断検出信号を出力する断検出回路と、制御電圧
に基づいて出力クロック信号を発振する電圧制御発振器
と、出力クロック信号をＮ分周し、Ｎ分周したクロック
信号とこのＮ分周したクロック信号の位相を示す第１の
位相信号とを出力する第１の分周回路と、入力周波数の
（Ｍ／Ｌ）（Ｍは２以上の整数）倍の周波数の予備のク
ロック信号を発振する予備の発振器と、断検出信号が
“断”を示しているときには任意の位相で、断検出信号
が“有り”を示しているときには第１の位相信号で示さ
れる位相で、予備のクロック信号をＭ分周し、Ｍ分周し
たクロック信号とこのＭ分周したクロック信号の位相を
示す第２の位相信号とを出力する第２の分周回路と、断
検出信号が“有り”を示しているときには任意の位相で
基準クロック信号をＬ分周してＬ分周したクロック信号
を出力すると共に、断検出信号が“断”を示していると
きには第２の位相信号で示される位相で分周を開始でき
るように待機している第３の分周回路と、Ｌ分周したク
ロック信号とＭ分周したクロック信号とを受け、断検出
信号が“有り”を示しているときにはＬ分周したクロッ
ク信号を、断検出信号が“断”を示しているときにはＭ
分周したクロック信号を、選択したクロック信号として
選択して出力する選択回路と、選択したクロック信号と
Ｎ分周したクロック信号とを位相比較し、それらの位相
差を表わす電圧を制御電圧として電圧制御発振器に供給
する位相比較回路とを有することを特徴とする。
【０００９】本発明の第２の態様に係る位相同期発振回
路は、入力周波数をもつ基準クロック信号を受信し、こ
の基準クロック信号が正常である場合に、基準クロック
信号に対して位相同期し、かつ入力周波数のＮ（Ｎは２
以上の整数）倍の出力周波数をもつ出力クロック信号を
出力し、受信した基準クロック信号が“断”となった場
合に内部で作成した位相のクロック信号を出力クロック
信号として出力する回路である。
路は、入力周波数をもつ基準クロック信号を受信し、こ
の基準クロック信号が正常である場合に、基準クロック
信号に対して位相同期し、かつ入力周波数のＮ（Ｎは２
以上の整数）倍の出力周波数をもつ出力クロック信号を
出力し、受信した基準クロック信号が“断”となった場
合に内部で作成した位相のクロック信号を出力クロック
信号として出力する回路である。
【００１０】本発明の第２の態様によれば、上記位相同
期発振回路は、基準クロック信号の“断”を検出し、こ
の基準クロック信号の“断”か“有り”かのいずれか一
方を示す断検出信号を出力する断検出回路と、制御電圧
に基づいて出力クロック信号を発振する電圧制御発振器
と、出力クロック信号をＮ分周し、Ｎ分周したクロック
信号とこのＮ分周したクロック信号の位相を示す位相信
号とを出力する第１の分周回路と、入力周波数のＭ（Ｍ
は２以上の整数）倍の周波数の予備のクロック信号を発
振する予備の発振器と、断検出信号が“断”を示してい
るときには任意の位相で、断検出信号が“有り”を示し
ているときには位相信号で示される位相で、予備のクロ
ック信号をＭ分周し、Ｍ分周したクロック信号を出力す
る第２の分周回路と、基準クロック信号とＭ分周したク
ロック信号とを受け、断検出信号が“有り”を示してい
るときには基準クロック信号を、断検出信号が“断”を
示しているときにはＭ分周したクロック信号を、選択し
たクロック信号として選択して出力する選択回路と、選
択したクロック信号とＮ分周したクロック信号とを位相
比較し、それらの位相差を表わす電圧を制御電圧として
電圧制御発振器に供給する位相比較回路とを有すること
を特徴とする。
期発振回路は、基準クロック信号の“断”を検出し、こ
の基準クロック信号の“断”か“有り”かのいずれか一
方を示す断検出信号を出力する断検出回路と、制御電圧
に基づいて出力クロック信号を発振する電圧制御発振器
と、出力クロック信号をＮ分周し、Ｎ分周したクロック
信号とこのＮ分周したクロック信号の位相を示す位相信
号とを出力する第１の分周回路と、入力周波数のＭ（Ｍ
は２以上の整数）倍の周波数の予備のクロック信号を発
振する予備の発振器と、断検出信号が“断”を示してい
るときには任意の位相で、断検出信号が“有り”を示し
ているときには位相信号で示される位相で、予備のクロ
ック信号をＭ分周し、Ｍ分周したクロック信号を出力す
る第２の分周回路と、基準クロック信号とＭ分周したク
ロック信号とを受け、断検出信号が“有り”を示してい
るときには基準クロック信号を、断検出信号が“断”を
示しているときにはＭ分周したクロック信号を、選択し
たクロック信号として選択して出力する選択回路と、選
択したクロック信号とＮ分周したクロック信号とを位相
比較し、それらの位相差を表わす電圧を制御電圧として
電圧制御発振器に供給する位相比較回路とを有すること
を特徴とする。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】図１を参照すると、本発明の第１の実施例
に係る位相同期発振回路は、入力周波数ｆi をもつ基準
クロック信号ＲＣを受信し、この基準クロック信号ＲＣ
が正常である場合に、基準クロック信号ＲＣに対して位
相同期し、かつ入力周波数ｆi の（Ｎ／Ｌ）（Ｎおよび
Ｌはそれぞれ２以上の整数）倍の出力周波数ｆo をもつ
出力クロック信号ＯＣを出力し、受信した基準クロック
信号ＲＣが“断”となった場合に内部で作成した位相の
クロック信号を出力クロック信号ＯＣとして出力する回
路である。
に係る位相同期発振回路は、入力周波数ｆi をもつ基準
クロック信号ＲＣを受信し、この基準クロック信号ＲＣ
が正常である場合に、基準クロック信号ＲＣに対して位
相同期し、かつ入力周波数ｆi の（Ｎ／Ｌ）（Ｎおよび
Ｌはそれぞれ２以上の整数）倍の出力周波数ｆo をもつ
出力クロック信号ＯＣを出力し、受信した基準クロック
信号ＲＣが“断”となった場合に内部で作成した位相の
クロック信号を出力クロック信号ＯＣとして出力する回
路である。
【００１３】本実施例の位相同期発振回路は、断検出回
路１６と、Ｌ分周回路１７と、予備の発振器１８と、Ｍ
分周回路１９と、選択回路２０とを有している点を除い
て、図４に示したものと同様の構成を有する。図４に示
すものと同様の機能を有するものには同一参照符号を付
して、それらの説明を省略する。Ｎ分周回路１４はＮ分
周したクロック信号ＮＣばかりでなく、このＮ分周した
クロック信号の位相を示す第１の位相信号Ｐ１をも出力
する。
路１６と、Ｌ分周回路１７と、予備の発振器１８と、Ｍ
分周回路１９と、選択回路２０とを有している点を除い
て、図４に示したものと同様の構成を有する。図４に示
すものと同様の機能を有するものには同一参照符号を付
して、それらの説明を省略する。Ｎ分周回路１４はＮ分
周したクロック信号ＮＣばかりでなく、このＮ分周した
クロック信号の位相を示す第１の位相信号Ｐ１をも出力
する。
【００１４】断検出回路１６は、基準クロック信号ＲＣ
の“断”を検出し、この基準クロック信号ＲＣの“断”
か“有り”かのいずれか一方を示す断検出信号ＩＤを出
力する。
の“断”を検出し、この基準クロック信号ＲＣの“断”
か“有り”かのいずれか一方を示す断検出信号ＩＤを出
力する。
【００１５】予備の発振器１８は、入力周波数ｆi の
（Ｍ／Ｌ）（Ｍは２以上の整数）倍の周波数の予備のク
ロック信号ＢＣを発振する。Ｍ分周回路１９は、断検出
信号ＩＤが“断”を示しているときには任意の位相で、
断検出信号ＩＤが“有り”を示しているときには第１の
位相信号Ｐ１で示される位相で、予備のクロック信号Ｂ
ＣをＭ分周し、Ｍ分周したクロック信号ＭＣとこのＭ分
周したクロック信号ＭＣの位相を示す第２の位相信号Ｐ
２とを出力する。
（Ｍ／Ｌ）（Ｍは２以上の整数）倍の周波数の予備のク
ロック信号ＢＣを発振する。Ｍ分周回路１９は、断検出
信号ＩＤが“断”を示しているときには任意の位相で、
断検出信号ＩＤが“有り”を示しているときには第１の
位相信号Ｐ１で示される位相で、予備のクロック信号Ｂ
ＣをＭ分周し、Ｍ分周したクロック信号ＭＣとこのＭ分
周したクロック信号ＭＣの位相を示す第２の位相信号Ｐ
２とを出力する。
【００１６】Ｌ分周回路１７は、断検出信号ＩＤが“有
り”を示しているときには任意の位相で基準クロック信
号ＲＣをＬ分周してＬ分周したクロック信号ＬＣを出力
すると共に、断検出信号ＩＤが“断”を示しているとき
には第２の位相信号Ｐ２で示される位相で分周を開始で
きるように待機している。選択回路２０は、Ｌ分周した
クロック信号ＬＣとＭ分周したクロック信号ＭＣとを受
け、断検出信号ＩＤが“有り”を示しているときにはＬ
分周したクロック信号ＬＣを、断検出信号ＩＤが“断”
を示しているときにはＭ分周したクロック信号ＭＣを、
選択したクロック信号ＳＣとして選択して出力する。こ
の選択したクロック信号ＳＣは位相比較回路１５の一方
の入力端子に供給される。従って、位相比較回路１５
は、選択したクロック信号ＳＣとＮ分周したクロック信
号ＮＣとを位相比較し、それらの位相差を表わす電圧を
制御電圧ＣＶとして電圧制御発振器１３に供給する。
り”を示しているときには任意の位相で基準クロック信
号ＲＣをＬ分周してＬ分周したクロック信号ＬＣを出力
すると共に、断検出信号ＩＤが“断”を示しているとき
には第２の位相信号Ｐ２で示される位相で分周を開始で
きるように待機している。選択回路２０は、Ｌ分周した
クロック信号ＬＣとＭ分周したクロック信号ＭＣとを受
け、断検出信号ＩＤが“有り”を示しているときにはＬ
分周したクロック信号ＬＣを、断検出信号ＩＤが“断”
を示しているときにはＭ分周したクロック信号ＭＣを、
選択したクロック信号ＳＣとして選択して出力する。こ
の選択したクロック信号ＳＣは位相比較回路１５の一方
の入力端子に供給される。従って、位相比較回路１５
は、選択したクロック信号ＳＣとＮ分周したクロック信
号ＮＣとを位相比較し、それらの位相差を表わす電圧を
制御電圧ＣＶとして電圧制御発振器１３に供給する。
【００１７】まず初めに、基準クロック信号ＲＣが正常
であった場合の動作について説明する。この場合、基準
クロック信号ＲＣはＬ分周回路１７によってＬ分周さ
れ、Ｌ分周したクロック信号ＬＣは選択回路２０を通
り、位相比較回路１５に供給される。位相比較回路１５
では電圧制御発振器１３の出力クロック信号ＯＣをＮ分
周回路１４によりＮ分周したクロック信号ＮＣとＬ分周
したクロック信号ＬＣとの間の位相差を検出し、この位
相差を表わす電圧を制御電圧ＣＶとして電圧制御発振器
１３に供給する。
であった場合の動作について説明する。この場合、基準
クロック信号ＲＣはＬ分周回路１７によってＬ分周さ
れ、Ｌ分周したクロック信号ＬＣは選択回路２０を通
り、位相比較回路１５に供給される。位相比較回路１５
では電圧制御発振器１３の出力クロック信号ＯＣをＮ分
周回路１４によりＮ分周したクロック信号ＮＣとＬ分周
したクロック信号ＬＣとの間の位相差を検出し、この位
相差を表わす電圧を制御電圧ＣＶとして電圧制御発振器
１３に供給する。
【００１８】以上のことにより、電圧制御発振器１３の
出力クロック信号ＯＣは基準クロック信号ＲＣと位相同
期がとられる。このとき、Ｍ分周回路１９から出力され
るＭ分周したクロック信号ＭＣは、断検出回路１６から
送出される断検出信号ＩＤが“有り”を示しているの
で、Ｎ分周回路１４から出力される第１の位相信号Ｐ１
で示す位相（Ｌ分周したクロック信号ＬＣとほぼ同じ位
相）に強制的に一致させられる。
出力クロック信号ＯＣは基準クロック信号ＲＣと位相同
期がとられる。このとき、Ｍ分周回路１９から出力され
るＭ分周したクロック信号ＭＣは、断検出回路１６から
送出される断検出信号ＩＤが“有り”を示しているの
で、Ｎ分周回路１４から出力される第１の位相信号Ｐ１
で示す位相（Ｌ分周したクロック信号ＬＣとほぼ同じ位
相）に強制的に一致させられる。
【００１９】ここで、断検出信号１６が基準クロック信
号ＲＣの“断”を検出して、“断”を示す断検出信号Ｉ
Ｄを出力したとする。この場合、選択回路２０はＭ分周
したクロック信号ＭＣを選択したクロック信号ＳＣとし
て選択する。位相比較回路１５ではＭ分周したクロック
信号ＭＣとＮ分周したクロック信号ＮＣとを位相比較
し、それらの位相差を表わす電圧を制御電圧ＣＶとして
出力する。これにより、電圧制御発振器１３の出力クロ
ック信号ＯＣを予備の発振器１８から出力される予備の
クロック信号ＢＣに位相同期させる。
号ＲＣの“断”を検出して、“断”を示す断検出信号Ｉ
Ｄを出力したとする。この場合、選択回路２０はＭ分周
したクロック信号ＭＣを選択したクロック信号ＳＣとし
て選択する。位相比較回路１５ではＭ分周したクロック
信号ＭＣとＮ分周したクロック信号ＮＣとを位相比較
し、それらの位相差を表わす電圧を制御電圧ＣＶとして
出力する。これにより、電圧制御発振器１３の出力クロ
ック信号ＯＣを予備の発振器１８から出力される予備の
クロック信号ＢＣに位相同期させる。
【００２０】このとき、Ｎ分周したクロック信号ＮＣと
Ｍ分周したクロック信号ＭＣとの間の位相差により発生
した制御電圧ＣＶで電圧制御発振器１３から出力される
出力クロック信号ＯＣが位相ジャンプを起こさない程度
に、第１の位相信号Ｐ１によってＭ分周したクロック信
号ＭＣの位相を設定する。これにより、出力クロック信
号ＯＣの不連続を防止することが出来る。また、基準ク
ロック信号ＲＣが“断”のときには、Ｌ分周回路１７は
分周動作を停止しているが、“断”を示す断検出信号Ｉ
Ｄにより、Ｍ分周回路１９から出力される第２の位相信
号Ｐ２で示される位相で分周を開始できるように、待機
状態となっている。
Ｍ分周したクロック信号ＭＣとの間の位相差により発生
した制御電圧ＣＶで電圧制御発振器１３から出力される
出力クロック信号ＯＣが位相ジャンプを起こさない程度
に、第１の位相信号Ｐ１によってＭ分周したクロック信
号ＭＣの位相を設定する。これにより、出力クロック信
号ＯＣの不連続を防止することが出来る。また、基準ク
ロック信号ＲＣが“断”のときには、Ｌ分周回路１７は
分周動作を停止しているが、“断”を示す断検出信号Ｉ
Ｄにより、Ｍ分周回路１９から出力される第２の位相信
号Ｐ２で示される位相で分周を開始できるように、待機
状態となっている。
【００２１】次に、基準クロック信号ＲＣが“断”から
“有り”へ遷移したとする。この場合、断検出回路１６
は“有り”を示す断検出信号ＩＤを出力するので、選択
回路２０は、再び、選択したクロック信号ＳＣとしてＬ
分周したクロック信号ＬＣを選択するので、電圧制御発
振器１３から出力される出力クロック信号ＯＣは基準ク
ロック信号ＲＣに位相同期する。
“有り”へ遷移したとする。この場合、断検出回路１６
は“有り”を示す断検出信号ＩＤを出力するので、選択
回路２０は、再び、選択したクロック信号ＳＣとしてＬ
分周したクロック信号ＬＣを選択するので、電圧制御発
振器１３から出力される出力クロック信号ＯＣは基準ク
ロック信号ＲＣに位相同期する。
【００２２】このときも、Ｎ分周したクロック信号ＮＣ
とＬ分周したクロック信号ＬＣとの間の位相差により発
生した制御電圧ＣＶで電圧制御発振器１３から出力され
る出力クロック信号ＯＣが位相ジャンプを起こさない程
度に、第２の位相信号Ｐ２によってＬ分周したクロック
信号ＬＣの位相を設定することで、出力クロック信号Ｏ
Ｃの不連続を防止することが出来る。
とＬ分周したクロック信号ＬＣとの間の位相差により発
生した制御電圧ＣＶで電圧制御発振器１３から出力され
る出力クロック信号ＯＣが位相ジャンプを起こさない程
度に、第２の位相信号Ｐ２によってＬ分周したクロック
信号ＬＣの位相を設定することで、出力クロック信号Ｏ
Ｃの不連続を防止することが出来る。
【００２３】図２を参照すると、本発明の第２の実施例
による位相同期発振回路は、Ｌ分周回路１７を省いた点
を除いて、図１に示すものと同様の構成を有する。すな
わち、基準クロック信号ＲＣは分周されずにそのまま選
択回路２０に供給される。この実施例では、図４に示し
た従来例と同様に、位相同期状態のとき、出力クロック
信号ＯＣの出力周波数ｆo は基準クロック信号ＲＣの入
力周波数ｆi のＮ倍であつ。また、予備の発振器１８か
ら出力される予備のクロック信号ＢＣの周波数は基準ク
ロック信号ＲＣの入力周波数ｆi のＭ倍である。
による位相同期発振回路は、Ｌ分周回路１７を省いた点
を除いて、図１に示すものと同様の構成を有する。すな
わち、基準クロック信号ＲＣは分周されずにそのまま選
択回路２０に供給される。この実施例では、図４に示し
た従来例と同様に、位相同期状態のとき、出力クロック
信号ＯＣの出力周波数ｆo は基準クロック信号ＲＣの入
力周波数ｆi のＮ倍であつ。また、予備の発振器１８か
ら出力される予備のクロック信号ＢＣの周波数は基準ク
ロック信号ＲＣの入力周波数ｆi のＭ倍である。
【００２４】図３に、本発明の位相同期発振回路におい
て、基準クロック信号ＲＣが“有り”から“断”となっ
たとき、及び“断”から“有り”へ変化したときの出力
クロック信号ＯＣの出力周波数ｆo の変動の様子を示
す。この図から明らかなように、基準クロック信号ＲＣ
が“有り”から“断”へ変化し及び“断”から“有り”
へ変化しても、その出力周波数ｆo は許容値を越えて大
きく変動することはなく、位相変動を抑えることができ
ることが分かる。
て、基準クロック信号ＲＣが“有り”から“断”となっ
たとき、及び“断”から“有り”へ変化したときの出力
クロック信号ＯＣの出力周波数ｆo の変動の様子を示
す。この図から明らかなように、基準クロック信号ＲＣ
が“有り”から“断”へ変化し及び“断”から“有り”
へ変化しても、その出力周波数ｆo は許容値を越えて大
きく変動することはなく、位相変動を抑えることができ
ることが分かる。
【００２５】
【発明の効果】以上説明したように本発明は、基準クロ
ック信号が“断”となったとき予備の発振器に切り替え
ることにより、出力周波数の精度は予備の発振器から出
力される信号の周波数によってのみ決定され、他の周波
数安定回路を必要としない。また、基準クロック信号が
“断”から“有り”へ変化し、および“有り”から
“断”へ変化したときに、切替えられるクロック信号の
位相をそれまで選択していたクロック信号の位相と一定
の関係にする事より、出力クロック信号が最悪の場合、
反転してしまうということが無くなる。これにより、例
えば、基準クロック信号が“断”の場合に自装置内の予
備の発振器に位相同期発振回路の出力クロック信号を位
相同期させ、基準クロック信号が入力された場合に外部
同期網へ従属同期するようなシステムにおいて、予備の
発振器から従属同期出力への変更またはその逆の変更に
伴う回路の誤動作を防止できる、という効果を奏する。
ック信号が“断”となったとき予備の発振器に切り替え
ることにより、出力周波数の精度は予備の発振器から出
力される信号の周波数によってのみ決定され、他の周波
数安定回路を必要としない。また、基準クロック信号が
“断”から“有り”へ変化し、および“有り”から
“断”へ変化したときに、切替えられるクロック信号の
位相をそれまで選択していたクロック信号の位相と一定
の関係にする事より、出力クロック信号が最悪の場合、
反転してしまうということが無くなる。これにより、例
えば、基準クロック信号が“断”の場合に自装置内の予
備の発振器に位相同期発振回路の出力クロック信号を位
相同期させ、基準クロック信号が入力された場合に外部
同期網へ従属同期するようなシステムにおいて、予備の
発振器から従属同期出力への変更またはその逆の変更に
伴う回路の誤動作を防止できる、という効果を奏する。
【図１】本発明の第１の実施例による位相同期発振回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】本発明の第２の実施例による位相同期発振回路
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】本発明の位相同期発振回路において、基準クロ
ック信号が“有り”から“断”となったとき、及び
“断”から“有り”へ変化したときの出力クロック信号
の出力周波数の変動の様子を示す図である。
ック信号が“有り”から“断”となったとき、及び
“断”から“有り”へ変化したときの出力クロック信号
の出力周波数の変動の様子を示す図である。
【図４】従来の位相同期発振回路の構成を示すブロック
図である。
図である。
【図５】従来の位相同期発振回路において、基準クロッ
ク信号が“断”から“有り”へ変化したときの出力クロ
ック信号の出力周波数の変動の様子を示す図である。
ク信号が“断”から“有り”へ変化したときの出力クロ
ック信号の出力周波数の変動の様子を示す図である。
１１ 入力端子 １２ 出力端子 １３ 電圧制御発振器 １４ Ｎ分周回路 １５ 位相比較回路 １６ 断検出回路 １７ Ｌ分周回路 １８ 予備の発振器 １９ Ｍ分周回路 ２０ 選択回路
Claims (2)
- 【請求項１】 入力周波数をもつ基準クロック信号を受
信し、該基準クロック信号が正常である場合に、前記基
準クロック信号に対して位相同期し、かつ前記入力周波
数の（Ｎ／Ｌ）（ＮおよびＬはそれぞれ２以上の整数）
倍の出力周波数をもつ出力クロック信号を出力し、前記
受信した基準クロック信号が“断”となった場合に内部
で作成した位相のクロック信号を前記出力クロック信号
として出力する、位相同期発振回路において、 前記基準クロック信号の“断”を検出し、該基準クロッ
ク信号の“断”か“有り”かのいずれか一方を示す断検
出信号を出力する断検出回路と、 制御電圧に基づいて前記出力クロック信号を発振する電
圧制御発振器と、 前記出力クロック信号をＮ分周し、Ｎ分周したクロック
信号と該Ｎ分周したクロック信号の位相を示す第１の位
相信号とを出力する第１の分周回路と、 前記入力周波数の（Ｍ／Ｌ）（Ｍは２以上の整数）倍の
周波数の予備のクロック信号を発振する予備の発振器
と、 前記断検出信号が“断”を示しているときには任意の位
相で、前記断検出信号が“有り”を示しているときには
前記第１の位相信号で示される位相で、前記予備のクロ
ック信号をＭ分周し、Ｍ分周したクロック信号と該Ｍ分
周したクロック信号の位相を示す第２の位相信号とを出
力する第２の分周回路と、 前記断検出信号が“有り”を示しているときには任意の
位相で前記基準クロック信号をＬ分周してＬ分周したク
ロック信号を出力すると共に、前記断検出信号が“断”
を示しているときには前記第２の位相信号で示される位
相で分周を開始できるように待機している第３の分周回
路と、 前記Ｌ分周したクロック信号と前記Ｍ分周したクロック
信号とを受け、前記断検出信号が“有り”を示している
ときには前記Ｌ分周したクロック信号を、前記断検出信
号が“断”を示しているときには前記Ｍ分周したクロッ
ク信号を、選択したクロック信号として選択して出力す
る選択回路と、 前記選択したクロック信号と前記Ｎ分周したクロック信
号とを位相比較し、それらの位相差を表わす電圧を前記
制御電圧として前記電圧制御発振器に供給する位相比較
回路とを有することを特徴とする位相同期発振回路。 - 【請求項２】 入力周波数をもつ基準クロック信号を受
信し、該基準クロック信号が正常である場合に、前記基
準クロック信号に対して位相同期し、かつ前記入力周波
数のＮ（Ｎは２以上の整数）倍の出力周波数をもつ出力
クロック信号を出力し、前記受信した基準クロック信号
が“断”となった場合に内部で作成した位相のクロック
信号を前記出力クロック信号として出力する、位相同期
発振回路において、 前記基準クロック信号の“断”を検出し、該基準クロッ
ク信号の“断”か“有り”かのいずれか一方を示す断検
出信号を出力する断検出回路と、 制御電圧に基づいて前記出力クロック信号を発振する電
圧制御発振器と、 前記出力クロック信号をＮ分周し、Ｎ分周したクロック
信号と該Ｎ分周したクロック信号の位相を示す位相信号
とを出力する第１の分周回路と、 前記入力周波数のＭ（Ｍは２以上の整数）倍の周波数の
予備のクロック信号を発振する予備の発振器と、 前記断検出信号が“断”を示しているときには任意の位
相で、前記断検出信号が“有り”を示しているときには
前記位相信号で示される位相で、前記予備のクロック信
号をＭ分周し、Ｍ分周したクロック信号を出力する第２
の分周回路と、 前記基準クロック信号と前記Ｍ分周したクロック信号と
を受け、前記断検出信号が“有り”を示しているときに
は前記基準クロック信号を、前記断検出信号が“断”を
示しているときには前記Ｍ分周したクロック信号を、選
択したクロック信号として選択して出力する選択回路
と、 前記選択したクロック信号と前記Ｎ分周したクロック信
号とを位相比較し、それらの位相差を表わす電圧を前記
制御電圧として前記電圧制御発振器に供給する位相比較
回路とを有することを特徴とする位相同期発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329065A JPH06177754A (ja) | 1992-12-09 | 1992-12-09 | 位相同期発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4329065A JPH06177754A (ja) | 1992-12-09 | 1992-12-09 | 位相同期発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177754A true JPH06177754A (ja) | 1994-06-24 |
Family
ID=18217224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4329065A Pending JPH06177754A (ja) | 1992-12-09 | 1992-12-09 | 位相同期発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177754A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020071604A (ja) * | 2018-10-30 | 2020-05-07 | 株式会社日立製作所 | クロック生成回路、半導体集積回路、及び、同半導体集積回路を備えた装置 |
-
1992
- 1992-12-09 JP JP4329065A patent/JPH06177754A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020071604A (ja) * | 2018-10-30 | 2020-05-07 | 株式会社日立製作所 | クロック生成回路、半導体集積回路、及び、同半導体集積回路を備えた装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373254A (en) | Method and apparatus for controlling phase of a system clock signal for switching the system clock signal | |
| JP3255418B2 (ja) | ディジタル制御の水晶発振器 | |
| US6731709B2 (en) | Phase locked loop and method that provide fail-over redundant clocking | |
| US6516422B1 (en) | Computer system including multiple clock sources and failover switching | |
| US6483361B1 (en) | Lock detector for determining phase lock condition in PLL on a period-by-period basis according to desired phase error | |
| JP4633706B2 (ja) | 電子回路及び電子回路を動作するための方法 | |
| US5483180A (en) | Data and clock recovery circuit | |
| KR20040089624A (ko) | 심리스 클록 | |
| JPH11308102A (ja) | 位相同期回路 | |
| JPH06177754A (ja) | 位相同期発振回路 | |
| JPS58139227A (ja) | クロツク供給回路の切替方式 | |
| US5867545A (en) | Phase-locked loop circuit | |
| JP3160904B2 (ja) | 位相同期発振回路装置 | |
| KR20000061197A (ko) | 복수의 위상동기루프를 이용한 클록 주파수 제어장치 및 방법 | |
| JPH0530095A (ja) | 位相同期発振回路 | |
| KR100262945B1 (ko) | 천이모드를이용한디지털위상고정루프의동기제어방법 | |
| JP3260567B2 (ja) | クロック生成回路 | |
| KR200242921Y1 (ko) | 시스템클럭이중화장치 | |
| JP2795008B2 (ja) | 位相同期発振回路の耐入力クロック断回路方式 | |
| JP3494867B2 (ja) | 従属クロック切替回路および従属クロック切替システム | |
| JP2001326627A (ja) | 同期源信号切替回路 | |
| JPH09261042A (ja) | 位相同期ループの引き込み方式 | |
| KR100346725B1 (ko) | 위상동기루우프회로 | |
| JPH0322706A (ja) | Ｐｌｌ装置 | |
| JPH03101311A (ja) | 位相同期発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010605 |