JPH06181255A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 トレンチ分離用溝や配線接続用穴を充填材で
埋込む半導体装置において、充填材に空洞が発生するこ
とがないとともに充填材の形成のためにエッチバック工
程を必要としない半導体装置を提供することを目的とす
る。 【構成】 シリコン酸化膜３によって囲まれた分離用溝
７００の側壁部分にポリシリコンからなるサイドウォー
ル膜４を設けて、そのサイドウォール膜４上にポリシリ
コンからなる充填材５を選択成長させて分離用溝７００
を埋込むように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置およびそ
の製造方法に関し、特に、凹部を有しその凹部に充填材
が埋込まれる半導体装置およびその製造方法に関する。

【０００２】

【従来の技術】従来、素子分離用の溝や電気的接続を行
なうための穴などの凹部を有し，その凹部に埋込材が充
填された半導体装置が知られている。すなわち、半導体
装置の素子の集積度を上げるための素子分離方法とし
て、従来のＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏ
ｎ ｏｆ Ｓｉｌｉｃｏｎ）酸化膜を使った分離方法に
代わって、半導体基板に素子を囲むような溝を形成しそ
の溝を充填材で埋込むという溝型分離（トレンチ分離）
法が用いられてきている。図１８は、従来のトレンチ分
離法により形成した素子分離構造を有する半導体装置を
示した断面構造図である。図１８を参照して、従来のト
レンチ分離法による素子分離構造を有する半導体装置
は、シリコン基板１０１と、シリコン基板１０１の主表
面上の所定領域に形成されたトレンチ溝（分離用溝）７
００と、トレンチ溝７００の内表面上に形成されたシリ
コン酸化膜１０３と、シリコン基板１０１の上部表面上
に形成されたシリコン酸化膜１０２と、シリコン酸化膜
１０３およびシリコン酸化膜１０２によって囲まれた領
域に埋込まれたポリシリコンからなる充填材１０４と、
充填材１０４の上部表面上に形成された絶縁のためのシ
リコン酸化膜１０５とを備えている。

【０００３】図１９〜図２２は、図１８に示した従来の
トレンチ分離構造を有する半導体装置の製造プロセスを
説明するための断面構造図である。図１８および図１９
〜図２２を参照して、次に従来のトレンチ分離構造を有
する半導体装置の製造方法について説明する。

【０００４】まず、図１９に示すように、シリコン基板
１０１上の全面にシリコン酸化膜（図示せず）を形成し
た後そのシリコン酸化膜上の所定領域にレジスト１０６
を形成する。そしてそのレジスト１０６をマスクとして
シリコン酸化膜を異方的にエッチングすることによっ
て、パターニングされたシリコン酸化膜１０２を形成す
る。この後レジスト１０６を除去する。

【０００５】次に、図２０に示すように、シリコン酸化
膜１０２をマスクとしてシリコン基板１０１をエッチン
グすることにより幅１μｍ程度以下の分離用溝７００を
形成する。その分離用溝７００内のシリコン基板１０１
表面を酸化することによって絶縁のためのシリコン酸化
膜１０３を形成する。

【０００６】次に、図２１に示すように、全面に充填材
となるポリシリコン層１０４ａをＣＶＤ法などを用いて
堆積した後、そのポリシリコン層１０４ａ上に平坦材と
してのレジスト１０７を形成する。このレジスト１０７
とポリシリコン層１０４ａとを等しい速度でエッチング
（以下エッチバックという）し、分離用溝７００以外の
ポリシリコン層１０４ａを除去する。これにより、図２
２に示すような構造の充填材１０４が形成される。

【０００７】最後に、図１８に示したように、ポリシリ
コンからなる充填材１０４の上部表面を酸化することに
よってシリコン酸化膜１０５を形成する。これにより、
ポリシリコンからなる充填材１０４を他の領域と電気的
に分離する。このようにして、従来のトレンチ分離構造
が完成されていた。図２３は、図１８に示した従来のト
レンチ分離構造を有する半導体装置の平面図である。図
２３を参照して、トレンチ溝７００は素子（図示せず）
を囲むように形成されていることが理解できる。

【０００８】ところで、近年の半導体装置の集積度に向
上に伴い、電極間を結ぶアルミ合金などからなる電気的
配線層の線幅（ライン）や配線間距離（スペース）も小
さくなってきている。このため、素子と配線とを結ぶた
めのコンタクトホールや各配線層間を結ぶためのビアホ
ールの平面寸法も小さくする必要があり、そのホールの
穴径に対する深さの比（アスペクト比）が大きくなって
きている。このようにアスペクト比が大きくなると、穴
を形成後に単に配線用金属を堆積しただけでは穴の側壁
や底部に金属が十分な厚さで形成されない。このため配
線の信頼性が低下するかまたは、穴に空洞が形成されて
しまうという不都合が発生している。

【０００９】そこで、従来、タングステン（Ｗ）などを
用いてコンタクトホールやビアホールを充填する方法が
提案されている。図２４は、従来の配線層間をプラグで
接続した構造を有する半導体装置を示した断面構造図で
ある。図２４を参照して、この従来のプラグ構造を有す
る半導体装置は、シリコン基板２０１と、シリコン基板
２０１上に形成されたシリコン酸化膜２０２と、シリコ
ン酸化膜２０２上の所定領域に形成されたアルミ合金か
らなる第１配線層２０３と、第１配線層２０３を覆うよ
うに形成され、第１配線層２０３上の所定領域にビアホ
ール２０４ａを有するシリコン酸化膜２０４と、ビアホ
ール２０４ａを覆うようにシリコン酸化膜２０４上に形
成されたアルミ合金からなる第２配線層２０６と、第１
配線層２０３と第２配線層２０６とを電気的に接続する
ためのコンタクトホール２０４ａ内に埋込まれたタング
ステンプラグ２０５ａとを備えている。

【００１０】図２５〜図２８は、図２４に示したプラグ
による配線接続構造を有する半導体装置の製造プロセス
を説明するための断面構造図である。図２４および図２
５〜図２８を参照して、次に従来のプラグによる配線接
続構造を有する半導体装置の製造プロセスについて説明
する。

【００１１】まず、図２５に示すように、シリコン基板
２０１上の全面に絶縁のためのシリコン酸化膜２０２を
形成する。シリコン酸化膜２０２上にアルミ合金層（図
示せず）を形成した後、フォトリソグラフィ法とエッチ
ング技術とを用いてパターニングすることによって第１
配線層２０３を形成する。

【００１２】次に、図２６に示すように、第１配線層２
０３を覆うように絶縁のためのシリコン酸化膜２０４を
形成した後、そのシリコン酸化膜２０４上の所定領域に
フォトリソグラフィ法を用いてレジスト２０７を形成す
る。レジスト２０７をマスクとしてシリコン酸化膜２０
４を異方性エッチングすることによってビアホール８０
０を形成する。このようにしてレジスト２０７を除去す
る。

【００１３】次に、図２７に示すように、全面に充填材
となるタングステン層２０５をＣＶＤ法を用いて堆積す
る。タングステン層２０５上に表面を平坦化するための
平坦材としてのレジスト２０８を形成する。レジスト２
０８およびタングステン層２０５をエッチバックするこ
とによってビアホール８００（図２６参照）以外のレジ
スト２０８およびタングステン層２０５を除去する。こ
れにより、図２８に示すようなタングステンプラグ２０
５ａが得られる。

【００１４】最後に、図２４に示したように、全面に配
線用金属を堆積した後フォトリソグラフィー法およびエ
ッチング技術を用いてその配線用金属をパターニングす
ることによって第２配線層２０６を形成する。このよう
にして、従来のタングステンプラグを用いた配線接続構
造を有する半導体装置は形成されていた。

【００１５】図２９は、図２４に示した従来のプラグを
用いた配線接続構造が段差部分に形成されている場合を
示した断面図である。

【００１６】

【発明が解決しようとする課題】まず、図１８〜図２３
において説明したトレンチ分離を有する半導体装置の問
題点について説明する。従来のトレンチ分離の形成方法
では、図２１に示したプロセスにおいて分離用溝７００
を埋込むように形成されるポリシリコン層１０４ａはそ
の段差の最低部１０４ｂの高さがシリコン酸化膜１０２
の上部表面よりも上にある必要がある。そうしないと、
ポリシリコン層１０４ａをエッチバックした後にトレン
チ溝７００に充填された充填材１０４（図２２参照）の
表面に凹凸が生じてしまうからである。したがって、充
填材となるポリシリコン層１０４ａの膜厚は十分厚くな
るように形成する必要がある。また、図２３に示したよ
うに、トレンチ溝７００は素子（図示せず）を囲むよう
に形成されているが、平面的に見ると角部が発生してい
る。この角部の溝の幅は他の溝の幅に比べて（２）^{0. 5}
倍の幅になる。充填材となるポリシリコン層１０４ａを
ＣＶＤ法で形成した場合は均一な膜厚で膜が形成される
のでポリシリコン層１０４ａ（図２１参照）の幅は分離
用溝７００の幅の１／２と考えられるが、図２３に示す
ような角部が存在するため実際には（２）^0.5 ／２の膜
厚を堆積する必要がある。

【００１７】このように、従来のトレンチ分離の形成方
法では、充填材となるポリシリコン層１０４ａの膜厚を
十分厚く形成する必要があるため、膜厚の基板面内での
ばらつきが大きくなるという不都合が生じていた。ま
た、ポリシリコン層１０４ａ上に形成されるレジスト１
０７（図２１参照）は回転するシリコン基板１０１上に
レジスト材を塗布して遠心力で均一に広げ余分なレジス
トを基板から飛ばすことによって形成される（スピンコ
ート法）ので、周辺部でレジスト１０７が厚く形成され
てしまうという不都合もあった。上記のように、従来の
トレンチ分離の形成方法では、充填材となるポリシリコ
ン層１０４ａやレジスト１０７の膜厚のばらつきが大き
いため、標準的な膜厚とエッチング速度とから計算され
るエッチング時間に比べ余分にエッチングする（以下オ
ーバエッチングと言う）必要がある。このようなオーバ
エッチングを行なうと、ポリシリコン層１０４ａおよび
レジスト１０７の膜厚が薄くなっている部分では、図２
１から図２２に示した工程において充填材１０４の上部
表面が余分にエッチングされて凹凸が発生してしまうと
いう問題点があった。

【００１８】また、従来のトレンチ分離構造では、分離
用溝７００を形成する際に垂直にエッチングを行なって
いるので垂直形状の分離用溝７００が形成される。とこ
ろが、分離用溝７００のアスペクト比はたとえば５程度
（幅１μｍ、深さ５μｍ）と大きいため、図２１に示し
た工程においてポリシリコン層１０４ａを分離用溝７０
０に埋込む際に分離用溝７００の上部が先に塞がれて分
離用溝７００の中心部に空洞部が発生してしまうという
問題点があった。そこで従来、分離用溝７００（図２０
参照）をテーパ形状にすることが提案されているが、ア
スペクト比が大きくなるとテーパ形状の分離用溝７００
を形成するのは現在のエッチング技術では困難であると
いう問題点があった。

【００１９】次に、図２４〜図２９に示したプラグによ
る配線接続構造を有する半導体装置の問題点について説
明する。まず、図２４に示したタングステンプラグ２０
５ａの形成においても上記したトレンチ分離の場合と同
様の埋込やエッチバック時の問題点が挙げられる。これ
に加えて、図２９に示すように段差を有する半導体装置
においてプラグ電極２０５ｂおよび２０５ｃを形成した
場合には次のような問題点があった。すなわち、タング
ステンプラグ２０５ｂおよび２０５ｃは、図２７から図
２８で説明したように全面に形成したタングステン層２
０５およびレジスト２０８をエッチバックすることによ
って形成する。ところが、図２９に示すようにシリコン
酸化膜２０４に段差部分があると、タングステン層２０
５のエッチバックは段差の最低部分のビアホール２０４
ｂに合わせてオーバエッチングする必要がある。このた
め、段差の凸部に形成されたビアホール２０４ｃ内に形
成されるタングステンプラグ２０５ｃは余分にその表面
がエッチングされてしまうという問題点があった。

【００２０】以上のように、従来のトレンチ分離構造で
は、充填材となるポリシリコン層１０４ａを全面に形成
した後そのポリシリコン層１０４ａをエッチバックする
ことによって充填材１０４を形成していたため、充填材
１０４の中心部に空洞部が発生したり、その表面が余分
にエッチングされた充填材１０４が形成されたりすると
いう問題点があった。また、従来のプラグを用いた配線
接続構造では、全面にプラグとなるタングステン層２０
５を形成した後そのタングステン層２０５をエッチバッ
クすることによってタングステンプラグ２０５ａ、２０
５ｂ、２０５ｃを形成していたため、たとえばシリコン
基板２０１が段差部分を有するような場合（図２９参
照）には、余分にエッチングされたタングステンプラグ
２０５ｃが形成されてしまうという問題点があった。

【００２１】この発明は、上記のような課題を解決する
ためになされたもので、トレンチ分離用溝や配線接続用
穴に充填材を埋込む半導体装置において、空洞のない確
実な充填構造を有するとともに充填材の上部表面の段差
が軽減された半導体装置を得ることを目的とする。

【００２２】

【課題を解決するための手段】請求項１における半導体
装置は、少なくともその側表面が絶縁層によって形成さ
れた凹部を有する半導体基板と、その凹部の側表面の絶
縁層上に形成されたサイドウォール膜と、サイドウォー
ル膜上に選択的に成長させることによりサイドウォール
膜によって囲まれた領域に埋込まれた充填材とを備えて
いる。

【００２３】請求項２における半導体装置の製造方法
は、半導体基板上に少なくともその側表面が絶縁層によ
って形成された凹部を形成する工程と、全面に第１の膜
を形成した後第１の膜を異方的にエッチングすることに
より凹部の内側面上にサイドウォール膜を形成する工程
と、サイドウォール膜上に選択的に第２の膜を成長させ
ることにより凹部を埋込む工程とを備えている。

【００２４】請求項３における半導体装置の製造方法
は、半導体基板上に少なくともその側表面が絶縁層によ
って形成された凹部を形成する工程と、全面に耐酸化性
の第１の膜を形成する工程と、第１の膜上に酸化性の第
２の膜を形成した後凹部の側表面部以外の第２の膜を酸
化する工程と、酸化された第２の膜を除去することによ
り凹部の側表面部のみに第２の膜を残すことによってサ
イドウォール膜を形成する工程と、サイドウォール膜上
に選択的に第３の膜を成長させることにより凹部を埋込
む工程と、第３の膜の上部表面を酸化することにより第
３の膜の上部表面に絶縁層を形成する工程とを備えてい
る。

【００２５】

【作用】請求項１に係る半導体装置では、凹部の側表面
の絶縁層上にサイドウォール膜が形成され、そのサイド
ウォール膜上に選択的に充填材を成長させることによっ
てサイドウォール膜によって囲まれた領域に充填材が埋
込まれるので、テーパ形状を有するサイドウォール膜か
ら均一に充填材が成長し充填材に従来のような空洞が生
じるのが防止される。

【００２６】請求項２および３に係る半導体装置の製造
方法では、凹部の側表面に自己整合的にサイドウォール
膜が形成され、そのサイドウォール膜上に埋込用膜であ
る第３の膜が選択的に成長されて凹部が埋込まれるの
で、従来のようなエッチバック工程が不要になり、これ
により従来のエッチバック工程の際のオーバエッチング
による表面の段差の発生が有効に防止される。

【００２７】

【実施例】以下、本発明の実施例を図面に基づいて説明
する。

【００２８】図１は、本発明の第１実施例によるトレン
チ分離構造を有する半導体装置の断面構造図である。図
１を参照して、この第１実施例のトレンチ分離を有する
半導体装置は、分離用溝７００を有するシリコン基板１
と、シリコン基板１の上部表面上に形成されたシリコン
酸化膜２と、分離用溝７００の表面上に沿って形成され
た絶縁のためのシリコン酸化膜３と、分離用溝７００の
側表面上のシリコン酸化膜３上に形成されたポリシリコ
ンからなる下方に向かってその膜厚が増加するサイドウ
ォール膜４と、サイドウォール膜４によって囲まれた領
域に充填されたポリシリコンからなる充填材５と、充填
材５の上部表面上に形成され、充填材５を他の領域と絶
縁分離するためのシリコン酸化膜６とを備えている。

【００２９】図２〜図６は、図１に示した第１実施例の
トレンチ分離構造を有する半導体装置の製造プロセスを
説明するための断面構造図である。図１および図２〜図
６を参照して、次に第１実施例の半導体装置の製造方法
について説明する。

【００３０】まず、図２に示すように、シリコン基板１
の表面上の全面に絶縁膜であるシリコン酸化膜２を形成
する。そのシリコン酸化膜２上の所定領域にリソグラフ
ィ法を用いてレジスト７を形成する。レジスト７をマス
クとしてシリコン酸化膜２を選択的にエッチングする。
この後、レジスト７を除去する。

【００３１】次に、図３に示すように、シリコン酸化膜
２をマスクとしてシリコン基板１を異方性エッチングす
ることによって分離用溝７００を形成する。分離用溝７
００の内表面を酸化することによって絶縁膜であるシリ
コン酸化膜３を形成する。

【００３２】次に、図４に示すように、全面にサイドウ
ォール形成用膜であるポリシリコン層４ａをＣＶＤ法な
どによって形成する。この後、図５に示すように、全面
を異方性エッチングすることによって分離用溝７００の
側表面上のシリコン酸化膜３上にポリシリコンからなる
サイドウォール膜４を自己整合的に形成する。

【００３３】次に、図４に示すように、ポリシリコンか
らなるサイドウォール膜４上にポリシリコンからなる充
填材５を選択的に成長させる。すなわち、ポリシリコン
からなるサイドウォール膜４上には成長してシリコン酸
化膜２および３上には成長しない条件下で、ポリシリコ
ンからなる充填材５を成長させることによってトレンチ
溝（分離用溝）７００を充填する。

【００３４】最後に、図１に示したように、ポリシリコ
ンからなる充填材５の表面を酸化することによって充填
材５と他の領域とを電気的に分離するためのシリコン酸
化膜６を形成する。このようにして、第１実施例のトレ
ンチ分離構造を有する半導体装置が形成される。この第
１実施例では、分離用溝７００の側表面上のシリコン酸
化膜３上にポリシリコンからなるサイドウォール膜４を
自己整合的に形成し、そのサイドウォール膜４上にポリ
シリコンからなる充填材５を選択成長させるように構成
している。このように構成することによって、図１８〜
図２３に示した従来のトレンチ分離構造のように充填材
を形成するためにエッチバック法を用いる必要がない。
このため、従来のエッチバック工程におけるオーバエッ
チングによって発生していた充填材の段差を有効に防止
することができる。また、サイドウォール膜４はテーパ
形状を有するように形成されるので、そのサイドウォー
ル膜４上にポリシリコンからなる充填材５が選択的に成
長される際に上部が先に充填されるという不都合がなく
充填材に従来のように空洞部が発生することを有効に防
止することができる。さらに、サイドウォール４を形成
するにはポリシリコン層４ａの堆積とその全面エッチン
グの２工程のみでよく、工程の大幅な増加を必要としな
いで従来に比べて良好な充填構造を形成することができ
る。

【００３５】図７は、本発明の第２実施例によるトレン
チ分離構造を有する半導体装置を示した断面構造図であ
る。図７を参照して、この第２実施例のトレンチ分離構
造を有する半導体装置は、シリコン基板１１と、シリコ
ン基板１１の主表面上に形成されたトレンチ分離のため
の分離用溝（トレンチ溝）７００と、シリコン基板１１
の上部表面上に形成されたシリコン酸化膜１２と、分離
用溝７００の内表面に形成された絶縁のためのシリコン
酸化膜１３と、シリコン酸化膜１３およびシリコン酸化
膜１２によって囲まれる領域の表面に沿って形成された
シリコン窒化膜１４と、シリコン窒化膜１４の下部側面
に形成されたポリシリコンからなるサイドウォール膜１
５と、サイドウォール膜縁膜１５に接触するとともに、
シリコン窒化膜１４によって囲まれた領域を埋込むよう
に形成されたポリシリコンからなる充填材１６と、充填
材１６の表面上に形成された充填材１６を他の領域と絶
縁分離するためのシリコン酸化膜１７とを備えている。

【００３６】図８〜図１２は、図７に示し第２実施例の
トレンチ分離構造を有する半導体装置の製造プロセスを
説明するための断面構造図である。図７および図８〜図
１２を参照して、次に第２実施例の半導体装置の製造プ
ロセスについて説明する。

【００３７】まず、図８に示すように、シリコン基板１
１上の全面にシリコン酸化膜１２を形成した後、シリコ
ン酸化膜１２上の所定領域にフォトリソグラフィ法を用
いてレジスト１８を形成する。レジスト１８をマスクと
してシリコン酸化膜１２を異方性エッチングする。この
後、レジスト１８を除去する。

【００３８】次に、図９に示すように、シリコン酸化膜
１２をマスクとしてシリコン基板１１を異方性エッチン
グすることによってトレンチ分離のための分離用溝７０
０を形成する。そして、分離用溝７００の内表面を酸化
することによって絶縁のためのシリコン酸化膜１３を形
成する。

【００３９】次に、図１０に示すように、全面にシリコ
ン窒化膜層１４ａを形成した後そのシリコン窒化膜層１
４ａ上にＣＶＤ法などを用いてサイドウォール形成用膜
であるポリシリコン層１５ａを形成する。

【００４０】次に、図１１に示すように、シリコン窒化
膜層１４ａを耐酸化マスクとして、ポリシリコン層１５
ａ（図１０参照）を酸化することによってシリコン酸化
膜１９とポリシリコンからなるサイドウォール膜１５を
形成する。この後、シリコン酸化膜１９をエッチングに
より除去することによって図１２に示した構造が得られ
る。

【００４１】最後に、図７に示したようにポリシリコン
からなるサイドウォール膜１５上に多結晶シリコンから
なる充填材１６を選択的に成長させた後、その多結晶シ
リコンからなる充填材１６の上部表面を酸化することに
よって絶縁分離のためのシリコン酸化膜１７を形成す
る。このようにして、第２実施例のトレンチ分離構造を
有する半導体装置が完成される。上記のように、この第
２実施例では、第１実施例と異なり、サイドウォール膜
１５を形成する方法として、全面にポリシリコン層１５
ａを堆積した後そのポリシリコン層１５ａを酸化するこ
とによってサイドウォール膜１５を形成している。この
ようにサイドウォール膜１５を形成した場合にも、図１
〜図６に示した第１実施例と同様の効果が得られる。す
なわち、図７に示したサイドウォール膜１５上に選択的
に充填材１６を成長させることによって充填材１６を形
成しているので、従来のようなエッチバック法を用いる
必要がなく、この結果エッチバック工程の際のオーバエ
ッチングによる充填材の段差の発生を有効に防止するこ
とができる。また、サイドウォール膜１５はトレンチ溝
７００の下部側面にテーパ状に形成されているためこの
サイドウォール膜１５上に充填材１６を成長させた場合
に分離用溝７００の上部が先に埋まることはなく従来の
ように充填材に空洞部が発生するという不都合も生じな
い。

【００４２】なお、上記第１実施例および第２実施例で
は、サイドウォール膜４および１５の材料としてポリシ
リコンを用いさらに充填材５および１６としてポリシリ
コンを用いたが、本発明はこれに限らず、サイドウォー
ル膜４および１５は異方性エッチングができてその上に
充填材が選択成長できるものであれば他の材料であって
もよい。また、同様に充填材５および１６は、サイドウ
ォール膜４および１５と組合わせて選択成長により充填
できるものであれば他の材料であってもよい。

【００４３】また、充填材５および１６の材料として
は、その表面を酸化することによって絶縁層が形成でき
れば導電性材料を用いてもよい。

【００４４】図１３は、本発明の第３実施例によるプラ
グによる配線接続構造を有する半導体装置を示した断面
構造図である。図１３を参照して、この第３実施例の半
導体装置は、シリコン基板３１と、シリコン基板３１上
に形成されたシリコン基板３１との絶縁を図るためのシ
リコン酸化膜３２と、シリコン酸化膜３２上の所定領域
に形成されたアルミ合金からなる第１配線層３３と、第
１配線層３３を覆うように形成され、第１配線層３３上
の所定領域にビアホール８００を有する絶縁のためのシ
リコン酸化膜３４と、ビアホール８００の内側面上に形
成されたＴｉＮからなるサイドウォール膜３５と、サイ
ドウォール膜３５によって囲まれた領域を埋込むように
形成されたタングステンプラグ３６と、タングステンプ
ラグ３６と電気的に接続するようにシリコン酸化膜３４
上に形成されたアルミ合金からなる第２配線層３７とを
備えている。

【００４５】図１４〜図１７は、図１３に示した第３実
施例の半導体装置の製造プロセスを説明するための断面
構造図である。図１３および図１４〜図１７を参照し
て、次に第３実施例の半導体装置の製造プロセスについ
て説明する。

【００４６】まず、図１４に示すように、半導体装置
（図示せず）が形成されたシリコン基板３１上の全面に
絶縁のためのシリコン酸化膜３２を形成する。シリコン
酸化膜３２上に配線用金属層（図示せず）を堆積した後
フォトリソグラフィ法およびエッチング技術を用いてそ
の配線用金属層をパターニングすることによって第１配
線層３３を形成する。

【００４７】次に、図１５に示すように、第１配線層３
３と後述する第２配線層３７とを絶縁するためのシリコ
ン酸化膜３４を形成する。そして、シリコン酸化膜３４
上の所定領域にフォトリソグラフィ法を用いてレジスト
３８を形成する。レジスト３８をマスクとしてシリコン
酸化膜３４をエッチングすることによってビアホール８
００を形成する。この後、レジスト３８を除去する。

【００４８】次に、図１６に示すように、全面を覆うよ
うにサイドウォール膜形成用のＴｉＮ層３５ａをＣＶＤ
法などを用いて堆積する。そして、全面を異方性エッチ
ングすることによって図１７に示すようなＴｉＮからな
るサイドウォール膜３５が形成される。

【００４９】最後に、図１３に示したように、サイドウ
ォール膜３５上にタングステンプラグ３６を選択的に成
長させる。そして、タングステンプラグ３６に電気的に
接続するようにシリコン酸化膜３４上にリソグラフィ技
術とエッチング技術を用いて第２配線層３７を形成す
る。このようにして、第３実施例によるタングステンプ
ラグ３６を用いた配線接続構造を有する半導体装置が形
成される。この第３実施例においては、ビアホール８０
０の内側面にＴｉＮからなるサイドウォール膜３５を自
己整合的に形成し、そのサイドウォール膜３５上に選択
的にタングステンプラグ３６を成長させるように構成し
ている。これにより、図２４〜図２９に示した従来のタ
ングステンプラグの形成方法のようにエッチバック法を
用いる必要がない。この結果、エッチバック工程におけ
るオーバエッチングの際に余分にその表面が削られたタ
ングステンプラグが発生してしまうという不都合を防止
することができる。また、サイドウォール膜３５はテー
パ形状を有しているのでそのサイドウォール膜３５上に
タングステンプラグ３６を選択成長させる場合にビアホ
ール８００の上部が先に埋まってしまうという不都合が
生じず従来のような空洞部が発生することもない。

【００５０】なお、この第３実施例では、サイドウォー
ル膜３５の材料としてチタンナイトライド（ＴｉＮ）を
用いプラグとしてタングステンプラグ３６を用いたが、
本発明はこれに限らず、サイドウォール膜３５は異方性
エッチングできかつプラグ材が選択成長できるものであ
れば他の材料であってもよい。同様にプラグ材もサイド
ウォール膜３５と組合わせて選択成長できるものであれ
ば他の材料を用いてもよい。

【００５１】

【発明の効果】請求項１に係る半導体装置によれば、半
導体基板の凹部の側表面の絶縁層上にサイドウォール膜
を形成し、そのサイドウォール膜によって囲まれた領域
に充填材を埋込むことによって、上記サイドウォール膜
がテーパ形状を有しているので充填材が埋込まれやすく
なり充填材に従来のような空洞が発生するのを有効に防
止することができる。

【００５２】請求項２に係る半導体装置の製造方法によ
れば、全面に第１の膜を形成した後その第１の膜を異方
的にエッチングすることによって凹部の内側面上にサイ
ドウォール膜を形成し、そのサイドウォール膜上に選択
的に第２の膜を成長させることによって凹部を埋込むこ
とにより、従来のようなエッチバック工程が不要となり
エッチバック工程の際のオーバエッチングによって段差
部が発生するのを有効に防止することができる。また、
上記サイドウォール膜は第１の膜の形成とその第１の膜
の異方性エッチングの２工程のみによって容易に形成す
ることができるので、工程の大幅な増加を必要としない
で安定した充填材を形成することができる。

【００５３】請求項３に係る半導体装置の製造方法によ
れば、凹部を有する半導体基板の全面に耐酸化性の第１
の膜を形成し、その第１の膜上に酸化性の第２の膜を形
成した後凹部の側表面部以外の第２の膜を酸化し、その
酸化された第２の膜を除去することによって凹部の側表
面部のみに第２の膜を残すことによりサイドウォール膜
を形成し、そのサイドウォール膜上に選択的に第３の膜
を成長させることにより凹部を埋込むことによって、充
填材を形成するために従来のようなエッチバック工程が
不要となり、そのエッチバック工程の際のオーバエッチ
ングによって充填材に段差部が発生するのを有効に防止
することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるトレンチ分離構造を有
する半導体装置を示した断面構造図である。

【図２】図１に示した第１実施例の半導体装置の製造プ
ロセスの第１工程を説明するための断面構造図である。

【図３】図１に示した第１実施例の半導体装置の製造プ
ロセスの第２工程を説明するための断面構造図である。

【図４】図１に示した第１実施例の半導体装置の製造プ
ロセスの第３工程を説明するための断面構造図である。

【図５】図１に示した第１実施例の半導体装置の製造プ
ロセスの第４工程を説明するための断面構造図である。

【図６】図１に示した第１実施例の半導体装置の製造プ
ロセスの第５工程を説明するための断面構造図である。

【図７】本発明の第２実施例によるトレンチ分離構造を
有する半導体装置を示した断面構造図である。

【図８】図７に示した第２実施例による半導体装置の製
造プロセスの第１工程を説明するための断面構造図であ
る。

【図９】図７に示した第２実施例による半導体装置の製
造プロセスの第２工程を説明するための断面構造図であ
る。

【図１０】図７に示した第２実施例による半導体装置の
製造プロセスの第３工程を説明するための断面構造図で
ある。

【図１１】図７に示した第２実施例による半導体装置の
製造プロセスの第４工程を説明するための断面構造図で
ある。

【図１２】図７に示した第２実施例による半導体装置の
製造プロセスの第５工程を説明するための断面構造図で
ある。

【図１３】本発明の第３実施例によるプラグを用いた配
線接続構造を有する半導体装置を示した断面構造図であ
る。

【図１４】図１３に示した第３実施例の半導体装置の製
造プロセスの第１工程を説明するための断面構造図であ
る。

【図１５】図１３に示した第３実施例の半導体装置の製
造プロセスの第２工程を説明するための断面構造図であ
る。

【図１６】図１３に示した第３実施例の半導体装置の製
造プロセスの第３工程を説明するための断面構造図であ
る。

【図１７】図１３に示した第３実施例の半導体装置の製
造プロセスの第４工程を説明するための断面構造図であ
る。

【図１８】従来のトレンチ分離構造を有する半導体装置
を示した断面構造図である。

【図１９】図１８に示した従来の半導体装置の製造プロ
セスの第１工程を説明するための断面構造図である。

【図２０】図１８に示した従来の半導体装置の製造プロ
セスの第２工程を説明するための断面構造図である。

【図２１】図１８に示した従来の半導体装置の製造プロ
セスの第３工程を説明するための断面構造図である。

【図２２】図１８に示した従来の半導体装置の製造プロ
セスの第４工程を説明するための断面構造図である。

【図２３】図１８に示したトレンチ分離構造を有する半
導体装置の分離用溝７００の平面的配置を説明するため
の平面図である。

【図２４】従来のプラグを用いた配線接続構造を有する
半導体装置を示した断面構造図である。

【図２５】図２４に示した従来の半導体装置の製造プロ
セスの第１工程を説明するための断面構造図である。

【図２６】図２４に示した従来の半導体装置の製造プロ
セスの第２工程を説明するための断面構造図である。

【図２７】図２４に示した従来の半導体装置の製造プロ
セスの第３工程を説明するための断面構造図である。

【図２８】図２４に示した従来の半導体装置の製造プロ
セスの第４工程を説明するための断面構造図である。

【図２９】図２４に示した従来のプラグを用いた配線接
続構造を有する半導体装置が段差部分を有する場合のプ
ラグ形状を説明するための断面構造図である。

【符号の説明】

１：シリコン基板 ２：シリコン酸化膜 ３：シリコン酸化膜 ４：サイドウォール膜（ポリシリコン） ５：充填材（ポリシリコン） ６：シリコン酸化膜 ７００：分離用溝（トレンチ溝） ８００：ビアホール なお、各図中、同一符号は同一または相当部分を示す。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 少なくともその側表面が絶縁層によって
   形成された凹部を有する半導体基板と、 前記凹部の側表面の前記絶縁層上に形成されたサイドウ
   ォール膜と、 前記サイドウォール膜上に選択的に成長させることによ
   り前記サイドウォール膜によって囲まれた領域に埋込ま
   れた充填材とを備えた、半導体装置。
2. 【請求項２】 半導体基板上に、少なくともその側表面
   が絶縁層によって形成された凹部を形成する工程と、 全面に第１の膜を形成した後前記第１の膜を異方的にエ
   ッチングすることにより前記凹部の内側面上にサイドウ
   ォール膜を形成する工程と、 前記サイドウォール膜上に選択的に第２の膜を成長させ
   ることにより前記凹部を埋込む工程とを備えた、半導体
   装置の製造方法。
3. 【請求項３】 半導体基板上に、少なくともその側表面
   が絶縁層によって形成された凹部を形成する工程と、 全面に耐酸化性の第１の膜を形成する工程と、 前記第１の膜上に酸化性の第２の膜を形成した後前記凹
   部の側表面部以外の前記第２の膜を酸化する工程と、 前記酸化された第２の膜を除去することにより前記凹部
   の側表面のみに前記第２の膜を残すことによってサイド
   ウォール膜を形成する工程と、 前記第サイドウォール膜上に選択的に第３の膜を成長さ
   せることにより前記凹部を埋込む工程と、 前記第３の膜の上部表面を酸化することにより前記第３
   の膜の上部表面に絶縁層を形成する工程とを備えた、半
   導体装置の製造方法。