JPH0618174B2 - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0618174B2 JPH0618174B2 JP16030286A JP16030286A JPH0618174B2 JP H0618174 B2 JPH0618174 B2 JP H0618174B2 JP 16030286 A JP16030286 A JP 16030286A JP 16030286 A JP16030286 A JP 16030286A JP H0618174 B2 JPH0618174 B2 JP H0618174B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- silicon
- stabilized zirconia
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 この発明は、主に半導体基板の改良に関する。
（ロ）従来の技術 ＳＯＳ（silicon on sapphire ）基板が、シリコン基板
の代わりに半導体用絶縁物基板として用いられるように
なってきている。これは、サファイア単結晶基板上にシ
リコン薄膜をエピタキシャル成長させて成形したもの
で、集積回路製作に必要な素子間分離（アイソレーショ
ン）を容易にするとともに、配線容量と拡散容量を小さ
くすることにより、集積回路の高密度化と高速化をはか
ろうとするものである。
の代わりに半導体用絶縁物基板として用いられるように
なってきている。これは、サファイア単結晶基板上にシ
リコン薄膜をエピタキシャル成長させて成形したもの
で、集積回路製作に必要な素子間分離（アイソレーショ
ン）を容易にするとともに、配線容量と拡散容量を小さ
くすることにより、集積回路の高密度化と高速化をはか
ろうとするものである。
（ハ）発明が解決しようとする問題点 しかしながら、サファイア基板上に高温で、たとえば、
シリコンをエピタキシャル成長させると、原料ガスのキ
ャリヤーに使用している水素によってサファイア基板の
一部が還元され、その上に形成したシリコン膜中に金属
Ａｌもしくは酸素がドープされてシリコン膜が汚染され
ることがある。しかも、エピタキシャルシリコンと基板
サファイアのエピタキシャル面における格子間隔が著し
く異り（約10％）、ミスフィット転位が高密度に含まれ
るためエピタキシャルシリコンの結晶性が低下する。し
たがってサファイア基板上にエピタキシャル成長したシ
リコン半導体層に形成した素子の電気的特性が著しく低
下する。さらに、またサファイア基板自体は他の半導体
基板にくらべて高価である。
シリコンをエピタキシャル成長させると、原料ガスのキ
ャリヤーに使用している水素によってサファイア基板の
一部が還元され、その上に形成したシリコン膜中に金属
Ａｌもしくは酸素がドープされてシリコン膜が汚染され
ることがある。しかも、エピタキシャルシリコンと基板
サファイアのエピタキシャル面における格子間隔が著し
く異り（約10％）、ミスフィット転位が高密度に含まれ
るためエピタキシャルシリコンの結晶性が低下する。し
たがってサファイア基板上にエピタキシャル成長したシ
リコン半導体層に形成した素子の電気的特性が著しく低
下する。さらに、またサファイア基板自体は他の半導体
基板にくらべて高価である。
この発明は、このような事情を考慮してなされたもの
で、高性能で安価な半導体基板を提供するものである。
で、高性能で安価な半導体基板を提供するものである。
（ニ）問題点を解決するための手段 この発明は、シリコン基板と、そのシリコン基板に被覆
される安定化ジルコニア単結晶膜と、上記安定化ジルコ
ニア単結晶膜の被覆されたシリコン基板をＯ２雰囲気で
熱処理することにより上記シリコン基板と上記安定化ジ
ルコニア単結晶膜の間に形成されるＳｉＯ２膜とを備え
てなることを特徴とする半導体基板である。
される安定化ジルコニア単結晶膜と、上記安定化ジルコ
ニア単結晶膜の被覆されたシリコン基板をＯ２雰囲気で
熱処理することにより上記シリコン基板と上記安定化ジ
ルコニア単結晶膜の間に形成されるＳｉＯ２膜とを備え
てなることを特徴とする半導体基板である。
前記安定化ジルコニア単結晶膜は酸化ジルコニウムＺｒ
Ｏ２中に、Ｙ２Ｏ３，ＭｇＯ，ＣａＯ，Ｓｍ２Ｏ３，Ｇ
ｄ２Ｏ３，Ｔｂ２Ｏ３，Ｙｂ２Ｏ３，Ｓｃ２Ｏ５などの
うちの一種あるいは複数を安定化剤として添加して形成
した単結晶膜を用いることが好ましい。
Ｏ２中に、Ｙ２Ｏ３，ＭｇＯ，ＣａＯ，Ｓｍ２Ｏ３，Ｇ
ｄ２Ｏ３，Ｔｂ２Ｏ３，Ｙｂ２Ｏ３，Ｓｃ２Ｏ５などの
うちの一種あるいは複数を安定化剤として添加して形成
した単結晶膜を用いることが好ましい。
（ホ）作 用 半導体基板の表面は酸化物単結晶の安定化ジルコニア膜
によって覆われている。したがって高温で安定であるた
め、サファイア基板のように還元反応がおこってエピタ
キシャル成長半導体層が汚染されることがない。また安
定化ジルコニアが薄膜であっても、熱酸化により安定化
ジルコニア膜とシリコン基板の間に形成されたＳｉＯ２
層が電気的特性を向上させる役割を果すとともに、シリ
コン基板を用いることにより熱誇張率差に基づく残留応
力を低減することができる。
によって覆われている。したがって高温で安定であるた
め、サファイア基板のように還元反応がおこってエピタ
キシャル成長半導体層が汚染されることがない。また安
定化ジルコニアが薄膜であっても、熱酸化により安定化
ジルコニア膜とシリコン基板の間に形成されたＳｉＯ２
層が電気的特性を向上させる役割を果すとともに、シリ
コン基板を用いることにより熱誇張率差に基づく残留応
力を低減することができる。
（ヘ）実施例 以下、図面に示す実施例に基づいてこの発明を詳述す
る。なお、これによってこの発明が限定されるものでは
ない。第１図(a)〜第１図(c)はこの発明の一実施例の製
造工程と構成を示す説明図である。
る。なお、これによってこの発明が限定されるものでは
ない。第１図(a)〜第１図(c)はこの発明の一実施例の製
造工程と構成を示す説明図である。
まず、第１図(a)に示すようにシリコン基板(1)の表面に
存在する自然酸化膜の影響を除去するため、基板処理を
施こす。この実施例における基板処理には、予めＨＣｌ
とＨ２Ｏ２とＨ２Ｏとを３：１：１の割合で溶解し、90
〜 100℃に熱した溶液に 5〜10分間浸して表面処理した
基板を、スパッタ装置内で真空中（ 3×10-5pa）、 900
℃、30分熱処理する方法を用いた。
存在する自然酸化膜の影響を除去するため、基板処理を
施こす。この実施例における基板処理には、予めＨＣｌ
とＨ２Ｏ２とＨ２Ｏとを３：１：１の割合で溶解し、90
〜 100℃に熱した溶液に 5〜10分間浸して表面処理した
基板を、スパッタ装置内で真空中（ 3×10-5pa）、 900
℃、30分熱処理する方法を用いた。
次に第１図(b)に示すようにシリコン基板(1)の全面にＣ
ＶＤ法，スパッタ法，原子層エピ法，ＩＣＢ法，減圧Ｃ
ＶＤ法のいずれかにより単結晶安定化ジルコニア膜(2)
を被覆する。この実施例においては、シリコン基板（ 1
00）１の全面に安定化ジルコニア膜２をＡｒ＋Ｏ２ガス
を用いて反応性マグネトロンスパッタ法により作製し
た。そのスパッタは、ガス圧（Ａｒ＋Ｏ２） 0.5pa、Ｒ
ｆ出力４Ｗ／cm2、基板温度 900℃の条件のもとで行う
ようにし、立方晶の単結晶の安定化ジルコニア膜２を膜
厚3000Åに成長させた。またジルコニア膜の安定化は、
酸化ジルコニウムＺｒＯ２の中に安定剤として、酸化イ
ットリウムＹ２Ｏ３や酸化マグネシウムＭｇＯ、酸化カ
ルシウムＣａＯ、酸化サマリウムＳｍ２Ｏ３、酸化ガド
リニウムＧｄ２Ｏ３、酸化テルビウムＴｂ２Ｏ３、酸化
イッテリビウムＹｂ２Ｏ３、酸化スカンジウムＳｃ２Ｏ
５等のうちの１種または複数を10モル％前後添加するこ
とにより行ない、成長温度 550℃〜1000℃で立方晶の単
結晶膜を得るようにした。
ＶＤ法，スパッタ法，原子層エピ法，ＩＣＢ法，減圧Ｃ
ＶＤ法のいずれかにより単結晶安定化ジルコニア膜(2)
を被覆する。この実施例においては、シリコン基板（ 1
00）１の全面に安定化ジルコニア膜２をＡｒ＋Ｏ２ガス
を用いて反応性マグネトロンスパッタ法により作製し
た。そのスパッタは、ガス圧（Ａｒ＋Ｏ２） 0.5pa、Ｒ
ｆ出力４Ｗ／cm2、基板温度 900℃の条件のもとで行う
ようにし、立方晶の単結晶の安定化ジルコニア膜２を膜
厚3000Åに成長させた。またジルコニア膜の安定化は、
酸化ジルコニウムＺｒＯ２の中に安定剤として、酸化イ
ットリウムＹ２Ｏ３や酸化マグネシウムＭｇＯ、酸化カ
ルシウムＣａＯ、酸化サマリウムＳｍ２Ｏ３、酸化ガド
リニウムＧｄ２Ｏ３、酸化テルビウムＴｂ２Ｏ３、酸化
イッテリビウムＹｂ２Ｏ３、酸化スカンジウムＳｃ２Ｏ
５等のうちの１種または複数を10モル％前後添加するこ
とにより行ない、成長温度 550℃〜1000℃で立方晶の単
結晶膜を得るようにした。
次に、第１図(c)に示すように熱酸化（たとえば、dry
Ｏ２酸化，スチーム酸化又はパイロジュニック酸化な
ど）をおこなうことによって、シリコン基板１と安定化
ジルコニア膜２の間にＳｉＯ２層３を形成する。この実
施例では 900℃、１時間のスチーム酸化を行ない、1500
ÅのＳｉＯ２膜３を形成した。即ち、安定化ジルコニア
膜２が高温で酸素導伝体であることを利用してシリコン
基板１と安定化ジルコニア膜２の界面にＳｉＯ２膜３を
形成した。
Ｏ２酸化，スチーム酸化又はパイロジュニック酸化な
ど）をおこなうことによって、シリコン基板１と安定化
ジルコニア膜２の間にＳｉＯ２層３を形成する。この実
施例では 900℃、１時間のスチーム酸化を行ない、1500
ÅのＳｉＯ２膜３を形成した。即ち、安定化ジルコニア
膜２が高温で酸素導伝体であることを利用してシリコン
基板１と安定化ジルコニア膜２の界面にＳｉＯ２膜３を
形成した。
第２図は、この半導体基板を用いたシリコン基板の構成
例を示し、シリコンの半導体エピタキシャル層４は、モ
ノシラン（ＳｉＨ４），四塩化ケイ素（ＳｉＣｌ４）ジ
クロロシラン（ＳｉＨ２Ｃｌ２）などの原料ガスを、 9
50〜1250℃に加熱した半導体基板全面にわたって作用さ
れることにより、 0.3〜20μｍの厚さの範囲内に形成さ
れる。より具体的には、例えばＳｉＨ４ガスの熱分解に
よる常圧ＣＶＤ法によって安定化ジルコニア膜２上にＳ
ｉのヘテロエピタキシャル成長を行う。そのＳｉのエピ
タキシャル成長を、成長温度 950〜1250℃、Ｈ２流量 1
00／分、ＳｉＨ４濃度 0.1％の条件のもとで行なえ
ば、良好な単結晶成長膜を形成することができる。
例を示し、シリコンの半導体エピタキシャル層４は、モ
ノシラン（ＳｉＨ４），四塩化ケイ素（ＳｉＣｌ４）ジ
クロロシラン（ＳｉＨ２Ｃｌ２）などの原料ガスを、 9
50〜1250℃に加熱した半導体基板全面にわたって作用さ
れることにより、 0.3〜20μｍの厚さの範囲内に形成さ
れる。より具体的には、例えばＳｉＨ４ガスの熱分解に
よる常圧ＣＶＤ法によって安定化ジルコニア膜２上にＳ
ｉのヘテロエピタキシャル成長を行う。そのＳｉのエピ
タキシャル成長を、成長温度 950〜1250℃、Ｈ２流量 1
00／分、ＳｉＨ４濃度 0.1％の条件のもとで行なえ
ば、良好な単結晶成長膜を形成することができる。
このように、この発明の半導体基板は、酸化物の単結晶
膜を直接シリコン基板上に形成し、単結晶安定化ジルコ
ニア膜が高温で酸素導伝体であることを利用してシリコ
ン基板と安定化ジルコニア膜の界面にＳｉＯ２層を形成
し、単結晶安定化ジルコニア膜とＳｉＯ２層との組み合
わせによって耐圧特性、界面特性などを改善するもので
ある。また、単結晶安定化ジルコニア薄膜は高温で安定
であるため、サファイア基板のように還元反応がおこっ
てエピタキシャル成長層に汚染を与えることがない。さ
らに、単結晶安定化ジルコニアは、シリコンと同じく立
方晶系結晶であり格子定数がシリコンの格子定数（ 5.4
3 Å）に近く、エピタキシャルシリコンにミスフィット
転位が含まれにくい。
膜を直接シリコン基板上に形成し、単結晶安定化ジルコ
ニア膜が高温で酸素導伝体であることを利用してシリコ
ン基板と安定化ジルコニア膜の界面にＳｉＯ２層を形成
し、単結晶安定化ジルコニア膜とＳｉＯ２層との組み合
わせによって耐圧特性、界面特性などを改善するもので
ある。また、単結晶安定化ジルコニア薄膜は高温で安定
であるため、サファイア基板のように還元反応がおこっ
てエピタキシャル成長層に汚染を与えることがない。さ
らに、単結晶安定化ジルコニアは、シリコンと同じく立
方晶系結晶であり格子定数がシリコンの格子定数（ 5.4
3 Å）に近く、エピタキシャルシリコンにミスフィット
転位が含まれにくい。
なお、この発明はシリコン半導体デバイスだけでなくＧ
ａＡｓやＩｎＰなどの化合物半導体デバイスにも適用出
来ることは言うまでもない。
ａＡｓやＩｎＰなどの化合物半導体デバイスにも適用出
来ることは言うまでもない。
（ト）発明の効果 この発明によれば、シリコン基板上に酸化物の単結晶膜
の形成された半導体基板が構成され、それによって高性
能で安価なＳＯＩ基板が提供される。
の形成された半導体基板が構成され、それによって高性
能で安価なＳＯＩ基板が提供される。
第１図(a)〜第１図(c)はこの発明の一実施例の製造工程
と構成を示す説明図、第２図は、この実施例の応用例を
示す説明図である。 (1)……シリコン基板、 (2)……単結晶安定化ジルコニア膜、 (3)……ＳｉＯ２層。
と構成を示す説明図、第２図は、この実施例の応用例を
示す説明図である。 (1)……シリコン基板、 (2)……単結晶安定化ジルコニア膜、 (3)……ＳｉＯ２層。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿原 良亘 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 厚主 文弘 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (1)
- 【請求項１】シリコン基板と、そのシリコン基板に被覆
される安定化ジルコニア単結晶膜と、上記安定化ジルコ
ニア単結晶膜の被覆されたシリコン基板をＯ２雰囲気で
熱処理することにより上記シリコン基板と上記安定化ジ
ルコニア単結晶膜の間に形成されるＳｉＯ２膜とを備え
てなることを特徴とする半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16030286A JPH0618174B2 (ja) | 1986-07-08 | 1986-07-08 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16030286A JPH0618174B2 (ja) | 1986-07-08 | 1986-07-08 | 半導体基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6315442A JPS6315442A (ja) | 1988-01-22 |
| JPH0618174B2 true JPH0618174B2 (ja) | 1994-03-09 |
Family
ID=15712024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16030286A Expired - Fee Related JPH0618174B2 (ja) | 1986-07-08 | 1986-07-08 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618174B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828080A (en) * | 1994-08-17 | 1998-10-27 | Tdk Corporation | Oxide thin film, electronic device substrate and electronic device |
| FI117979B (fi) | 2000-04-14 | 2007-05-15 | Asm Int | Menetelmä oksidiohutkalvojen valmistamiseksi |
| KR20030011083A (ko) * | 2000-05-31 | 2003-02-06 | 모토로라 인코포레이티드 | 반도체 디바이스 및 이를 제조하기 위한 방법 |
| US7452757B2 (en) * | 2002-05-07 | 2008-11-18 | Asm America, Inc. | Silicon-on-insulator structures and methods |
| EP1975988B1 (en) | 2007-03-28 | 2015-02-25 | Siltronic AG | Multilayered semiconductor wafer and process for its production |
| CN101641806B (zh) * | 2007-03-30 | 2011-11-30 | 佳能株式会社 | 外延膜、压电元件、铁电元件、它们的制造方法以及液体排出头 |
| JP7612383B2 (ja) * | 2020-11-02 | 2025-01-14 | 日産自動車株式会社 | コンデンサ及びその製造方法 |
-
1986
- 1986-07-08 JP JP16030286A patent/JPH0618174B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6315442A (ja) | 1988-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JP2000223419A (ja) | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 | |
| JP2005303246A (ja) | 新規なＳｉ基板上への高品質ＺｎＳｅエピタキシー層の成長方法 | |
| CN112309832B (zh) | 可转移氧化镓单晶薄膜的制备方法 | |
| JPH01270593A (ja) | 化合物半導体層形成方法 | |
| JPS6194318A (ja) | 半導体基板及びその製造方法 | |
| Fukuda et al. | High quality heteroepitaxial Ge growth on (100) Si by MBE | |
| JPH0618174B2 (ja) | 半導体基板 | |
| Friedrich et al. | Oxide degradation during selective epitaxial growth of silicon | |
| Sywe et al. | Epitaxial growth of SiC on sapphire substrates with an AlN buffer layer | |
| Gao et al. | Low-temperature chemical-vapor deposition of 3C–SiC films on Si (1 0 0) using SiH4–C2H4–HCl–H2 | |
| JPS6226569B2 (ja) | ||
| JP3576323B2 (ja) | 化合物半導体の熱処理方法 | |
| JP3466314B2 (ja) | 単結晶育成用基体 | |
| JP3665766B2 (ja) | 半導体装置及びその製造方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPS62119939A (ja) | 半導体用絶縁基板 | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| Rao et al. | SOS films and interfaces: Chemical aspects | |
| JPS62141720A (ja) | Ｉｉｉ−ｖ化合物半導体／絶縁体／ｉｉｉ−ｖ化合物半導体積層構造 | |
| JPH0584675B2 (ja) | ||
| JP2007250676A (ja) | 異種材料の積層基板の製造方法 | |
| JPS6132817B2 (ja) | ||
| KR20230147669A (ko) | 균일한 그래핀의 cvd 성장을 위한 웨이퍼 및 이의 제조 방법 | |
| JPS63137412A (ja) | 半導体用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |