JPH0618300B2 - ダ−リントントランジスタ装置 - Google Patents
ダ−リントントランジスタ装置Info
- Publication number
- JPH0618300B2 JPH0618300B2 JP60035414A JP3541485A JPH0618300B2 JP H0618300 B2 JPH0618300 B2 JP H0618300B2 JP 60035414 A JP60035414 A JP 60035414A JP 3541485 A JP3541485 A JP 3541485A JP H0618300 B2 JPH0618300 B2 JP H0618300B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003321 amplification Effects 0.000 claims description 20
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 20
- 238000010586 diagram Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3066—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the collectors of complementary power transistors being connected to the output
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
- H03F3/3432—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors
- H03F3/3435—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with bipolar transistors using Darlington amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 本発明は、コレクタ、ベースおよびエミツタを有する入
力トランジスタと、コレクタ、ベースおよびエミツタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であつて、前記の入力トランジスタのエミツ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置に関するもので
ある。
力トランジスタと、コレクタ、ベースおよびエミツタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であつて、前記の入力トランジスタのエミツ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置に関するもので
ある。
このようなダーリントントランジスタ装置は既知であ
り、例えばテイエツチエ(Tietze)およびシエンク(Schen
k)氏著“ハルプライテルシヤルトウングステクニク(Hal
bleiterschaltungstechnik)”，１９７８年，第５６〜
５８頁に記載されており、例えば可聴周波増幅器におけ
る電力トランジスタとして用いることができる。
り、例えばテイエツチエ(Tietze)およびシエンク(Schen
k)氏著“ハルプライテルシヤルトウングステクニク(Hal
bleiterschaltungstechnik)”，１９７８年，第５６〜
５８頁に記載されており、例えば可聴周波増幅器におけ
る電力トランジスタとして用いることができる。
信号電流を考慮すると、入力トランジスタのエミツタ電
流は出力トランジスタのベース電流に等しい為、このよ
うなダーリントントランジスタ装置の電流増幅率は入力
トランジスタおよび出力トランジスタの電流増幅率の積
に等しい。ダーリントントランジスタ装置を、大電流を
生ぜしめうるようにする必要のある電力トランジスタと
して用いる場合には、入力トランジスタのベース電流は
駆動段に与えられる負荷の点であまりにも大きくならな
いようにする必要がある。従つて、駆動段の過負荷を排
除する為には、一般にダーリントントランジスタ装置の
前に追加のトランジスタを設け、このトランジスタのエ
ミツタ電流を入力トランジスタのベース電流に等しくす
る。しかし、このような追加のトランジスタを設ける
と、ダーリントントランジスタ装置を満足に作動させる
為にベース−エミツタ電圧の少なくとも８倍に等しい電
源電圧を必要とするという欠点を生じる。従つて、ダー
リントントランジスタ装置は極めて低い電源電圧に対し
て用いるのに適していない。
流は出力トランジスタのベース電流に等しい為、このよ
うなダーリントントランジスタ装置の電流増幅率は入力
トランジスタおよび出力トランジスタの電流増幅率の積
に等しい。ダーリントントランジスタ装置を、大電流を
生ぜしめうるようにする必要のある電力トランジスタと
して用いる場合には、入力トランジスタのベース電流は
駆動段に与えられる負荷の点であまりにも大きくならな
いようにする必要がある。従つて、駆動段の過負荷を排
除する為には、一般にダーリントントランジスタ装置の
前に追加のトランジスタを設け、このトランジスタのエ
ミツタ電流を入力トランジスタのベース電流に等しくす
る。しかし、このような追加のトランジスタを設ける
と、ダーリントントランジスタ装置を満足に作動させる
為にベース−エミツタ電圧の少なくとも８倍に等しい電
源電圧を必要とするという欠点を生じる。従つて、ダー
リントントランジスタ装置は極めて低い電源電圧に対し
て用いるのに適していない。
更に、ダーリントントランジスタ装置には、出力トラン
ジスタの電流増幅率が大電流の場合に減少するという問
題がある。これにより出力トランジスタの出力電流と入
力トラジスタのベース電流との間の関係を非直線的とし
てしまい、出力信号を歪ませてしまう。
ジスタの電流増幅率が大電流の場合に減少するという問
題がある。これにより出力トランジスタの出力電流と入
力トラジスタのベース電流との間の関係を非直線的とし
てしまい、出力信号を歪ませてしまう。
本発明の目的は、大きな出力電流に対し比較的小さなベ
ース電流しか必要とせず、比較的低い電源電圧で用いる
のに適しており、出力電流とベース電流との間の関係が
殆んど直線的となつているダーリントントランジスタ装
置を提供せんとするにある。
ース電流しか必要とせず、比較的低い電源電圧で用いる
のに適しており、出力電流とベース電流との間の関係が
殆んど直線的となつているダーリントントランジスタ装
置を提供せんとするにある。
本発明は、コレクタ、ベースおよびエミッタを有する入
力トランジスタと、コレクタ、ベースおよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記の入力トランジスタのエミッ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置において、前記
の入力トランジスタおよび出力トランジスタの導電型が
同じであり、入力トランジスタのエミッタが出力トラン
ジスタのベースに直接接続され、前記の入力トランジス
タのコレクタが電流増幅回路の入力部に接続され、この
電流増幅回路により前記入力トランジスタのコレクタ電
流を増幅し、この電流を前記出力トランジスタのベース
に接続されているこの電流増幅回路の出力部に生ぜしめ
るようにし、前記の電流増幅回路を電流ミラー回路と
し、この電流ミラー回路は、ダイオード接続された第１
トランジスタのコレクタ−エミッタ通路と第１抵抗との
直列回路を有し且つ前記入力トランジスタのコレクタに
接続された入力電流路と、第２トランジスタのコレクタ
−エミッタ通路と第２抵抗との直列回路を有し、前記出
力トランジスタのベースに接続された出力電流路とを具
えており、前記第１および第２トランジスタのベースが
相互接続され、第１トランジスタのエミッタが前記第１
抵抗に接続され、第２トランジスタのエミッタが前記第
２抵抗に接続され、第１および第２抵抗の抵抗値間の比
が第２および第１トランジスタのエミッタ面積の比より
も大きくなっていることを特徴とする。
力トランジスタと、コレクタ、ベースおよびエミッタを
有する出力トランジスタとを具えるダーリントントラン
ジスタ装置であって、前記の入力トランジスタのエミッ
タにより前記の出力トランジスタのベースを駆動するよ
うにしたダーリントントランジスタ装置において、前記
の入力トランジスタおよび出力トランジスタの導電型が
同じであり、入力トランジスタのエミッタが出力トラン
ジスタのベースに直接接続され、前記の入力トランジス
タのコレクタが電流増幅回路の入力部に接続され、この
電流増幅回路により前記入力トランジスタのコレクタ電
流を増幅し、この電流を前記出力トランジスタのベース
に接続されているこの電流増幅回路の出力部に生ぜしめ
るようにし、前記の電流増幅回路を電流ミラー回路と
し、この電流ミラー回路は、ダイオード接続された第１
トランジスタのコレクタ−エミッタ通路と第１抵抗との
直列回路を有し且つ前記入力トランジスタのコレクタに
接続された入力電流路と、第２トランジスタのコレクタ
−エミッタ通路と第２抵抗との直列回路を有し、前記出
力トランジスタのベースに接続された出力電流路とを具
えており、前記第１および第２トランジスタのベースが
相互接続され、第１トランジスタのエミッタが前記第１
抵抗に接続され、第２トランジスタのエミッタが前記第
２抵抗に接続され、第１および第２抵抗の抵抗値間の比
が第２および第１トランジスタのエミッタ面積の比より
も大きくなっていることを特徴とする。
電流増幅回路により入力トランジスタのコレクタ電流を
増幅し、この電流を出力トランジスタのベースに供給す
ることにより、出力トランジスタのベース電流、従つて
ダーリントントランジスタ装置の全電流増幅率が増大す
る。従つて特定の出力電流を得る為には入力トランジス
タに必要とするベース電流は小さくなる。例えば、電流
増幅回路の電流増幅率が２である場合、特定の出力電流
を得る為にはもとのベース電流の1/3のみしか必要とし
ない。ダーリントントランジスタ装置はベース−エミツ
タ電圧の２倍しか必要としない為、この装置は比較的低
い電源電圧に対して用いるのにも適している。電流ミラ
ー回路を電流増幅回路として用いること自体は既知であ
り、例えば文献“バルボベリヒト(Valvo Berichte)”，
第x1x巻，第３号，第１０７〜１１４頁に記載されてい
る。
増幅し、この電流を出力トランジスタのベースに供給す
ることにより、出力トランジスタのベース電流、従つて
ダーリントントランジスタ装置の全電流増幅率が増大す
る。従つて特定の出力電流を得る為には入力トランジス
タに必要とするベース電流は小さくなる。例えば、電流
増幅回路の電流増幅率が２である場合、特定の出力電流
を得る為にはもとのベース電流の1/3のみしか必要とし
ない。ダーリントントランジスタ装置はベース−エミツ
タ電圧の２倍しか必要としない為、この装置は比較的低
い電源電圧に対して用いるのにも適している。電流ミラ
ー回路を電流増幅回路として用いること自体は既知であ
り、例えば文献“バルボベリヒト(Valvo Berichte)”，
第x1x巻，第３号，第１０７〜１１４頁に記載されてい
る。
出力電流と入力トランジスタのベース電流との間の関係
は、第１および第２抵抗の抵抗値間の比を第２および第
１トランジスタのエミツタ領域間の比よりも大きく選択
することにより直線化される。小電流の場合、電流増幅
率は主として第２および第１トランジスタのエミツタ領
域間の比により決定され、大電流の場合、電流増幅率は
第１および第２抵抗の抵抗値間の比により決定され、従
つて小電流に対し電流増幅率を小さくし、大電流に対し
電流増幅率を大きくする。
は、第１および第２抵抗の抵抗値間の比を第２および第
１トランジスタのエミツタ領域間の比よりも大きく選択
することにより直線化される。小電流の場合、電流増幅
率は主として第２および第１トランジスタのエミツタ領
域間の比により決定され、大電流の場合、電流増幅率は
第１および第２抵抗の抵抗値間の比により決定され、従
つて小電流に対し電流増幅率を小さくし、大電流に対し
電流増幅率を大きくする。
第１トランジスタのコレクタをそのベースに接続するこ
とにより上述した電流ミラー回路の構成は適切で簡単な
ものとなる。
とにより上述した電流ミラー回路の構成は適切で簡単な
ものとなる。
以下図面につき説明する。
第１図は、第２図以降に示す本発明のダーリントントラ
ンジスタ装置を説明する上で必要な電流増幅回路を設け
たダーリントントランジスタ装置を示し、この電流増幅
回路は出力電流の大きさに依存しない電流増幅率を有す
る。この第１図では、NPN入力トランジスタＴ1のエミツ
タがNPN出力トランジスタT2のベースに接続され、この
トランジスタＴ2のエミツタはこの場合負電源端子２、
この場合大地に接続されている。ダーリントントランジ
スタ装置の出力電流を取出しうる負荷は出力トランジス
タＴ2のコレクタに接続しうる。入力トランジスタＴ1の
コレクタは、正電源端子３に接続されたエミツタを有し
ダイオードとして配置したPNPトランジスタＴ3と、この
トランジスタＴ3のベース−エミツタを接合と並列に接
続したベース−エミツタ接合を有するPNPトランジスタ
Ｔ4とを具える電流ミラー回路の入力部に接続されてい
る。この場合、トランジスタＴ4のエミツタ面積はトラ
ンジスタＴ3のエミツタ面積の２倍である。トランジス
タＴ3およびＴ4は同じベース−エミツタ電圧を有する
為、トランジスタＴ4のコレクタ電流はトランジスタＴ3
のコレクタ電流、従つてトランジスタＴ1のコレクタ電
流の２倍となる。トランジスタＴ4のコレクタ電流はト
ランジスタＴ1のエミツタ電流と一緒に出力トランジス
タＴ2のベースに供給される。トランジスタＴ1のコレク
タ電流がそのエミツタ電流にほぼ等しいものとすると、
装置の全電流増幅率は、 (β1+2β1)β2＝3β1β2 に等しくなる。ここにβ1およびβ2はトランジスタＴ1
およびＴ2の電流増幅率をそれぞれ示す。電流ミラー回
路が存在する為に、装置の全電流増幅率は通常のダーリ
ントントランジスタ装置の電流増幅率の３倍となる。従
つて特定の出力電流を得る為には、元来必要とするベー
ス電流の1/3のみしか必要としなくなる。従つて駆動源
に与えられる負荷も大きな出力電流に対し小さくなる。
ンジスタ装置を説明する上で必要な電流増幅回路を設け
たダーリントントランジスタ装置を示し、この電流増幅
回路は出力電流の大きさに依存しない電流増幅率を有す
る。この第１図では、NPN入力トランジスタＴ1のエミツ
タがNPN出力トランジスタT2のベースに接続され、この
トランジスタＴ2のエミツタはこの場合負電源端子２、
この場合大地に接続されている。ダーリントントランジ
スタ装置の出力電流を取出しうる負荷は出力トランジス
タＴ2のコレクタに接続しうる。入力トランジスタＴ1の
コレクタは、正電源端子３に接続されたエミツタを有し
ダイオードとして配置したPNPトランジスタＴ3と、この
トランジスタＴ3のベース−エミツタを接合と並列に接
続したベース−エミツタ接合を有するPNPトランジスタ
Ｔ4とを具える電流ミラー回路の入力部に接続されてい
る。この場合、トランジスタＴ4のエミツタ面積はトラ
ンジスタＴ3のエミツタ面積の２倍である。トランジス
タＴ3およびＴ4は同じベース−エミツタ電圧を有する
為、トランジスタＴ4のコレクタ電流はトランジスタＴ3
のコレクタ電流、従つてトランジスタＴ1のコレクタ電
流の２倍となる。トランジスタＴ4のコレクタ電流はト
ランジスタＴ1のエミツタ電流と一緒に出力トランジス
タＴ2のベースに供給される。トランジスタＴ1のコレク
タ電流がそのエミツタ電流にほぼ等しいものとすると、
装置の全電流増幅率は、 (β1+2β1)β2＝3β1β2 に等しくなる。ここにβ1およびβ2はトランジスタＴ1
およびＴ2の電流増幅率をそれぞれ示す。電流ミラー回
路が存在する為に、装置の全電流増幅率は通常のダーリ
ントントランジスタ装置の電流増幅率の３倍となる。従
つて特定の出力電流を得る為には、元来必要とするベー
ス電流の1/3のみしか必要としなくなる。従つて駆動源
に与えられる負荷も大きな出力電流に対し小さくなる。
第１図に示す電流ミラー回路以外に前記の文献“バルボ
ベリヒト(Valvo Berichte)”に記載されているような他
の電流ミラー回路を用いることができる。
ベリヒト(Valvo Berichte)”に記載されているような他
の電流ミラー回路を用いることができる。
第１図に示すダーリントントランジスタ装置には、大出
力電流の場合に出力トランジスタの電流増幅率が減少す
ることにより入力トランジスタの出力電流およびベース
電流間の関係を非直線的とする欠点がある。
力電流の場合に出力トランジスタの電流増幅率が減少す
ることにより入力トランジスタの出力電流およびベース
電流間の関係を非直線的とする欠点がある。
第２図は上述した欠点のない本発明の第１実施例を形成
するダーリントントランジスタ装置を示す。第１図と同
一部分には第１図と同じ符号を付した。本例の場合Ｒ1
＝６．２kΩに等しくした抵抗値の抵抗Ｒ1をトランジス
タＴ3のエミツタ回路に配置する。トランジスタＴ4のエ
ミツタ回路にも同様に抵抗Ｒ2＝500Ωを配置する。コレ
クタ電流が小さい場合、抵抗Ｒ1およびＲ2にまたがつて
生じる電圧はトランジスタＴ3およびＴ4のベース−エミ
ツタ電圧に比べて低い。この場合、電流ミラー回路の電
流増幅率はトランジスタＴ4およびＴ3のエミツタ領域間
の比、すなわち本例の場合２にほぼ等しい。コレクタ電
流が大きい場合、トランジスタＴ3およびＴ4のベース・
エミツタ電圧の差が小さい為に電流増幅率は抵抗Ｒ1お
よびＲ2間の比にほぼ等しくなり、本例の場合12.4にほ
ぼ等しくなる。従つて、ダーリントントランジスタ装置
の全電流増幅率は入力電流が増大するにつれて増大す
る。その結果、大電流に対する出力トランジスタの電流
増幅率の減少が部分的に補償され、入出力電流間の関係
がより一層直線的となる。これにより出力信号の歪みを
減少させる。
するダーリントントランジスタ装置を示す。第１図と同
一部分には第１図と同じ符号を付した。本例の場合Ｒ1
＝６．２kΩに等しくした抵抗値の抵抗Ｒ1をトランジス
タＴ3のエミツタ回路に配置する。トランジスタＴ4のエ
ミツタ回路にも同様に抵抗Ｒ2＝500Ωを配置する。コレ
クタ電流が小さい場合、抵抗Ｒ1およびＲ2にまたがつて
生じる電圧はトランジスタＴ3およびＴ4のベース−エミ
ツタ電圧に比べて低い。この場合、電流ミラー回路の電
流増幅率はトランジスタＴ4およびＴ3のエミツタ領域間
の比、すなわち本例の場合２にほぼ等しい。コレクタ電
流が大きい場合、トランジスタＴ3およびＴ4のベース・
エミツタ電圧の差が小さい為に電流増幅率は抵抗Ｒ1お
よびＲ2間の比にほぼ等しくなり、本例の場合12.4にほ
ぼ等しくなる。従つて、ダーリントントランジスタ装置
の全電流増幅率は入力電流が増大するにつれて増大す
る。その結果、大電流に対する出力トランジスタの電流
増幅率の減少が部分的に補償され、入出力電流間の関係
がより一層直線的となる。これにより出力信号の歪みを
減少させる。
第３図は本発明の第２実施例を構成するダーリントント
ランジスタ装置を示し、本例の場合入力トランジスタＴ
5および出力トランジスタＴ6をNPNトランジスタではな
くPNPトランジスタとし、出力トランジスタＴ6のエミツ
タを負電源端子の代りに正電源端子に接続する。トラン
ジスタＴ5のコレクタは、エミツタ回路中に抵抗Ｒ3＝50
0Ωを有しダイオードとして配置したNPNトランジスタＴ
7と、エミツタ回路中に抵抗Ｒ4＝20Ωを有し前記のトラ
ンジスタＴ7のエミツタ面積の４倍の大きさのエミツタ
面積を有するトランジスタＴ8とを具える電流ミラー回
路の入力部に接続する。
ランジスタ装置を示し、本例の場合入力トランジスタＴ
5および出力トランジスタＴ6をNPNトランジスタではな
くPNPトランジスタとし、出力トランジスタＴ6のエミツ
タを負電源端子の代りに正電源端子に接続する。トラン
ジスタＴ5のコレクタは、エミツタ回路中に抵抗Ｒ3＝50
0Ωを有しダイオードとして配置したNPNトランジスタＴ
7と、エミツタ回路中に抵抗Ｒ4＝20Ωを有し前記のトラ
ンジスタＴ7のエミツタ面積の４倍の大きさのエミツタ
面積を有するトランジスタＴ8とを具える電流ミラー回
路の入力部に接続する。
本例のダーリントントランジスタ装置は第２図の装置と
同様に作動し、本例の電流ミラー回路の電流増幅率は小
電流に対し４、大電流に対し２５である。
同様に作動し、本例の電流ミラー回路の電流増幅率は小
電流に対し４、大電流に対し２５である。
第４図は本発明によるダーリントントランジスタ装置を
具えるプツシユプル増幅器を線図的に示す。第２および
３図の部分と対応する部分には第２および３図における
符号と同じ符号を付した。このプツシユプル増幅器は、
出力段の相補的出力トランジスタＴ6およびＴ2を駆動す
る出力端子11および１２を有する入力段１０を具えてい
る。これらトランジスタＴ6およびＴ2のエミツタは正電
源端子３および負電源端子２にそれぞれ接続されてい
る。これらトランジスタのコレクタは負荷ＲLが接続さ
れている増幅器の出力端子１３に接続されている。出力
トランジスタＴ2は第２図に示すようにトランジスタＴ1
と相俟つてダーリントントランジスタ装置を構成する。
トランジスタＴ1のエミツタには電流源１５が接続さ
れ、ダーリントントランジスタの直線性および高周波作
動を改善するようにしている。トランジスタＴ1のエミ
ツタには電流源１５を接続しダーリントントランジスタ
の直線性および高周波作動を改善している。出力トラン
ジスタＴ6は第３図と同様にトランジスタＴ5と相俟つて
ダーリントントランジスタ装置を構成する。トランジス
タＴ5のベースはエミツタホロワトランジスタＴ9によつ
て駆動される。従つて、トランジスタＴ6のベースは正
電源電圧から１つのベース−エミツタ電圧だけ減じた値
に駆動しうる。トランジスタＴ9のエミツタはトランジ
スタＴ1の場合と同じ理由で電流源１４に接続する。
具えるプツシユプル増幅器を線図的に示す。第２および
３図の部分と対応する部分には第２および３図における
符号と同じ符号を付した。このプツシユプル増幅器は、
出力段の相補的出力トランジスタＴ6およびＴ2を駆動す
る出力端子11および１２を有する入力段１０を具えてい
る。これらトランジスタＴ6およびＴ2のエミツタは正電
源端子３および負電源端子２にそれぞれ接続されてい
る。これらトランジスタのコレクタは負荷ＲLが接続さ
れている増幅器の出力端子１３に接続されている。出力
トランジスタＴ2は第２図に示すようにトランジスタＴ1
と相俟つてダーリントントランジスタ装置を構成する。
トランジスタＴ1のエミツタには電流源１５が接続さ
れ、ダーリントントランジスタの直線性および高周波作
動を改善するようにしている。トランジスタＴ1のエミ
ツタには電流源１５を接続しダーリントントランジスタ
の直線性および高周波作動を改善している。出力トラン
ジスタＴ6は第３図と同様にトランジスタＴ5と相俟つて
ダーリントントランジスタ装置を構成する。トランジス
タＴ5のベースはエミツタホロワトランジスタＴ9によつ
て駆動される。従つて、トランジスタＴ6のベースは正
電源電圧から１つのベース−エミツタ電圧だけ減じた値
に駆動しうる。トランジスタＴ9のエミツタはトランジ
スタＴ1の場合と同じ理由で電流源１４に接続する。
本発明は上述した例に限定されず種々の変更が可能であ
ること勿論である。例えば、第１，２および３図に示す
例では電流源を入力回路のエミツタ回路中に設けること
ができる。また本発明の範囲内で、図示の電流ミラー回
路の代りに他のいかなる電流ミラー回路を用いることも
できる。
ること勿論である。例えば、第１，２および３図に示す
例では電流源を入力回路のエミツタ回路中に設けること
ができる。また本発明の範囲内で、図示の電流ミラー回
路の代りに他のいかなる電流ミラー回路を用いることも
できる。
第１図は、電流増幅率を一定とした電流増幅回路を具え
たダーリントントランジスタ装置を示す回路図、 第２図は、本発明の第１実施例を構成するダーリントン
トランジスタ装置を示す回路図、 第３図は、本発明の第２実施例を構成するダーリントン
トランジスタ装置を示す回路図、 第４図は、本発明によるダーリントントランジスタ装置
を設けたプツシユプル増幅器を線図的に示す回路図であ
る。 ２……負電源端子、３……正電源端子 10……入力段、13……出力端子 14,15……電流源 Ｔ1，Ｔ5……入力トランジスタ Ｔ2，Ｔ6……出力トランジスタ Ｔ9……エミツタホロワトランジスタ
たダーリントントランジスタ装置を示す回路図、 第２図は、本発明の第１実施例を構成するダーリントン
トランジスタ装置を示す回路図、 第３図は、本発明の第２実施例を構成するダーリントン
トランジスタ装置を示す回路図、 第４図は、本発明によるダーリントントランジスタ装置
を設けたプツシユプル増幅器を線図的に示す回路図であ
る。 ２……負電源端子、３……正電源端子 10……入力段、13……出力端子 14,15……電流源 Ｔ1，Ｔ5……入力トランジスタ Ｔ2，Ｔ6……出力トランジスタ Ｔ9……エミツタホロワトランジスタ
Claims (3)
- 【請求項１】コレクタ、ベースおよびエミッタを有する
入力トランジスタと、コレクタ、ベースおよびエミッタ
を有する出力トランジスタとを具えるダーリントントラ
ンジスタ装置であって、前記の入力トランジスタのエミ
ッタにより前記の出力トランジスタのベースを駆動する
ようにしたダーリントントランジスタ装置において、前
記の入力トランジスタおよび出力トランジスタの導電型
が同じであり、入力トランジスタのエミッタが出力トラ
ンジスタのベースに直接接続され、前記の入力トランジ
スタのコレクタが電流増幅回路の入力部に接続され、こ
の電流増幅回路により前記入力トランジスタのコレクタ
電流を増幅し、この電流を前記出力トランジスタのベー
スに接続されているこの電流増幅回路の出力部に生ぜし
めるようにし、前記の電流増幅回路を電流ミラー回路と
し、この電流ミラー回路は、ダイオード接続された第１
トランジスタのコレクタ−エミッタ通路と第１抵抗との
直列回路を有し且つ前記入力トランジスタのコレクタに
接続された入力電流路と、第２トランジスタのコレクタ
−エミッタ通路と第２抵抗との直列回路を有し、前記出
力トランジスタのベースに接続された出力電流路とを具
えており、前記第１および第２トランジスタのベースが
相互接続され、第１トランジスタのエミッタが前記第１
抵抗に接続され、第２トランジスタのエミッタが前記第
２抵抗に接続され、第１および第２抵抗の抵抗値間の比
が第２および第１トランジスタのエミッタ面積の比より
も大きくなっていることを特徴とするダーリントントラ
ンジスタ装置。 - 【請求項２】特許請求の範囲第１項に記載のダーリント
ントランジスタ装置において、入力トランジスタのエミ
ッタが電流源に結合されていることを特徴とするダーリ
ントントランジスタ装置。 - 【請求項３】特許請求の範囲第１または第２項に記載の
ダーリントントランジスタ装置において、入力トランジ
スタが、この入力トランジスタおよび出力トランジスタ
の導電型とは反対の導電型のエミッタホロワトランジス
タにより駆動されるように構成されていることを特徴と
するダーリントントランジスタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8400635A NL8400635A (nl) | 1984-02-29 | 1984-02-29 | Darlington transistorschakeling. |
| NL8400635 | 1984-02-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60218911A JPS60218911A (ja) | 1985-11-01 |
| JPH0618300B2 true JPH0618300B2 (ja) | 1994-03-09 |
Family
ID=19843564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60035414A Expired - Lifetime JPH0618300B2 (ja) | 1984-02-29 | 1985-02-26 | ダ−リントントランジスタ装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4633100A (ja) |
| EP (1) | EP0156411B1 (ja) |
| JP (1) | JPH0618300B2 (ja) |
| KR (1) | KR930007294B1 (ja) |
| CA (1) | CA1223927A (ja) |
| DE (1) | DE3575826D1 (ja) |
| HK (1) | HK86591A (ja) |
| NL (1) | NL8400635A (ja) |
| SG (1) | SG86190G (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2587562B1 (fr) * | 1985-09-17 | 1987-11-20 | Thomson Csf | Dispositif de commande d'un circuit de sortie d'un circuit integre |
| JPS62262505A (ja) * | 1986-05-09 | 1987-11-14 | Hitachi Ltd | 電子回路 |
| US4730124A (en) * | 1987-02-11 | 1988-03-08 | Tektronix, Inc. | High transconductance composite PNP transistor |
| FR2651623A1 (fr) * | 1989-09-01 | 1991-03-08 | Radiotechnique Compelec | Circuit integre presentant une detection d'etat de saturation. |
| IT1244208B (it) * | 1990-12-20 | 1994-07-08 | Sgs Thomson Microelectronics | Circuito di ricupero dell'offset intrinseco particolarmente per amplificatori |
| US5134310A (en) * | 1991-01-23 | 1992-07-28 | Ramtron Corporation | Current supply circuit for driving high capacitance load in an integrated circuit |
| DE4111999A1 (de) * | 1991-04-12 | 1992-10-15 | Hartmut Koellner | Wandlerschaltung |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5514568B2 (ja) * | 1973-12-07 | 1980-04-17 | ||
| US3979606A (en) * | 1975-09-05 | 1976-09-07 | Rca Corporation | Current level detector |
| US4228404A (en) * | 1979-02-05 | 1980-10-14 | National Semiconductor Corporation | Low voltage compound inverter buffer circuit |
| US4334198A (en) * | 1980-04-24 | 1982-06-08 | Rca Corporation | Biasing of transistor amplifier cascades |
| US4371792A (en) * | 1980-07-24 | 1983-02-01 | National Semiconductor Corporation | High gain composite transistor |
| JPS5746513A (en) * | 1980-09-05 | 1982-03-17 | Toshiba Corp | Darlington complementary output circuit |
| JPS5783912A (en) * | 1980-11-12 | 1982-05-26 | Toshiba Corp | Current amplifying circuit |
| JPS57162505A (en) * | 1981-03-31 | 1982-10-06 | Toshiba Corp | Transistor circuit |
| US4542399A (en) * | 1983-02-22 | 1985-09-17 | National Semiconductor Corporation | Feed forward Darlington circuit |
-
1984
- 1984-02-29 NL NL8400635A patent/NL8400635A/nl not_active Application Discontinuation
-
1985
- 1985-02-25 CA CA000475080A patent/CA1223927A/en not_active Expired
- 1985-02-25 DE DE8585200245T patent/DE3575826D1/de not_active Expired - Lifetime
- 1985-02-25 EP EP85200245A patent/EP0156411B1/en not_active Expired - Lifetime
- 1985-02-26 JP JP60035414A patent/JPH0618300B2/ja not_active Expired - Lifetime
- 1985-02-27 US US06/706,066 patent/US4633100A/en not_active Expired - Fee Related
- 1985-02-27 KR KR1019850001244A patent/KR930007294B1/ko not_active Expired - Fee Related
-
1990
- 1990-10-24 SG SG861/90A patent/SG86190G/en unknown
-
1991
- 1991-10-31 HK HK865/91A patent/HK86591A/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930007294B1 (ko) | 1993-08-04 |
| HK86591A (en) | 1991-11-08 |
| EP0156411A1 (en) | 1985-10-02 |
| NL8400635A (nl) | 1985-09-16 |
| SG86190G (en) | 1991-01-04 |
| CA1223927A (en) | 1987-07-07 |
| EP0156411B1 (en) | 1990-01-31 |
| KR850006989A (ko) | 1985-10-25 |
| DE3575826D1 (en) | 1990-03-08 |
| JPS60218911A (ja) | 1985-11-01 |
| US4633100A (en) | 1986-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1101875A (en) | Amplifier | |
| GB2084420A (en) | Output amplifier | |
| US4431972A (en) | Push-pull amplifier | |
| US4723111A (en) | Amplifier arrangement | |
| JPH021401B2 (ja) | ||
| US4424493A (en) | Cross-coupled complementary power amplifier | |
| GB2047032A (en) | Power-amplifying circuits | |
| JPH0618300B2 (ja) | ダ−リントントランジスタ装置 | |
| US5382919A (en) | Wideband constant impedance amplifiers | |
| EP0156410B1 (en) | Amplifier arrangement | |
| US4369410A (en) | Monolithically integrable transistor amplifier having gain control means | |
| US6734720B2 (en) | Operational amplifier in which the idle current of its output push-pull transistors is substantially zero | |
| US4237426A (en) | Transistor amplifier | |
| JPS6313571B2 (ja) | ||
| US4215318A (en) | Push-pull amplifier | |
| KR970003778B1 (ko) | 개선된 직선성을 갖는 증폭회로 | |
| US4206419A (en) | Power amplifier | |
| US4112387A (en) | Bias circuit | |
| JPH04369105A (ja) | 増幅器 | |
| US4123723A (en) | Transistor amplifier circuit | |
| JPS6016126B2 (ja) | カスコ−ド回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| US4303891A (en) | Monolithic integrated circuit with frequency dependent amplification | |
| JP2759156B2 (ja) | 増幅回路 | |
| JPS6113403B2 (ja) |