JPH0618607A - 端子のリーク電流測定方法及びその装置 - Google Patents
端子のリーク電流測定方法及びその装置Info
- Publication number
- JPH0618607A JPH0618607A JP4175219A JP17521992A JPH0618607A JP H0618607 A JPH0618607 A JP H0618607A JP 4175219 A JP4175219 A JP 4175219A JP 17521992 A JP17521992 A JP 17521992A JP H0618607 A JPH0618607 A JP H0618607A
- Authority
- JP
- Japan
- Prior art keywords
- output
- leak current
- terminal
- input
- gate signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】ＬＳＩ等の制御装置１における入出力共用端子
の出力部３の出力制御信号を、リーク電流測定モード設
定信号で開放し、ＰＭＯＳのゲート信号出力用ＮＯＲ素
子４の入力を電源電圧ＶＤＤ（Ｈｉ）に固定させること
により、出力部３内のＰＭＯＳのゲート信号をインアク
ティブ（Ｈｉ）とし、また、ＮＭＯＳのゲート信号出力
用ＮＡＮＤ素子５の入力をＶＤＤＮ（Ｌｏ）に固定させ
ることにより、出力部３内のＮＭＯＳのゲート信号をイ
ンアクティブ（Ｌｏ）とし、出力部３の出力（Ｐ点）を
ハイインピーダンス状態に設定する。 【効果】ＬＳＩ等の制御装置において、外部端子のリー
ク電流を測定する方法が、簡単となり、信頼性を確保で
きる。
の出力部３の出力制御信号を、リーク電流測定モード設
定信号で開放し、ＰＭＯＳのゲート信号出力用ＮＯＲ素
子４の入力を電源電圧ＶＤＤ（Ｈｉ）に固定させること
により、出力部３内のＰＭＯＳのゲート信号をインアク
ティブ（Ｈｉ）とし、また、ＮＭＯＳのゲート信号出力
用ＮＡＮＤ素子５の入力をＶＤＤＮ（Ｌｏ）に固定させ
ることにより、出力部３内のＮＭＯＳのゲート信号をイ
ンアクティブ（Ｌｏ）とし、出力部３の出力（Ｐ点）を
ハイインピーダンス状態に設定する。 【効果】ＬＳＩ等の制御装置において、外部端子のリー
ク電流を測定する方法が、簡単となり、信頼性を確保で
きる。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩ等の制御装置に
おける端子のリーク電流の評価に係り、特に、端子のリ
ーク電流を測定するために、好適なリーク電流測定方法
及びその装置に関する。
おける端子のリーク電流の評価に係り、特に、端子のリ
ーク電流を測定するために、好適なリーク電流測定方法
及びその装置に関する。
【０００２】
【従来の技術】一般的なＬＳＩ等の制御装置１１の入出
力共用端子の入力部１２及び出力部１３を図４に示す。
入力部１２のリーク電流を測定する方法は、「ＣＭＯＳ
デバイスハンドブック」（日刊工業新聞社編集発行）に
よれば、端子（Ｐ点）に電流計を接続し、測定電圧ＶＩ
Ｎを印加し、電源電圧ＶＤＤ，グランド電位ＧＮＤと
し、ＶＩＮ＝ＶＤＤ（Ｈｉ）として、ＮＭＯＳ側保護ダ
イオードＤ２の逆接合リーク電流ＩＤ２、ＮＭＯＳ側の
ゲート酸化膜リーク電流ＩＧＮを測定する場合と、ＶＩ
Ｎ＝ＧＮＤ（Ｌｏ）として、ＰＭＯＳ側保護ダイオード
Ｄ１の逆接合リーク電流ＩＤ１、ＰＭＯＳ側のゲート酸
化膜リーク電流ＩＧＰを測定する場合がある。これらの
場合、出力部１３の出力（Ｐ点）をハイインピーダンス
状態にしておき、出力部１３におけるＰＭＯＳ又はＮＭ
ＯＳの導通による電流の流れ込みを禁止しなければなら
ない。出力部１３の出力（Ｐ点）をハイインピーダンス
状態にするための一般的な方法は、出力部１３を機能毎
に、インアクティブとする内部状態を設定すること、す
なわち、出力制御信号をインアクティブ（Ｌｏ）とする
ことにより、出力部１３内のＰＭＯＳ及びＮＭＯＳのゲ
ートをＯＦＦに設定することである。また、出力部１３
の出力（Ｐ点）がハイインピーダンス状態に設定される
ことにより、ＶＩＮ＝ＶＤＤ（Ｈｉ）時、出力部１３内
のＮＭＯＳのソースドレイン間のリーク電流ＩＳＤ２、
ＶＩＮ＝ＧＮＤ（Ｌｏ）時、出力部１３内のＰＭＯＳの
ソースドレイン間のリーク電流ＩＳＤ１も、入力部１２
のリーク電流と同時に測定できる。
力共用端子の入力部１２及び出力部１３を図４に示す。
入力部１２のリーク電流を測定する方法は、「ＣＭＯＳ
デバイスハンドブック」（日刊工業新聞社編集発行）に
よれば、端子（Ｐ点）に電流計を接続し、測定電圧ＶＩ
Ｎを印加し、電源電圧ＶＤＤ，グランド電位ＧＮＤと
し、ＶＩＮ＝ＶＤＤ（Ｈｉ）として、ＮＭＯＳ側保護ダ
イオードＤ２の逆接合リーク電流ＩＤ２、ＮＭＯＳ側の
ゲート酸化膜リーク電流ＩＧＮを測定する場合と、ＶＩ
Ｎ＝ＧＮＤ（Ｌｏ）として、ＰＭＯＳ側保護ダイオード
Ｄ１の逆接合リーク電流ＩＤ１、ＰＭＯＳ側のゲート酸
化膜リーク電流ＩＧＰを測定する場合がある。これらの
場合、出力部１３の出力（Ｐ点）をハイインピーダンス
状態にしておき、出力部１３におけるＰＭＯＳ又はＮＭ
ＯＳの導通による電流の流れ込みを禁止しなければなら
ない。出力部１３の出力（Ｐ点）をハイインピーダンス
状態にするための一般的な方法は、出力部１３を機能毎
に、インアクティブとする内部状態を設定すること、す
なわち、出力制御信号をインアクティブ（Ｌｏ）とする
ことにより、出力部１３内のＰＭＯＳ及びＮＭＯＳのゲ
ートをＯＦＦに設定することである。また、出力部１３
の出力（Ｐ点）がハイインピーダンス状態に設定される
ことにより、ＶＩＮ＝ＶＤＤ（Ｈｉ）時、出力部１３内
のＮＭＯＳのソースドレイン間のリーク電流ＩＳＤ２、
ＶＩＮ＝ＧＮＤ（Ｌｏ）時、出力部１３内のＰＭＯＳの
ソースドレイン間のリーク電流ＩＳＤ１も、入力部１２
のリーク電流と同時に測定できる。
【０００３】また、図３に、一般的なＬＳＩ等の制御装
置９の出力専用端子を示す。出力専用端子では、出力信
号がインアクティブ（Ｌｏ）時は、システム等が誤動作
しないように、端子（Ｑ点）がＬｏ信号に固定されてい
るため、端子のリーク電流を測定することはできない。
通常、出力専用端子以外の外部端子のリーク電流を測定
する場合は、出力専用端子は開放されている。
置９の出力専用端子を示す。出力専用端子では、出力信
号がインアクティブ（Ｌｏ）時は、システム等が誤動作
しないように、端子（Ｑ点）がＬｏ信号に固定されてい
るため、端子のリーク電流を測定することはできない。
通常、出力専用端子以外の外部端子のリーク電流を測定
する場合は、出力専用端子は開放されている。
【０００４】
【発明が解決しようとする課題】上記の従来技術では、
ＬＳＩ等の制御装置が多機能化され、図４における入出
力共用端子の出力部１３の出力（Ｐ点）を、ハイインピ
ーダンス状態に設定するためには、制御装置の内部状態
を複数の条件で、制約することが要求されており、ま
た、その特定の制約条件では、特定の出力部のみしかハ
イインピーダンス状態に設定できない。そのため、入出
力共用端子のリーク電流測定時は、個々の端子単位で、
内部状態を設定しなければならず、入出力共用端子のリ
ーク電流の評価を困難にしていた。
ＬＳＩ等の制御装置が多機能化され、図４における入出
力共用端子の出力部１３の出力（Ｐ点）を、ハイインピ
ーダンス状態に設定するためには、制御装置の内部状態
を複数の条件で、制約することが要求されており、ま
た、その特定の制約条件では、特定の出力部のみしかハ
イインピーダンス状態に設定できない。そのため、入出
力共用端子のリーク電流測定時は、個々の端子単位で、
内部状態を設定しなければならず、入出力共用端子のリ
ーク電流の評価を困難にしていた。
【０００５】また、図３に示す出力専用端子では、イン
アクティブ時は出力モードになっており、測定電圧を印
加して、出力専用端子内のＰＭＯＳ及びＮＭＯＳのソー
スドレイン間のリーク電流を測定することはできない。
そのため、制御装置の信頼性の評価は充分ではなかっ
た。
アクティブ時は出力モードになっており、測定電圧を印
加して、出力専用端子内のＰＭＯＳ及びＮＭＯＳのソー
スドレイン間のリーク電流を測定することはできない。
そのため、制御装置の信頼性の評価は充分ではなかっ
た。
【０００６】本発明の目的は、複数の入出力共用端子や
出力専用端子を確実にインアクティブとする内部状態を
設定する手段を提供し、正確に、リーク電流測定を可能
とすることである。
出力専用端子を確実にインアクティブとする内部状態を
設定する手段を提供し、正確に、リーク電流測定を可能
とすることである。
【０００７】
【課題を解決するための手段】上記目的は、図１に示す
ように、ＬＳＩ等の制御装置１における入出力共用端子
の出力部３の出力制御信号を、リーク電流測定モード設
定信号で開放し、PMOSのゲート信号出力用ＮＯＲ素子４
の入力をＶＤＤ（Ｈｉ）に固定させることにより、出力
部３内のＰＭＯＳのゲート信号をインアクティブ（Ｈ
ｉ）とし、また、ＮＭＯＳのゲート信号出力用ＮＡＮＤ
素子５の入力をＶＤＤＮ（Ｌｏ）に固定させることによ
り、出力部３内のＮＭＯＳのゲート信号をインアクティ
ブ（Ｌｏ）とし、出力部３の出力（Ｐ点）をハイインピ
ーダンス状態にすることにより達成される。
ように、ＬＳＩ等の制御装置１における入出力共用端子
の出力部３の出力制御信号を、リーク電流測定モード設
定信号で開放し、PMOSのゲート信号出力用ＮＯＲ素子４
の入力をＶＤＤ（Ｈｉ）に固定させることにより、出力
部３内のＰＭＯＳのゲート信号をインアクティブ（Ｈ
ｉ）とし、また、ＮＭＯＳのゲート信号出力用ＮＡＮＤ
素子５の入力をＶＤＤＮ（Ｌｏ）に固定させることによ
り、出力部３内のＮＭＯＳのゲート信号をインアクティ
ブ（Ｌｏ）とし、出力部３の出力（Ｐ点）をハイインピ
ーダンス状態にすることにより達成される。
【０００８】また、上記目的は、図２に示すように、Ｌ
ＳＩ等の制御装置７における内部論理８から出力される
出力信号を、リーク電流測定モード設定信号で開放し、
NMOSゲート信号出力用インバータの入力をＶＤＤ（Ｈ
ｉ）に固定させることにより、また、端子内のＮＭＯＳ
のゲート信号をインアクティブとし、ＰＭＯＳゲート信
号出力用インバータの入力をＧＮＤ（Ｌｏ）に固定させ
ることにより、ＰＭＯＳのゲート信号をインアクティブ
とし、出力（Ｑ点）をハイインピーダンス状態にするこ
とにより達成される。
ＳＩ等の制御装置７における内部論理８から出力される
出力信号を、リーク電流測定モード設定信号で開放し、
NMOSゲート信号出力用インバータの入力をＶＤＤ（Ｈ
ｉ）に固定させることにより、また、端子内のＮＭＯＳ
のゲート信号をインアクティブとし、ＰＭＯＳゲート信
号出力用インバータの入力をＧＮＤ（Ｌｏ）に固定させ
ることにより、ＰＭＯＳのゲート信号をインアクティブ
とし、出力（Ｑ点）をハイインピーダンス状態にするこ
とにより達成される。
【０００９】
【作用】入出力共用端子のリーク電流を測定する場合、
図１に示すように、出力部３に入力されているリーク電
流測定モード設定信号をアクティブ（例えば、Ｈｉ）と
することで、ＰＭＯＳゲート回路のＮＯＲ素子４に入力
される出力信号以外の入力をＶＤＤ（Ｈｉ）に固定で
き、ＰＭＯＳのゲート信号Ｈｉにより、ＰＭＯＳをＯＦ
Ｆ、さらに、ＮＭＯＳゲート回路のＮＡＮＤ素子５に入
力される出力信号以外の入力をＶＤＤＮ（Ｌｏ）に固定
でき、ＮＭＯＳのゲート信号Ｌｏにより、ＮＭＯＳをＯ
ＦＦにすることができ、出力部３の出力（Ｐ点）をハイ
インピーダンス状態に設定できる。
図１に示すように、出力部３に入力されているリーク電
流測定モード設定信号をアクティブ（例えば、Ｈｉ）と
することで、ＰＭＯＳゲート回路のＮＯＲ素子４に入力
される出力信号以外の入力をＶＤＤ（Ｈｉ）に固定で
き、ＰＭＯＳのゲート信号Ｈｉにより、ＰＭＯＳをＯＦ
Ｆ、さらに、ＮＭＯＳゲート回路のＮＡＮＤ素子５に入
力される出力信号以外の入力をＶＤＤＮ（Ｌｏ）に固定
でき、ＮＭＯＳのゲート信号Ｌｏにより、ＮＭＯＳをＯ
ＦＦにすることができ、出力部３の出力（Ｐ点）をハイ
インピーダンス状態に設定できる。
【００１０】また、出力専用端子のリーク電流を測定す
る場合も図２に示すように、出力（Ｑ点）をハイインピ
ーダンス状態に設定できる。
る場合も図２に示すように、出力（Ｑ点）をハイインピ
ーダンス状態に設定できる。
【００１１】
【実施例】以下、本発明の実施例を図５により説明す
る。ＬＳＩ等の制御装置２０の外部端子としては、入力
専用端子Ｉ１，Ｉ２，…Ｉｌ，（ｌ；１以上の整数）、
入出力共用端子Ｐ１，Ｐ２，…Ｐｎ、（ｎ；１以上の整
数）及び出力専用端子Ｑ１，Ｑ２，…Ｑｍ（ｍ；１以上
の整数）がある。各外部端子のリーク電流を測定する場
合、リーク電流測定モード設定信号をアクティブ（例え
ば、Ｈｉ信号をＲ点に入力）とし、入力専用端子，入出
力共用端子及び出力専用端子等のリーク電流被測定端子
に、一端子ずつ、測定電圧（Ｈｉ又はＬｏ）を印加し、
該当端子のリーク電流を電流計で測定する。この場合、
被測定端子のうち、リーク電流測定中の該当端子以外の
端子には、リーク電流測定中の該当端子に印加した測定
電圧（Ｈｉ又はＬｏ）とレベルが異なる電圧（Ｌｏ又は
Ｈｉ）を印加し、該当端子への電流の流れ込みを防止す
る。こうすることにより、該当端子が、ショートしてい
る場合などにはリーク電流が増大し、不良として検出で
きる。
る。ＬＳＩ等の制御装置２０の外部端子としては、入力
専用端子Ｉ１，Ｉ２，…Ｉｌ，（ｌ；１以上の整数）、
入出力共用端子Ｐ１，Ｐ２，…Ｐｎ、（ｎ；１以上の整
数）及び出力専用端子Ｑ１，Ｑ２，…Ｑｍ（ｍ；１以上
の整数）がある。各外部端子のリーク電流を測定する場
合、リーク電流測定モード設定信号をアクティブ（例え
ば、Ｈｉ信号をＲ点に入力）とし、入力専用端子，入出
力共用端子及び出力専用端子等のリーク電流被測定端子
に、一端子ずつ、測定電圧（Ｈｉ又はＬｏ）を印加し、
該当端子のリーク電流を電流計で測定する。この場合、
被測定端子のうち、リーク電流測定中の該当端子以外の
端子には、リーク電流測定中の該当端子に印加した測定
電圧（Ｈｉ又はＬｏ）とレベルが異なる電圧（Ｌｏ又は
Ｈｉ）を印加し、該当端子への電流の流れ込みを防止す
る。こうすることにより、該当端子が、ショートしてい
る場合などにはリーク電流が増大し、不良として検出で
きる。
【００１２】リーク電流被測定端子が入力専用端子Ｉ
１，Ｉ２，…Ｉｌ、（ｌ；１以上の整数）の場合は、端
子が入力モードであり、図６に示す従来の測定方法及
び、図５に示す本発明の測定方法で支障なく、リーク電
流を測定できる。
１，Ｉ２，…Ｉｌ、（ｌ；１以上の整数）の場合は、端
子が入力モードであり、図６に示す従来の測定方法及
び、図５に示す本発明の測定方法で支障なく、リーク電
流を測定できる。
【００１３】リーク電流被測定端子が入出力共用端子Ｐ
１，Ｐ２，…Ｐｎ，（ｎ；１以上の整数）の場合は、出
力部２２には外部専用端子より入力されたリーク電流測
定モード設定信号が入力され、出力部２２の出力がハイ
インピーダンス状態、つまり、入出力共用端子は入力モ
ードに設定されるため、測定電圧（Ｈｉ又はＬｏ）を印
加し、リーク電流を測定でき、他の被測定端子のリーク
電流測定中は、リーク電流測定中の該当端子に印加した
測定電圧（Ｈｉ又はＬｏ）とレベルが異なる電圧（Ｌｏ
又はＨｉ）を印加することができ、リーク電流を測定で
きる。
１，Ｐ２，…Ｐｎ，（ｎ；１以上の整数）の場合は、出
力部２２には外部専用端子より入力されたリーク電流測
定モード設定信号が入力され、出力部２２の出力がハイ
インピーダンス状態、つまり、入出力共用端子は入力モ
ードに設定されるため、測定電圧（Ｈｉ又はＬｏ）を印
加し、リーク電流を測定でき、他の被測定端子のリーク
電流測定中は、リーク電流測定中の該当端子に印加した
測定電圧（Ｈｉ又はＬｏ）とレベルが異なる電圧（Ｌｏ
又はＨｉ）を印加することができ、リーク電流を測定で
きる。
【００１４】リーク電流被測定端子が出力専用端子Ｑ
１，Ｑ２，…Ｑｍ(ｍ；１以上の整数)の場合も入出力共
用端子の場合と同様の方法で、出力専用端子２３には外
部専用端子より入力されたリーク電流測定モード設定信
号が入力され、出力専用端子２３の出力がハイインピー
ダンス状態に設定されるため、測定電圧（Ｈｉ又はＬ
ｏ）を印加し、リーク電流を測定でき、他の被測定端子
のリーク電流測定中は、リーク電流測定中の該当端子に
印加した測定電圧（Ｈｉ又はＬｏ）とレベルが異なる電
圧（Ｌｏ又はＨｉ）を印加することができ、リーク電流
を測定することが可能となる。
１，Ｑ２，…Ｑｍ(ｍ；１以上の整数)の場合も入出力共
用端子の場合と同様の方法で、出力専用端子２３には外
部専用端子より入力されたリーク電流測定モード設定信
号が入力され、出力専用端子２３の出力がハイインピー
ダンス状態に設定されるため、測定電圧（Ｈｉ又はＬ
ｏ）を印加し、リーク電流を測定でき、他の被測定端子
のリーク電流測定中は、リーク電流測定中の該当端子に
印加した測定電圧（Ｈｉ又はＬｏ）とレベルが異なる電
圧（Ｌｏ又はＨｉ）を印加することができ、リーク電流
を測定することが可能となる。
【００１５】尚、上記のリーク電流測定モード設定信号
は、外部専用端子により、任意に設定可能である。
は、外部専用端子により、任意に設定可能である。
【００１６】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ＬＳＩ等の制御装置において、端子のリーク
電流測定が簡単となり、効率的な信頼性の評価を実現で
きる効果がある。
によれば、ＬＳＩ等の制御装置において、端子のリーク
電流測定が簡単となり、効率的な信頼性の評価を実現で
きる効果がある。
【図１】本発明の一実施例である入出力共用端子のリー
ク電流測定例を示す図である。
ク電流測定例を示す図である。
【図２】本発明の一実施例である出力専用端子のリーク
電流測定例を示す図である。
電流測定例を示す図である。
【図３】従来の出力専用端子例を示す図である。
【図４】従来の入出力共用端子のリーク電流測定例を示
す図である。
す図である。
【図５】本発明の一実施例であるＬＳＩ等の制御装置の
リーク電流測定例（Ｐ２端子のリーク電流測定例）を示
す図である。
リーク電流測定例（Ｐ２端子のリーク電流測定例）を示
す図である。
【図６】従来のＬＳＩ等の制御装置のリーク電流測定例
(Ｐ２端子のリーク電流測定例)を示す図である。
(Ｐ２端子のリーク電流測定例)を示す図である。
１…ＬＳＩ等の制御装置、２…入出力共用端子の入力
部、３…入出力共用端子の出力部、４…ゲート信号出力
用ＮＯＲ素子、５…ゲート信号出力用ＮＡＮＤ素子、６
…内部論理、７…ＬＳＩ等の制御装置、８…内部論理、
９…ＬＳＩ等の制御装置、１０…内部論理、１１…ＬＳ
Ｉ等の制御装置、１２…入出力共用端子の入力部、１３
…入出力共用端子の出力部、１４…ゲート信号出力用Ｎ
ＯＲ素子、２０…ＬＳＩ等の制御装置、２１…内部論
理、２２…入出力共用端子の出力部、２３…出力専用端
子。
部、３…入出力共用端子の出力部、４…ゲート信号出力
用ＮＯＲ素子、５…ゲート信号出力用ＮＡＮＤ素子、６
…内部論理、７…ＬＳＩ等の制御装置、８…内部論理、
９…ＬＳＩ等の制御装置、１０…内部論理、１１…ＬＳ
Ｉ等の制御装置、１２…入出力共用端子の入力部、１３
…入出力共用端子の出力部、１４…ゲート信号出力用Ｎ
ＯＲ素子、２０…ＬＳＩ等の制御装置、２１…内部論
理、２２…入出力共用端子の出力部、２３…出力専用端
子。
Claims (2)
- 【請求項１】情報処理システム等の構成要素であるＬＳ
Ｉ等の制御装置であって、装置の端子部からのリーク電
流評価において、リーク電流測定時の状態設定をリーク
電流測定モード設定信号で行うことを特徴とする端子の
リーク電流測定方法。 - 【請求項２】請求項１に記載の端子のリーク電流測定方
法を実現できることを特徴とするリーク電流測定回路を
有する装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175219A JPH0618607A (ja) | 1992-07-02 | 1992-07-02 | 端子のリーク電流測定方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4175219A JPH0618607A (ja) | 1992-07-02 | 1992-07-02 | 端子のリーク電流測定方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0618607A true JPH0618607A (ja) | 1994-01-28 |
Family
ID=15992376
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4175219A Pending JPH0618607A (ja) | 1992-07-02 | 1992-07-02 | 端子のリーク電流測定方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010078531A (ja) * | 2008-09-29 | 2010-04-08 | Fujitsu Ltd | 半導体素子欠陥の検出方法 |
-
1992
- 1992-07-02 JP JP4175219A patent/JPH0618607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010078531A (ja) * | 2008-09-29 | 2010-04-08 | Fujitsu Ltd | 半導体素子欠陥の検出方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0580633B2 (ja) | ||
| US7519486B2 (en) | Method and apparatus to test the power-on-reset trip point of an integrated circuit | |
| GB2258924A (en) | Testing stress mode of a semiconductor memory device | |
| US5672982A (en) | Semiconductor integrated circuit | |
| US5514982A (en) | Low noise logic family | |
| US20030214337A1 (en) | Latch circuit | |
| JPH0618607A (ja) | 端子のリーク電流測定方法及びその装置 | |
| US6219808B1 (en) | Semiconductor device capable of carrying out high speed fault detecting test | |
| JP2848441B2 (ja) | Ｃｍｏｓ半導体装置 | |
| JP2968642B2 (ja) | 集積回路装置 | |
| JP3122113B2 (ja) | 半導体回路 | |
| JP3117404B2 (ja) | 入力回路およびこれを含む半導体集積回路 | |
| US6187602B1 (en) | CMOS integrated circuit device and its inspecting method and device | |
| JPH0784005A (ja) | 簡易スタンバイ状態設定回路 | |
| JP3116423B2 (ja) | 出力回路の検査回路 | |
| JP3085806B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JPH0533072Y2 (ja) | ||
| JPS62261976A (ja) | テスト入力回路 | |
| JP2701780B2 (ja) | 半導体集積回路 | |
| JPH0545988Y2 (ja) | ||
| JPS61173518A (ja) | 信号断検出回路 | |
| JPH05114636A (ja) | 半導体装置 | |
| Malandruccolo et al. | A new built-in defect-based testing technique to achieve zero defects in the automotive environment | |
| JPS61208315A (ja) | 半導体集積回路装置 | |
| JPH0737956A (ja) | Ｃｍｏｓ型集積回路およびその検査方法 |