JPH06188478A - 磁電変換素子及びその製造方法 - Google Patents
磁電変換素子及びその製造方法Info
- Publication number
- JPH06188478A JPH06188478A JP4340458A JP34045892A JPH06188478A JP H06188478 A JPH06188478 A JP H06188478A JP 4340458 A JP4340458 A JP 4340458A JP 34045892 A JP34045892 A JP 34045892A JP H06188478 A JPH06188478 A JP H06188478A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- insulating layer
- region
- magnetoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measuring Magnetic Variables (AREA)
- Element Separation (AREA)
- Hall/Mr Elements (AREA)
Abstract
(57)【要約】
【目的】 エッチング工程に起因する結晶歪みを排除
し、不平衡率が少なくて信頼性が高く、しかも高感度な
ホール素子を提供する。 【構成】 半導体基板上の感磁部及び電極部以外の部分
にイオン注入し、基板の単結晶格子に歪みを与えて絶縁
層に転化させる。その上にエピタキシャル成長させると
イオン注入部分は単結晶が成長しないで絶縁層となる。
感磁部及び電極部は良好な結晶格子を維持したヘテロ接
合を形成する。
し、不平衡率が少なくて信頼性が高く、しかも高感度な
ホール素子を提供する。 【構成】 半導体基板上の感磁部及び電極部以外の部分
にイオン注入し、基板の単結晶格子に歪みを与えて絶縁
層に転化させる。その上にエピタキシャル成長させると
イオン注入部分は単結晶が成長しないで絶縁層となる。
感磁部及び電極部は良好な結晶格子を維持したヘテロ接
合を形成する。
Description
【０００１】
【産業上の利用分野】本発明は化合物半導体磁電変換素
子に係り、特に不平衡電圧の均一性改善に適した絶縁層
を具備した磁電変換素子に関する。
子に係り、特に不平衡電圧の均一性改善に適した絶縁層
を具備した磁電変換素子に関する。
【０００２】
【従来の技術】磁電変換素子（いわゆるホール素子）は
磁界を電気信号に変換する素子である。ホール素子に
は、Ｓｉ、Ｇｅなどの単体半導体の他に、ＧａＡｓ、Ｉ
ｎＡｓ、ＩｎＳｂ等の III−Ｖ族化合物半導体のホモ接
合やヘテロ接合を活性層とする半導体を、感磁部として
利用している（特開昭５９−１３３８５、特開昭６１−
２０３７３等参照）。変換機能を発揮させるためには活
性層に感磁部並びに入出力用電極の領域を形成する必要
がある。その形成方法としては基板表面上に均一な活性
層が形成されている場合は、感磁部並びに入出力電極と
なる上記領域をホトリソグラフィーによるレジスト材な
どで保護し、上記領域以外の領域をエッチング等の方法
で取り除くことが行われてきた。また、半絶縁性を示す
ＧａＡｓ基板を用いた場合、上記領域以外をレジスト材
などで保護し、イオン注入法によりｎ形特性を示す不純
物を打ち込み、レジスト除去後アニール処理を実施し、
選択的に活性層を形成することがおこなわれている。
磁界を電気信号に変換する素子である。ホール素子に
は、Ｓｉ、Ｇｅなどの単体半導体の他に、ＧａＡｓ、Ｉ
ｎＡｓ、ＩｎＳｂ等の III−Ｖ族化合物半導体のホモ接
合やヘテロ接合を活性層とする半導体を、感磁部として
利用している（特開昭５９−１３３８５、特開昭６１−
２０３７３等参照）。変換機能を発揮させるためには活
性層に感磁部並びに入出力用電極の領域を形成する必要
がある。その形成方法としては基板表面上に均一な活性
層が形成されている場合は、感磁部並びに入出力電極と
なる上記領域をホトリソグラフィーによるレジスト材な
どで保護し、上記領域以外の領域をエッチング等の方法
で取り除くことが行われてきた。また、半絶縁性を示す
ＧａＡｓ基板を用いた場合、上記領域以外をレジスト材
などで保護し、イオン注入法によりｎ形特性を示す不純
物を打ち込み、レジスト除去後アニール処理を実施し、
選択的に活性層を形成することがおこなわれている。
【０００３】
【発明が解決しようする課題】基板表面に均一な活性層
が形成されている場合は、エッチング等の処理工程プロ
セスが必要である。溶液によって活性層をエッチングす
る場合は、結晶軸方向に依存してエッチング速度が大き
く異なることが多く、不平衡電圧の均一性（以下不平衡
率と呼ぶ）が悪化する。０磁界時のホール電圧をＶ0 、
１ｋＧの磁界時のホール電圧をＶH とした時、不平衡率
Ｖ（％）はＶ＝１００×Ｖ0 ／ＶH で定義される。 ま
た、プラズマドライエッチング装置等により気体によっ
て活性層をエッチングする場合、エッチングの進行によ
りエッチング界面にアンダ−カットと呼ばれるエッチン
グ異常が発生し、不平衡率が悪化する。更に、溶液もし
くは気体によるエッチングを利用した場合、ウェ−ハ表
面上に凸凹部が形成されるため、汚れの付着などが発生
し易く、製品の信頼性の問題になることが多い。一方、
イオン注入法により活性層を選択的に形成する場合は、
チャネリングを防ぐため注入イオンとウェ−ハ面とが形
成するチルト角度あるいはロ−テ−ション角度が必要で
あり、不平衡率は良いとは言えない。また、この方法の
場合、注入後アニ−ル処理が必要なため、注入した不純
物原子の拡散現象により不平衡率は悪化する。
が形成されている場合は、エッチング等の処理工程プロ
セスが必要である。溶液によって活性層をエッチングす
る場合は、結晶軸方向に依存してエッチング速度が大き
く異なることが多く、不平衡電圧の均一性（以下不平衡
率と呼ぶ）が悪化する。０磁界時のホール電圧をＶ0 、
１ｋＧの磁界時のホール電圧をＶH とした時、不平衡率
Ｖ（％）はＶ＝１００×Ｖ0 ／ＶH で定義される。 ま
た、プラズマドライエッチング装置等により気体によっ
て活性層をエッチングする場合、エッチングの進行によ
りエッチング界面にアンダ−カットと呼ばれるエッチン
グ異常が発生し、不平衡率が悪化する。更に、溶液もし
くは気体によるエッチングを利用した場合、ウェ−ハ表
面上に凸凹部が形成されるため、汚れの付着などが発生
し易く、製品の信頼性の問題になることが多い。一方、
イオン注入法により活性層を選択的に形成する場合は、
チャネリングを防ぐため注入イオンとウェ−ハ面とが形
成するチルト角度あるいはロ−テ−ション角度が必要で
あり、不平衡率は良いとは言えない。また、この方法の
場合、注入後アニ−ル処理が必要なため、注入した不純
物原子の拡散現象により不平衡率は悪化する。
【０００４】
【課題を解決するための手段】そこで本発明者は前記問
題点を解決すべく鋭意研究した結果、基板表面上の感磁
部並びに入出力用電極の領域をホトリソグラフィーによ
るレジスト材などで保護し、上記領域以外の領域にイオ
ン注入法により不純物を注入して絶縁化させておき、さ
らにその絶縁層上に化合物半導体層を堆積させることに
より、前記課題が解決されることを見出し、本発明を完
成するに至った。以下、本発明を図を用いて説明する。
題点を解決すべく鋭意研究した結果、基板表面上の感磁
部並びに入出力用電極の領域をホトリソグラフィーによ
るレジスト材などで保護し、上記領域以外の領域にイオ
ン注入法により不純物を注入して絶縁化させておき、さ
らにその絶縁層上に化合物半導体層を堆積させることに
より、前記課題が解決されることを見出し、本発明を完
成するに至った。以下、本発明を図を用いて説明する。
【０００５】図１に本発明の磁電変換素子の平面配置図
を、図２には図１のＡ−Ａ’断面構造図を示す。図１、
図２に示すように、半導体基板４の上に複数の磁電変換
素子１０を形成する。本発明で使用する半導体基板４
は、ＧａＡｓ、ＩｎＰなど通常使用されている半導体基
板が使用できる。次に、複数個の素子１０に分けるた
め、イオン注入法を利用して素子周辺部の活性層を絶縁
層２に変成させる。感磁部１並びに入出力電極３の領域
以外の領域に対して実施するイオン注入種は各種の元素
が利用できるが、Ａｒ、Ｆｅ・Ｃｏ・Ｃｒの様な元素番
号の大きなものほど効果的である。注入ド−ズ量は注入
元素によって変わってくるが、基板表面の結晶性を破壊
する必要があるので１×１０14ｃｍ-2以上が望ましい。
このようにしてイオン注入された領域は、比抵抗が約１
０7 Ω・ｃｍの絶縁層２となる。次いで、この基板表面
に活性層を形成して感磁部１とする。たとえば図２に示
すように基板上にまずアンド−プＩｎＰ層６を厚さ約１
００ｍｍにエピタキシャル成長させ、次いで、アンド−
プＧａ0.47Ｉｎ0.53Ａｓ層７を厚さ約４００ｍｍにエピ
タキシャル成長させて活性層２を形成する。
を、図２には図１のＡ−Ａ’断面構造図を示す。図１、
図２に示すように、半導体基板４の上に複数の磁電変換
素子１０を形成する。本発明で使用する半導体基板４
は、ＧａＡｓ、ＩｎＰなど通常使用されている半導体基
板が使用できる。次に、複数個の素子１０に分けるた
め、イオン注入法を利用して素子周辺部の活性層を絶縁
層２に変成させる。感磁部１並びに入出力電極３の領域
以外の領域に対して実施するイオン注入種は各種の元素
が利用できるが、Ａｒ、Ｆｅ・Ｃｏ・Ｃｒの様な元素番
号の大きなものほど効果的である。注入ド−ズ量は注入
元素によって変わってくるが、基板表面の結晶性を破壊
する必要があるので１×１０14ｃｍ-2以上が望ましい。
このようにしてイオン注入された領域は、比抵抗が約１
０7 Ω・ｃｍの絶縁層２となる。次いで、この基板表面
に活性層を形成して感磁部１とする。たとえば図２に示
すように基板上にまずアンド−プＩｎＰ層６を厚さ約１
００ｍｍにエピタキシャル成長させ、次いで、アンド−
プＧａ0.47Ｉｎ0.53Ａｓ層７を厚さ約４００ｍｍにエピ
タキシャル成長させて活性層２を形成する。
【０００６】この半導体基板上に堆積させる活性層は、
気相エピタキシャル成長法や液相エピタキシャル成長法
により作製することができる。この際、堆積させる活性
層は、基板とホモ接合を有する半導体や、ＧａＡｌＡｓ
やＩｎＧａＡｓのようなヘテロ接合を有する半導体のい
ずれも使用できる。この活性層の厚さは磁電変換素子の
特性に依存するが、一般的には１０〜５０００Åのもの
が用いられる。電極３は活性層とオ−ミック特性を示す
通常のものであればどのようなものでも利用できる。こ
のようにすれば、イオン注入された絶縁層２部は結晶が
破壊されているのでエピタキシャル成長が進まずエピタ
キシャル絶縁成長層８となり、絶縁層２でない部分のみ
に活性層が形成され、感磁部１として利用できる。本発
明によれば不平衡率が改善された磁電変換素子が容易に
得られる。このようにして１枚の半導体基板４の上に複
数の素子５を具備した素子基板１１が得られる。素子基
板１１はカットラインＣで切断して複数個の磁電変換素
子１０として使用する。ここの磁電変換素子１０はイオ
ン注入された絶縁層２と、その上に形成されたエピタキ
シャル絶縁層８を具備している。
気相エピタキシャル成長法や液相エピタキシャル成長法
により作製することができる。この際、堆積させる活性
層は、基板とホモ接合を有する半導体や、ＧａＡｌＡｓ
やＩｎＧａＡｓのようなヘテロ接合を有する半導体のい
ずれも使用できる。この活性層の厚さは磁電変換素子の
特性に依存するが、一般的には１０〜５０００Åのもの
が用いられる。電極３は活性層とオ−ミック特性を示す
通常のものであればどのようなものでも利用できる。こ
のようにすれば、イオン注入された絶縁層２部は結晶が
破壊されているのでエピタキシャル成長が進まずエピタ
キシャル絶縁成長層８となり、絶縁層２でない部分のみ
に活性層が形成され、感磁部１として利用できる。本発
明によれば不平衡率が改善された磁電変換素子が容易に
得られる。このようにして１枚の半導体基板４の上に複
数の素子５を具備した素子基板１１が得られる。素子基
板１１はカットラインＣで切断して複数個の磁電変換素
子１０として使用する。ここの磁電変換素子１０はイオ
ン注入された絶縁層２と、その上に形成されたエピタキ
シャル絶縁層８を具備している。
【０００７】
【作用】本発明において、基板表面上の感磁部並びに入
出力用電極の領域以外の領域にイオン注入法による不純
物を注入すると、注入損傷により結晶格子の位置にいる
原子が乱され絶縁層に変成する。本基板の表面上にエピ
タキシャル成長を実施すれば、格子の散乱した表面上の
成長層は基板の格子の散乱状態を引き継ぐため絶縁性を
示し、その一方で基板表面の感磁部並びに入出力用電極
の領域は良好な結晶性を有した成長層となる。よって入
出力用電極上に通常のオ−ミック電極を形成すれば、プ
レ−ナ−型の磁電変換素子となる。特に、注入時にド−
ズ量を制御することで注入損傷が容易に制御でき、ひい
ては注入損傷上のエピタキシャル成長層の絶縁性の制御
につながる。
出力用電極の領域以外の領域にイオン注入法による不純
物を注入すると、注入損傷により結晶格子の位置にいる
原子が乱され絶縁層に変成する。本基板の表面上にエピ
タキシャル成長を実施すれば、格子の散乱した表面上の
成長層は基板の格子の散乱状態を引き継ぐため絶縁性を
示し、その一方で基板表面の感磁部並びに入出力用電極
の領域は良好な結晶性を有した成長層となる。よって入
出力用電極上に通常のオ−ミック電極を形成すれば、プ
レ−ナ−型の磁電変換素子となる。特に、注入時にド−
ズ量を制御することで注入損傷が容易に制御でき、ひい
ては注入損傷上のエピタキシャル成長層の絶縁性の制御
につながる。
【０００８】
【実施例】（実施例１）１枚の基板に複数個の磁電変換
素子を作った。平面配置図を図１に示す。断面構造を図
２に示す。素子形成後１個毎に切断して使用する。ま
ず、鉄（Ｆｅ）を添加してなる比抵抗が約１０7 Ω・ｃ
ｍの面方位（１００）の半絶縁性高抵抗ＩｎＰ基板４
に、 感磁部並びに入出力電極の領域をホトリソグラフィ
ーによるレジスト材で保護し、上記領域以外の領域に40
Ａｒ+ をエネルギー５０ＫｅＶ、ドーズ量５×１０13ｃ
ｍ-2の条件で注入し絶縁層５を形成した。レジスト材を
除去後、不純物を故意に添加しないアンド−プＩｎＰ層
６を約１００ｎｍの厚さで成長させ、その後アンド−プ
Ｇａ0.47Ｉｎ0.53Ａｓ層７を４００ｎｍの厚さで成長さ
せ、ＧａＩｎＡｓとＩｎＰとからなるヘテロ接合を有す
る活性層を形成させた。絶縁層５の部分では結晶格子が
破壊されているのでエピタキシャル成長層６’、７’共
に絶縁層２となる。電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、５００Å／
７５Å／１０００Å）を蒸着法で形成し、Ｎ2 雰囲気下
４２０℃で５分間アロイングをし、オーミック電極３を
形成した。本方法で得られた素子の特性は、感度８５ｍ
Ｖ／ｍＡ・ＫＧ、不平衡率３．２％であった。
素子を作った。平面配置図を図１に示す。断面構造を図
２に示す。素子形成後１個毎に切断して使用する。ま
ず、鉄（Ｆｅ）を添加してなる比抵抗が約１０7 Ω・ｃ
ｍの面方位（１００）の半絶縁性高抵抗ＩｎＰ基板４
に、 感磁部並びに入出力電極の領域をホトリソグラフィ
ーによるレジスト材で保護し、上記領域以外の領域に40
Ａｒ+ をエネルギー５０ＫｅＶ、ドーズ量５×１０13ｃ
ｍ-2の条件で注入し絶縁層５を形成した。レジスト材を
除去後、不純物を故意に添加しないアンド−プＩｎＰ層
６を約１００ｎｍの厚さで成長させ、その後アンド−プ
Ｇａ0.47Ｉｎ0.53Ａｓ層７を４００ｎｍの厚さで成長さ
せ、ＧａＩｎＡｓとＩｎＰとからなるヘテロ接合を有す
る活性層を形成させた。絶縁層５の部分では結晶格子が
破壊されているのでエピタキシャル成長層６’、７’共
に絶縁層２となる。電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、５００Å／
７５Å／１０００Å）を蒸着法で形成し、Ｎ2 雰囲気下
４２０℃で５分間アロイングをし、オーミック電極３を
形成した。本方法で得られた素子の特性は、感度８５ｍ
Ｖ／ｍＡ・ＫＧ、不平衡率３．２％であった。
【０００９】（実施例２）実施例１と同様の配列で１枚
の基板に複数個の磁電変換素子を作った。まず、比抵抗
が約１０7 Ω・ｃｍの面方位（１００）の半絶縁性Ｇａ
Ａｓ基板４に、感磁部並びに入出力用電極の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に52Ｃｒ+ をエネルギー５０ＫｅＶ、ドーズ量
１×１０13ｃｍ-2の条件で注入し絶縁層５を形成した。
レジスト材を除去後、キャリア濃度５×１０16ｃｍ-3と
なるようにＳｉを添加したＧａＡｓ層８を約２μｍの厚
さで成長させ、活性層を形成させた。絶縁層５の部分で
は結晶格子が破壊されているのでエピタキシャル成長層
６’、７’共に絶縁層２となる。電極領域以外をレジス
ト材で覆い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さ
は、１２００Å／４００Å／８００Å）を蒸着法で形成
し、Ｎ2 雰囲気下４２０℃で６分間アロイングをしオー
ミック電極３を形成した。断面構造を図３に示す。本方
法で得られた素子の特性は、感度２０ｍＶ／ｍＡ・Ｋ
Ｇ、不平衡率２．４％であった。
の基板に複数個の磁電変換素子を作った。まず、比抵抗
が約１０7 Ω・ｃｍの面方位（１００）の半絶縁性Ｇａ
Ａｓ基板４に、感磁部並びに入出力用電極の領域をホト
リソグラフィーによるレジスト材で保護し、上記領域以
外の領域に52Ｃｒ+ をエネルギー５０ＫｅＶ、ドーズ量
１×１０13ｃｍ-2の条件で注入し絶縁層５を形成した。
レジスト材を除去後、キャリア濃度５×１０16ｃｍ-3と
なるようにＳｉを添加したＧａＡｓ層８を約２μｍの厚
さで成長させ、活性層を形成させた。絶縁層５の部分で
は結晶格子が破壊されているのでエピタキシャル成長層
６’、７’共に絶縁層２となる。電極領域以外をレジス
ト材で覆い、ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さ
は、１２００Å／４００Å／８００Å）を蒸着法で形成
し、Ｎ2 雰囲気下４２０℃で６分間アロイングをしオー
ミック電極３を形成した。断面構造を図３に示す。本方
法で得られた素子の特性は、感度２０ｍＶ／ｍＡ・Ｋ
Ｇ、不平衡率２．４％であった。
【００１０】（比較例１）実施例１と同様の配列で１枚
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加してなる比抵抗が約１０7 Ω・ｃｍの面方位
（１００）の半絶縁性高抵抗ＩｎＰ基板４に、 不純物を
故意に添加しないアンド−プＩｎＰ層６を約１００ｎｍ
の厚さで成長させ、その後アンド−プＧａ0.47Ｉｎ0.53
Ａｓ層７を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓ
とＩｎＰとからなるヘテロ接合を有する均一な活性層を
形成させた。感磁部並びに入出力用電極の領域をホトリ
ソグラフィーによるレジスト材で保護し、塩酸系のエッ
チング液で４００ｎｍエッチングした。レジスト材を除
去後、電極領域以外を再びレジスト材で覆い、ＡｕＧｅ
／Ｎｉ／Ａｕ（それぞれの厚さは、１５００Å／７５Å
／１０００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２０
℃で５分間アロイングをしオーミック電極３を形成し
た。断面構造を図４に示す。本方法で得られた素子の特
性は、感度８４ｍＶ／ｍＡ・ＫＧ、不平衡率６．８％で
あった。
の基板に複数個の磁電変換素子を作った。まず、鉄（Ｆ
ｅ）を添加してなる比抵抗が約１０7 Ω・ｃｍの面方位
（１００）の半絶縁性高抵抗ＩｎＰ基板４に、 不純物を
故意に添加しないアンド−プＩｎＰ層６を約１００ｎｍ
の厚さで成長させ、その後アンド−プＧａ0.47Ｉｎ0.53
Ａｓ層７を４００ｎｍの厚さで成長させ、ＧａＩｎＡｓ
とＩｎＰとからなるヘテロ接合を有する均一な活性層を
形成させた。感磁部並びに入出力用電極の領域をホトリ
ソグラフィーによるレジスト材で保護し、塩酸系のエッ
チング液で４００ｎｍエッチングした。レジスト材を除
去後、電極領域以外を再びレジスト材で覆い、ＡｕＧｅ
／Ｎｉ／Ａｕ（それぞれの厚さは、１５００Å／７５Å
／１０００Å）を蒸着法で形成し、Ｎ2 雰囲気下４２０
℃で５分間アロイングをしオーミック電極３を形成し
た。断面構造を図４に示す。本方法で得られた素子の特
性は、感度８４ｍＶ／ｍＡ・ＫＧ、不平衡率６．８％で
あった。
【００１１】（比較例２）実施例１と同様の配列で１枚
の基板に磁電変換複数個の素子を作った。まず、比抵抗
が約１０7 Ω・ｃｍの面方位（１００）の半絶縁性Ｇａ
Ａｓ基板４に、 キャリア濃度５×１０16ｃｍ-3となるよ
うにＳｉを添加したＧａＡｓ層１２を約２μｍの厚さで
成長させ、活性層を形成させた。感磁部並びに入出力用
電極の領域をホトリソグラフィーによるレジスト材で保
護し、燐酸系のエチング液で約２μｍエッチングした。
レジスト材除去後、電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å
／４００Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気
下４２０℃で６分間アロイングをし、オーミック電極３
を形成した。断面構造を図５に示す。本方法で得られた
素子の特性は、感度２０ｍＶ／ｍＡ・ＫＧ、不平衡率
５．９％であった。
の基板に磁電変換複数個の素子を作った。まず、比抵抗
が約１０7 Ω・ｃｍの面方位（１００）の半絶縁性Ｇａ
Ａｓ基板４に、 キャリア濃度５×１０16ｃｍ-3となるよ
うにＳｉを添加したＧａＡｓ層１２を約２μｍの厚さで
成長させ、活性層を形成させた。感磁部並びに入出力用
電極の領域をホトリソグラフィーによるレジスト材で保
護し、燐酸系のエチング液で約２μｍエッチングした。
レジスト材除去後、電極領域以外をレジスト材で覆い、
ＡｕＧｅ／Ｎｉ／Ａｕ（それぞれの厚さは、１２００Å
／４００Å／８００Å）を蒸着法で形成し、Ｎ2 雰囲気
下４２０℃で６分間アロイングをし、オーミック電極３
を形成した。断面構造を図５に示す。本方法で得られた
素子の特性は、感度２０ｍＶ／ｍＡ・ＫＧ、不平衡率
５．９％であった。
【００１２】
【発明の効果】イオン注入法によって形成させた半絶縁
層を具備させた磁電変換素子は、磁電変換素子の基本特
性である感度を維持したまま、不平衡率を低減させるこ
とに効果的である。また、活性層のエピタキシャル成長
層の材質に関係なく効果的で、ヘテロ接合を用いた実施
例１では不平衡率３．２％であるのに対し、比較例１で
は６．８％あり、また、ＧａＡｓ活性層を用いた比較例
２では不平衡率２．４％であるのに対し、比較例１では
５．９％であり、それぞれ効果的なことが判る。更に、
絶縁層を具備させる場合でも、イオン注入法を利用すれ
ば工程数の点でも従来法と大きな違いはない。また、エ
ッチングで生じるウェ−ハ表面上の凸凹部が形成される
ことによる汚れの付着などの発生がなく、選択的に注入
した不純物原子の拡散現象の考慮も不要なので製品の信
頼性は一段と向上するという効果もある。
層を具備させた磁電変換素子は、磁電変換素子の基本特
性である感度を維持したまま、不平衡率を低減させるこ
とに効果的である。また、活性層のエピタキシャル成長
層の材質に関係なく効果的で、ヘテロ接合を用いた実施
例１では不平衡率３．２％であるのに対し、比較例１で
は６．８％あり、また、ＧａＡｓ活性層を用いた比較例
２では不平衡率２．４％であるのに対し、比較例１では
５．９％であり、それぞれ効果的なことが判る。更に、
絶縁層を具備させる場合でも、イオン注入法を利用すれ
ば工程数の点でも従来法と大きな違いはない。また、エ
ッチングで生じるウェ−ハ表面上の凸凹部が形成される
ことによる汚れの付着などの発生がなく、選択的に注入
した不純物原子の拡散現象の考慮も不要なので製品の信
頼性は一段と向上するという効果もある。
【図１】本発明の磁電変換素子の平面構造の一例を示す
図である。
図である。
【図２】本発明の実施例１の磁電変換素子の断面構造図
である。
である。
【図３】本発明の実施例２の磁電変換素子の断面構造図
である。
である。
【図４】比較例１の磁電変換素子の断面構造図である。
【図５】比較例２の磁電変換素子の断面構造図である。
１ 感磁部 ２ 絶縁層 ３ オーミック電極 ４ 半導体基板 ５ イオン注入により形成した絶縁層 ６ ＩｎＰエピタキシャル成長層 ７ ＧａＩｎＡｓエピタキシャル成長層 １０ 素子 １１ 素子基板 １２ ＧａＡｓエピタキシャル成長層
Claims (2)
- 【請求項１】 基板表面の感磁部となる領域並びに入出
力電極を形成するために必要な領域以外に部分に、イオ
ン注入により形成した絶縁層を有し、該絶縁層の上にエ
ピタキシャル絶縁層を具備してなる磁電変換素子。 - 【請求項２】 化合物半導体を感磁部とする磁電変換素
子の製造方法において、半導体基板表面の感磁部となる
領域並びに入出力電極を形成するために必要な領域以外
の基板表面領域に、あらかじめイオン注入により不純物
を注入する工程と、当該イオン注入された基板上に化合
物半導体層を堆積せしめる工程を含むことを特徴とする
磁電変換素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34045892A JP3223613B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34045892A JP3223613B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06188478A true JPH06188478A (ja) | 1994-07-08 |
| JP3223613B2 JP3223613B2 (ja) | 2001-10-29 |
Family
ID=18337162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34045892A Expired - Fee Related JP3223613B2 (ja) | 1992-12-21 | 1992-12-21 | 磁電変換素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3223613B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729677B2 (en) | 2008-11-28 | 2014-05-20 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
-
1992
- 1992-12-21 JP JP34045892A patent/JP3223613B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8729677B2 (en) | 2008-11-28 | 2014-05-20 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3223613B2 (ja) | 2001-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4663643A (en) | Semiconductor device and process for producing the same | |
| EP0447327B1 (en) | Heterostructure semiconductor device | |
| US4717681A (en) | Method of making a heterojunction bipolar transistor with SIPOS | |
| US4978938A (en) | Magnetoresistor | |
| EP0450601B1 (en) | Magnetoelectric transducer and process for producing the same | |
| HK1000811B (en) | Magnetoelectric transducer and process for producing the same | |
| US4926154A (en) | Indium arsenide magnetoresistor | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| EP0375107B1 (en) | Improved magnetoresistors | |
| JP3223613B2 (ja) | 磁電変換素子及びその製造方法 | |
| JP2768184B2 (ja) | 磁電変換素子の製造方法 | |
| US5117543A (en) | Method of making indium arsenide magnetoresistor | |
| JP3399053B2 (ja) | ヘテロ接合ホール素子 | |
| JPH05291644A (ja) | ＧａＡｓホール素子及びその製造方法 | |
| JP2597774Y2 (ja) | ホール素子 | |
| JP3567500B2 (ja) | ホール素子 | |
| JPH077194A (ja) | ホール素子 | |
| JP3417036B2 (ja) | ホール素子 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JPH03283624A (ja) | 半導体装置 | |
| JP3399044B2 (ja) | ホール素子及びその製造方法 | |
| KR930000792B1 (ko) | 비소화인듐(InAs) 자기저항기를 포함하는 자기저항센서 및 그 제조방법 | |
| JP3395277B2 (ja) | 磁電変換素子 | |
| JP3287054B2 (ja) | 磁電変換素子 | |
| JPH03236224A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100824 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110824 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |