JPH06188632A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH06188632A JPH06188632A JP34205592A JP34205592A JPH06188632A JP H06188632 A JPH06188632 A JP H06188632A JP 34205592 A JP34205592 A JP 34205592A JP 34205592 A JP34205592 A JP 34205592A JP H06188632 A JPH06188632 A JP H06188632A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- oscillation
- inverting amplifier
- input side
- channel transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】
【目的】 発振開始の容易化を図り、発振動作の起動不
良を防止することができる発振回路を提供する。 【構成】 反転増幅器１０と、反転増幅器１０の出力信
号を入力側に帰還する帰還回路１１とを含む発振回路
が、電源ＶＤＤと反転増幅器１０の入力側との間に設け
られたＰチャンネルトランジスタ１２と、Ｐチャンネル
トランジスタ１２を電源投入時から所定時間だけ導通さ
せる遅延回路１３とで構成されるトリガ入力手段を備え
ている。このトリガ入力手段により、発振回路への電源
投入後所定時間ｔだけ、反転増幅器１０の入力側が高電
圧、出力側が低電圧に固定された初期状態を強制的に作
り、発振回路はこの初期状態から発振動作を開始するの
で、発振開始が容易に行える。
良を防止することができる発振回路を提供する。 【構成】 反転増幅器１０と、反転増幅器１０の出力信
号を入力側に帰還する帰還回路１１とを含む発振回路
が、電源ＶＤＤと反転増幅器１０の入力側との間に設け
られたＰチャンネルトランジスタ１２と、Ｐチャンネル
トランジスタ１２を電源投入時から所定時間だけ導通さ
せる遅延回路１３とで構成されるトリガ入力手段を備え
ている。このトリガ入力手段により、発振回路への電源
投入後所定時間ｔだけ、反転増幅器１０の入力側が高電
圧、出力側が低電圧に固定された初期状態を強制的に作
り、発振回路はこの初期状態から発振動作を開始するの
で、発振開始が容易に行える。
Description
【０００１】
【産業上の利用分野】本発明は、発振回路に関し、特に
発振回路の起動不良の改善に関するものである。
発振回路の起動不良の改善に関するものである。
【０００２】
【従来の技術】従来から種々の電子回路において各種の
発振回路が使用されていた。これらの発振回路では、発
振信号を増幅するために増幅器が使用され、安定した発
振周波数を得るために、帰還回路に水晶振動子あるいは
セラミック振動子がよく使用されている。
発振回路が使用されていた。これらの発振回路では、発
振信号を増幅するために増幅器が使用され、安定した発
振周波数を得るために、帰還回路に水晶振動子あるいは
セラミック振動子がよく使用されている。
【０００３】図２には、反転増幅器としてインバータが
使用され、帰還回路に抵抗と水晶振動子あるいはセラミ
ック振動子が使用される、従来の発振回路が示される。
図２の回路においては、反転増幅器１０の出力が、帰還
回路１１によって入力側に帰還され、電源電圧が与えら
れている間発振動作を行っている。この回路では、帰還
回路１１の両端を夫々アースと結ぶコンデンサ１４が発
振周波数を安定させるために使用されている。また次段
の回路へは、増幅器１５を経由して発振信号が供給され
る。
使用され、帰還回路に抵抗と水晶振動子あるいはセラミ
ック振動子が使用される、従来の発振回路が示される。
図２の回路においては、反転増幅器１０の出力が、帰還
回路１１によって入力側に帰還され、電源電圧が与えら
れている間発振動作を行っている。この回路では、帰還
回路１１の両端を夫々アースと結ぶコンデンサ１４が発
振周波数を安定させるために使用されている。また次段
の回路へは、増幅器１５を経由して発振信号が供給され
る。
【０００４】
【発明が解決しようとする課題】上記のような発振回路
は、電源を投入した時の電流のゆらぎや抵抗雑音、ある
いはトランジスタの雑音電圧などをきっかけとして発振
動作を開始する。しかし最近の電子回路においては、基
板やＬＳＩ等の低ノイズ化が進み、発振動作の開始のき
っかけがなくなって、発振回路がスムースに起動しない
こと、いわゆる起動不良が発生することが問題となって
いる。
は、電源を投入した時の電流のゆらぎや抵抗雑音、ある
いはトランジスタの雑音電圧などをきっかけとして発振
動作を開始する。しかし最近の電子回路においては、基
板やＬＳＩ等の低ノイズ化が進み、発振動作の開始のき
っかけがなくなって、発振回路がスムースに起動しない
こと、いわゆる起動不良が発生することが問題となって
いる。
【０００５】本発明は上記従来の課題に鑑みなされたも
のであり、その目的は、発振開始の容易化を図り、発振
動作の起動不良を防止することができる発振回路を提供
することにある。
のであり、その目的は、発振開始の容易化を図り、発振
動作の起動不良を防止することができる発振回路を提供
することにある。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、入力信号を反転増幅する反転増幅器と、
反転増幅器の出力信号を入力側に帰還する帰還回路とを
含む発振回路において、発振回路の発振動作開始のトリ
ガとなる方形波パルスを、反転増幅器の入力側に入力す
るトリガ入力手段を備えることを特徴とする。
に、本発明は、入力信号を反転増幅する反転増幅器と、
反転増幅器の出力信号を入力側に帰還する帰還回路とを
含む発振回路において、発振回路の発振動作開始のトリ
ガとなる方形波パルスを、反転増幅器の入力側に入力す
るトリガ入力手段を備えることを特徴とする。
【０００７】また本発明の発振回路としては、前述のト
リガ入力手段が、ソース側が電源に接続され、ドレイン
側が反転増幅器の入力側に接続されたＰチャンネルトラ
ンジスタと、入力側が電源に接続され、出力側がＰチャ
ンネルトランジスタのゲートに接続された遅延回路とを
含み、この遅延回路は、電源投入時から所定時間だけＰ
チャンネルトランジスタのゲート電圧の上昇を遅延させ
てＰチャンネルトランジスタを導通させることを特徴と
するのが好ましい。
リガ入力手段が、ソース側が電源に接続され、ドレイン
側が反転増幅器の入力側に接続されたＰチャンネルトラ
ンジスタと、入力側が電源に接続され、出力側がＰチャ
ンネルトランジスタのゲートに接続された遅延回路とを
含み、この遅延回路は、電源投入時から所定時間だけＰ
チャンネルトランジスタのゲート電圧の上昇を遅延させ
てＰチャンネルトランジスタを導通させることを特徴と
するのが好ましい。
【０００８】
【作用】上記構成によれば、発振回路の起動時に、トリ
ガ入力手段により、発振動作開始のトリガ、すなわちき
っかけ、となる方形波パルスを反転増幅器の入力側に入
力するので、発振回路の発振開始の容易化を図ることが
できる。
ガ入力手段により、発振動作開始のトリガ、すなわちき
っかけ、となる方形波パルスを反転増幅器の入力側に入
力するので、発振回路の発振開始の容易化を図ることが
できる。
【０００９】さらに、トリガ入力手段として、電源と反
転増幅器の入力側との間に設けられたＰチャンネルトラ
ンジスタと、Ｐチャンネルトランジスタを電源投入時か
ら所定時間だけ導通させる遅延回路とを使用することも
できるので、電源投入後所定時間だけ、Ｐチャンネルト
ランジスタを経由して反転増幅器の入力側に電源電圧を
供給しこれを高電圧に固定し、これにより反転増幅器の
出力側は低電圧に固定することができる。一方所定時間
経過後、Ｐチャンネルトランジスタの導通がなくなる
と、反転増幅器の入力側が高電圧、出力側が低電圧の状
態から発振動作を開始することになり、この状態が発振
動作の開始のきっかけとなるので、発振回路の発振開始
の容易化を図ることができる。
転増幅器の入力側との間に設けられたＰチャンネルトラ
ンジスタと、Ｐチャンネルトランジスタを電源投入時か
ら所定時間だけ導通させる遅延回路とを使用することも
できるので、電源投入後所定時間だけ、Ｐチャンネルト
ランジスタを経由して反転増幅器の入力側に電源電圧を
供給しこれを高電圧に固定し、これにより反転増幅器の
出力側は低電圧に固定することができる。一方所定時間
経過後、Ｐチャンネルトランジスタの導通がなくなる
と、反転増幅器の入力側が高電圧、出力側が低電圧の状
態から発振動作を開始することになり、この状態が発振
動作の開始のきっかけとなるので、発振回路の発振開始
の容易化を図ることができる。
【００１０】
【実施例】以下、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００１１】図１（Ａ）には、本発明に係る発振回路の
実施例の回路図が示される。図１（Ａ）において、反転
増幅器１０の出力信号は、抵抗と水晶振動子又はセラミ
ック振動子によって構成される帰還回路１１によって入
力側に帰還され、発振動作を行う。
実施例の回路図が示される。図１（Ａ）において、反転
増幅器１０の出力信号は、抵抗と水晶振動子又はセラミ
ック振動子によって構成される帰還回路１１によって入
力側に帰還され、発振動作を行う。
【００１２】反転増幅器１０の入力側には、Ｐチャンネ
ルトランジスタ１２のドレインが接続され、Ｐチャンネ
ルトランジスタ１２のソースは電源に接続されている。
またＰチャンネルトランジスタ１２のゲートには、遅延
回路１３の出力側が接続されており、遅延回路１３の入
力側は電源に接続されている。遅延回路１３は、本発明
の発振回路に電源を投入後所定時間が経過するまで、そ
の出力を低電圧に保つ。そして遅延回路１３の出力が低
電圧の場合には、Ｐチャンネルトランジスタ１２のゲー
トも低電圧となっているのでＰチャンネルトランジスタ
１２が導通状態となり、反転増幅器１０の入力側が電源
電圧ＶＤＤによって高電圧となる。また所定時間が経過
し、遅延回路１３の出力が高電圧となった場合には、Ｐ
チャンネルトランジスタ１２が非導通状態となり、反転
増幅器１０の入力側に電源電圧ＶＤＤが供給されなくな
る。すなわち遅延回路１３は、Ｐチャンネルトランジス
タ１２が導通している時間を決定している。
ルトランジスタ１２のドレインが接続され、Ｐチャンネ
ルトランジスタ１２のソースは電源に接続されている。
またＰチャンネルトランジスタ１２のゲートには、遅延
回路１３の出力側が接続されており、遅延回路１３の入
力側は電源に接続されている。遅延回路１３は、本発明
の発振回路に電源を投入後所定時間が経過するまで、そ
の出力を低電圧に保つ。そして遅延回路１３の出力が低
電圧の場合には、Ｐチャンネルトランジスタ１２のゲー
トも低電圧となっているのでＰチャンネルトランジスタ
１２が導通状態となり、反転増幅器１０の入力側が電源
電圧ＶＤＤによって高電圧となる。また所定時間が経過
し、遅延回路１３の出力が高電圧となった場合には、Ｐ
チャンネルトランジスタ１２が非導通状態となり、反転
増幅器１０の入力側に電源電圧ＶＤＤが供給されなくな
る。すなわち遅延回路１３は、Ｐチャンネルトランジス
タ１２が導通している時間を決定している。
【００１３】また前述の通り、帰還回路１１の両端を夫
々アースと結ぶコンデンサ１４は、発振周波数を安定さ
せるために使用されており、また、この発振回路によっ
て発生された発振信号は増幅器１５を経由して次段回路
に供給される。
々アースと結ぶコンデンサ１４は、発振周波数を安定さ
せるために使用されており、また、この発振回路によっ
て発生された発振信号は増幅器１５を経由して次段回路
に供給される。
【００１４】次に、図１（Ａ）に示される回路の動作に
ついて説明する。
ついて説明する。
【００１５】図１（Ｂ）は、発振動作開始時の動作図で
あり、Ｐチャンネルトランジスタ１２のゲート電圧及び
反転増幅器１０の入力側の電圧の時間変化を示す。
あり、Ｐチャンネルトランジスタ１２のゲート電圧及び
反転増幅器１０の入力側の電圧の時間変化を示す。
【００１６】発振回路に電源を投入して起動すると、Ｐ
チャンネルトランジスタ１２のソースと遅延回路１３の
入力側に電源電圧ＶＤＤが印加される。しかし、図１
（Ｂ）に示されるように、遅延回路１３の出力側の電
圧、すなわちＰチャンネルトランジスタ１２のゲート電
圧は、電源を投入してから所定の時間ｔが経過しないと
上昇しない。従って、この間はＰチャンネルトランジス
タ１２が導通状態になっており、電源電圧ＶＤＤにより
Ｐチャンネルトランジスタ１２のドレイン側すなわち反
転増幅器１０の入力側の電圧が高電圧に保たれている。
これにより、反転増幅器１０の出力側は強制的に低電圧
に保たれ、反転増幅器１０の入力側が高電圧、出力側が
低電圧という初期状態が決まる。尚、この所定時間ｔ
は、例えば数μｓ程度で良い。
チャンネルトランジスタ１２のソースと遅延回路１３の
入力側に電源電圧ＶＤＤが印加される。しかし、図１
（Ｂ）に示されるように、遅延回路１３の出力側の電
圧、すなわちＰチャンネルトランジスタ１２のゲート電
圧は、電源を投入してから所定の時間ｔが経過しないと
上昇しない。従って、この間はＰチャンネルトランジス
タ１２が導通状態になっており、電源電圧ＶＤＤにより
Ｐチャンネルトランジスタ１２のドレイン側すなわち反
転増幅器１０の入力側の電圧が高電圧に保たれている。
これにより、反転増幅器１０の出力側は強制的に低電圧
に保たれ、反転増幅器１０の入力側が高電圧、出力側が
低電圧という初期状態が決まる。尚、この所定時間ｔ
は、例えば数μｓ程度で良い。
【００１７】電源を投入してから所定時間ｔが経過する
と、遅延回路１３の出力側の電圧が高電圧となり、図１
（Ｂ）に示されるように、Ｐチャンネルトランジスタ１
２のゲート電圧が高電圧となってＰチャンネルトランジ
スタ１２が非導通状態になる。このため、反転増幅器１
０の入力側には電源電圧ＶＤＤが供給されなくなる。す
ると図１（Ｂ）にも示されるように、反転増幅器１０の
入力側の電圧が低下してゆき、ある所まで低下すると、
反転増幅器１０の出力側が高電圧に反転し、このため入
力側に電圧が帰還されて再び入力側が高電圧になり、出
力側は低電圧に反転する。以後この動作を繰り返して発
振回路が発振動作を行う。すなわち、Ｐチャンネルトラ
ンジスタ１２と遅延回路１３によって強制的に決めた初
期状態をきっかけにして、発振回路の発振動作がより容
易に開始される。
と、遅延回路１３の出力側の電圧が高電圧となり、図１
（Ｂ）に示されるように、Ｐチャンネルトランジスタ１
２のゲート電圧が高電圧となってＰチャンネルトランジ
スタ１２が非導通状態になる。このため、反転増幅器１
０の入力側には電源電圧ＶＤＤが供給されなくなる。す
ると図１（Ｂ）にも示されるように、反転増幅器１０の
入力側の電圧が低下してゆき、ある所まで低下すると、
反転増幅器１０の出力側が高電圧に反転し、このため入
力側に電圧が帰還されて再び入力側が高電圧になり、出
力側は低電圧に反転する。以後この動作を繰り返して発
振回路が発振動作を行う。すなわち、Ｐチャンネルトラ
ンジスタ１２と遅延回路１３によって強制的に決めた初
期状態をきっかけにして、発振回路の発振動作がより容
易に開始される。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
発振回路の起動時に、トリガ入力手段により、発振動作
開始のトリガ、すなわちきっかけ、となる方形波パルス
を反転増幅器の入力側に入力するので、発振回路の発振
開始の容易化を図ることができる。
発振回路の起動時に、トリガ入力手段により、発振動作
開始のトリガ、すなわちきっかけ、となる方形波パルス
を反転増幅器の入力側に入力するので、発振回路の発振
開始の容易化を図ることができる。
【００１９】さらに、本発明の発振回路のトリガ入力手
段としては、電源と反転増幅器の入力側との間に設けら
れたＰチャンネルトランジスタと、Ｐチャンネルトラン
ジスタを電源投入時から所定時間だけ導通させる遅延回
路とで構成することができる。このため電源投入後所定
時間だけ反転増幅器の入力側を高電圧に固定し、これに
より反転増幅器の出力側は低電圧に固定することがで
き、所定時間経過後は、反転増幅器の入力側が高電圧、
出力側が低電圧の状態から発振動作を開始することにな
り、この状態が発振動作の開始のきっかけとなるので、
発振回路の発振開始の容易化を図ることができる。この
結果、発振開始の容易化を図り、発振動作の起動不良を
防止することができる発振回路を提供することができ
る。
段としては、電源と反転増幅器の入力側との間に設けら
れたＰチャンネルトランジスタと、Ｐチャンネルトラン
ジスタを電源投入時から所定時間だけ導通させる遅延回
路とで構成することができる。このため電源投入後所定
時間だけ反転増幅器の入力側を高電圧に固定し、これに
より反転増幅器の出力側は低電圧に固定することがで
き、所定時間経過後は、反転増幅器の入力側が高電圧、
出力側が低電圧の状態から発振動作を開始することにな
り、この状態が発振動作の開始のきっかけとなるので、
発振回路の発振開始の容易化を図ることができる。この
結果、発振開始の容易化を図り、発振動作の起動不良を
防止することができる発振回路を提供することができ
る。
【図１】本発明の発振回路の実施例の説明図であり、
（Ａ）はその回路図、（Ｂ）はこの回路の発振開始時の
動作図である。
（Ａ）はその回路図、（Ｂ）はこの回路の発振開始時の
動作図である。
【図２】従来の発振回路の回路図である。
１０ 反転増幅器 １１ 帰還回路 １２ Ｐチャンネルトランジスタ １３ 遅延回路
Claims (2)
- 【請求項１】 入力信号を反転増幅する反転増幅器と、 前記反転増幅器の出力信号を入力側に帰還する帰還回路
とを含む発振回路において、 発振回路の発振動作開始のトリガとなる方形波パルス
を、前記反転増幅器の入力側に入力するトリガ入力手段
を備えることを特徴とする発振回路。 - 【請求項２】 請求項１に記載の発振回路であって、前
記トリガ入力手段が、 ソース側が電源に接続され、ドレイン側が前記反転増幅
器の入力側に接続されたＰチャンネルトランジスタと、 入力側が電源に接続され、出力側が前記Ｐチャンネルト
ランジスタのゲートに接続された遅延回路とを含み、 前記遅延回路は、電源投入時から所定時間だけ前記Ｐチ
ャンネルトランジスタのゲート電圧の上昇を遅延させて
前記Ｐチャンネルトランジスタを導通させることを特徴
とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34205592A JPH06188632A (ja) | 1992-12-22 | 1992-12-22 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34205592A JPH06188632A (ja) | 1992-12-22 | 1992-12-22 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188632A true JPH06188632A (ja) | 1994-07-08 |
Family
ID=18350808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34205592A Pending JPH06188632A (ja) | 1992-12-22 | 1992-12-22 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188632A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147447A (zh) * | 2020-09-27 | 2020-12-29 | 广东电网有限责任公司佛山供电局 | 一种基于开入量的继电保护装置试验中使用的录波触发方法和系统 |
-
1992
- 1992-12-22 JP JP34205592A patent/JPH06188632A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112147447A (zh) * | 2020-09-27 | 2020-12-29 | 广东电网有限责任公司佛山供电局 | 一种基于开入量的继电保护装置试验中使用的录波触发方法和系统 |
| CN112147447B (zh) * | 2020-09-27 | 2021-10-08 | 广东电网有限责任公司佛山供电局 | 一种基于开入量的继电保护装置录波触发方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11082006B2 (en) | Low power crystal oscillator | |
| US7683730B2 (en) | Differential crystal oscillator circuit with peak regulation | |
| US6133801A (en) | Crystal oscillation circuit | |
| JPH1117451A (ja) | 発振回路 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| JPH06188632A (ja) | 発振回路 | |
| KR20080069166A (ko) | 크리스털 발진기의 세팅 시간 감소 | |
| JPH06188631A (ja) | 発振回路 | |
| JP2003032039A (ja) | 圧電発振回路 | |
| JPH0575343A (ja) | クロツク信号出力回路 | |
| JP7813192B2 (ja) | マイクロ波発生装置及びマイクロ波発生方法 | |
| JPS59168704A (ja) | 半導体集積回路 | |
| US7496331B2 (en) | Oscillation device and oscillation method | |
| JP3732046B2 (ja) | 水晶発振器 | |
| JPH06132725A (ja) | 発振回路 | |
| JPH11284438A (ja) | 圧電発振器 | |
| JPS59205802A (ja) | 起動トリガ付発振回路 | |
| JP2001185952A (ja) | 圧電発振器 | |
| JP2001320237A (ja) | 圧電発振回路 | |
| JP3358379B2 (ja) | Ｃｍｏｓ圧電発振回路 | |
| JPH0865047A (ja) | 発振回路 | |
| JP2853718B2 (ja) | 出力制御回路 | |
| JPH04351119A (ja) | 発振誘導回路 | |
| JP2524399B2 (ja) | 水晶発振回路 | |
| JPH06204740A (ja) | 発振回路 |