JPH06189191A

JPH06189191A - デジタル信号処理装置

Info

Publication number: JPH06189191A
Application number: JP4337213A
Authority: JP
Inventors: Masaki Oguro; 正樹小黒
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1992-12-17
Filing date: 1992-12-17
Publication date: 1994-07-08

Abstract

(57)【要約】【目的】最小限の回路付加でデジタル出力のフェード
効果を実現する。【構成】スイッチ８０ａ、８０ｂは、Ｙ、Ｃに応じて
同時に切り替わる連動スイッチである。加算器８２は、
Ｙ用コントローラ８１から供給される値を減じる。加算
器８２の出力は加算器８４に加えられ、セットアップ用
コントローラ８３の出力値と加算される。加算器８６
は、Ｃ用コントローラ８５からの値を加算または減算
し、スイッチ８７を通ってスイッチ８０ｂに加えられ
る。スイッチ８７は、スイッチ切り替えにより、値“１
２８”を定常的にＣ用のＤＣ値とすることができる。Ｙ
用コントローラ８１、Ｃ用コントローラ８５には、フレ
ーム切り替え信号が供給され、フレーム単位で加算また
は減算する値を変化させる。コントローラ８８は、供給
されるサブコード信号等に応じてＹ用コントローラ８
１、Ｃ用コントローラ８５を制御する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば映像信号をデジ
タル化して記録再生する場合等に用いられるデジタル信
号処理装置に関する。

【０００２】

【従来の技術】映像信号をシーンチェンジ等でフェード
イン、フェードアウトする機能は、コンスマー用のカメ
ラ一体型ＶＴＲ等の商品にも登載されている。フェード
イン、フェードアウトには白色の白フェード、黒色の黒
フェード等が知られている。

【０００３】図７に、従来のフェードイン、フェードア
ウトの回路例を示す。図７において、１０１で示す入力
端子にはコンポジット・ビデオ信号が供給される。通常
コンポジット・ビデオ信号は、７５オーム、１Ｖｐ−ｐ
で伝送されるため、７５オームのターミネート抵抗１０
２で終端し、バッファ１０３で受ける。バッファ１０３
の出力は、コンデンサ１０４を介して、クランパ１０５
に供給される。クランパ１０５は、ビデオ入力信号の大
きさに因ってビデオ信号のペデスタル・レベルの直流成
分が不安定になるのを防ぐ働きをする。クランパ１０５
の出力は、Ｙ／Ｃ分離回路１０６と同期分離回路１０７
に供給される。同期分離回路１０７は、コンポジット・
ビデオ信号の中から、Ｈｓｙｎｃ、Ｖｓｙｎｃが合成さ
れたコンポジット・シンク信号を抜き出す。Ｙ／Ｃ分離
回路１０６は、コンポジット・ビデオ信号の中からＹ
（輝度信号）とＣ（色信号）を分離する。分離された
Ｙ、Ｃは、それぞれバッファ１０８、バッファ１０９に
供給される。

【０００４】基本的にフェードイン、フェードアウト操
作は、３つの可変抵抗器の抵抗値を制御することにより
行う。可変抵抗器１１１、可変抵抗器１１２は、それぞ
れＹ、Ｃ信号を通過または減衰させるもので、これによ
りＹ、Ｃ信号のレベル調整を行う。可変抵抗器１１０の
ミキサー１１３側でない端子は電源電圧Ｖｃｃにつなが
れており、これにより可変抵抗器１１０は直流電圧をミ
キサー１１３に供給する。これをセットアップ電圧と称
する。

【０００５】通常、可変抵抗器１１０は、その抵抗値が
最大、可変抵抗器１１１、可変抵抗器１１２は、その抵
抗値がゼロの状態になっている。スルー状態で可変抵抗
器１１１、ミキサー１１３および可変抵抗器１１２を通
ってきたＹ、Ｃ信号は、それぞれバッファ１１４、バッ
ファ１１５を介してミキサー１１６で合成される。コン
ポジット・シンクの期間は、スイッチ１１７を同期分離
回路１０７の出力であるコンポジット・シンク信号側に
切り替える。これにより、ミキサー１１６の出力とコン
ポジット・シンク信号が合成され、バッファ１１８、イ
ンピーダンス・マッチングのための抵抗１１９を介し
て、再びコンポジット・ビデオ信号として出力端子１２
０より出力される。

【０００６】以下に白フェードアウトの動作に付いて述
べる。白フェードアウトの指令がくると、可変抵抗器１
１１、可変抵抗器１１２はその値をじょじょに上げてい
く。それと同時に、可変抵抗器１１０の抵抗値をじょじ
ょに下げていく。可変抵抗器１１１、可変抵抗器１１２
の値が最大になった時、可変抵抗器１１０の値は最小と
なり、バッファ１１４に供給されるＹ信号は白レベルに
なっている。以上の動作により白フェードアウト動作が
完了する。白フェードイン動作は、この状態から逆の動
作をすればよい。

【０００７】黒フェードアウトは、上述の白フェードア
ウトの動作で可変抵抗器１１０の抵抗値を最大にして動
かさなければよい。黒フェードインは、黒フェードアウ
トの逆動作である。

【０００８】一方、映像信号をデジタル化して、例えば
回転ヘッドにより磁気テープに記録するデジタルＶＴＲ
が知られている。映像信号をデジタル化すると膨大な情
報量となるので、可能な限り圧縮するため高能率符号化
が採用される事が多い。種々の高能率符号化の中でも、
離散コサイン変換（Discrete Cosine Transform ：ＤＣ
Ｔ）の実用化が進んでいる。

【０００９】ＤＣＴは、１フレームの画像を例えば（８
×８）のブロック構造にまとめ、このブロックに直交変
換の一種であるコサイン変換を行い、その後でデータの
重み付け処理、再量子化等を施すものである。この処理
により（８×８）ブロック内のエネルギー成分をあるエ
リアに集中させる事ができ、それ以外のエリアのデータ
は、“０”またはそれに近い無視できる値にできる。そ
こでこのデータを削除すれば、ある程度のデータ量の圧
縮を行うことができる。

【００１０】しかしこの程度では、依然としてデータ量
は過大である。そこでさらにこれらの係数データに対し
て、信号の発生確率に応じてビット長の異なるデータに
変換するハフマン符号化や、“０”に着目したランレン
グス符号化のような可変長符号化を行う。これによりよ
うやく、例えば民生用デジタルＶＴＲで記録再生可能な
データ量に圧縮することができる。伝送時には、再生側
でのデータ処理を容易にするため、符号化出力であるコ
ード信号を一定長のシンクブロック内のデータエリアに
挿入し、データ保護のためのパリテイ、同期信号、ＩＤ
信号等を付加して、シンクブロックを構成するフレーム
化がなされる。

【００１１】可変長符号化の一種でその効率の良さから
一般的によく使われているものに、２次元ハフマン符号
化ある。これは、アンプリチュード・ランレングス符号
化とも呼ばれ、値が“０”でない係数に出会う度にその
値に対して一つの事象を定義して行くものである。例え
ば（８×８）のブロックを２次元ハフマン化していく
と、ある所以降データが全て“０”になっている場合が
多い。これでは値が“０”でない係数に出会う事はもう
ないので、ブロックの終わりを示すコードＥＯＢ（End
of Block）を挿入する。

【００１２】磁気テープを使用するデジタルＶＴＲ、デ
ィスク状記憶媒体を使用するディスク記録再生装置で
は、１または複数のフィールドあるいはフレームのビデ
オデータが複数個のトラックに記録されるのが普通であ
る。この場合各フィールドまたはフレーム毎に異なった
トラック数では、サーボ等で不都合が生じるので一定の
トラック数が選ばれる事が多い。圧縮処理を施さない方
式では自ずからデータ量は一定となるが、上述のＤＣＴ
のような圧縮をすると画に依存してデータ量が変化し、
さらに可変長符号化をしているのでこれらの所定期間の
データ量は常に変動する。これを一定のトラック数に記
録するためには、所定期間のデータ量を目標値以下にす
るための、バッファリング処理が必要とされる。

【００１３】一例として、１フィールドあるいは１フレ
ームより短い所定期間（バッファリング単位と称する）
のデータ量を制御し、１フィールドあるいは１フレーム
期間の全体でも、結果的にデータ量を目標値以下とする
バッファリング処理が提案されている。バッファリング
処理は、ＤＣＴで発生した交流分の係数データを適切な
量子化ステップで再量子化して、伝送データ量を目標値
以下に抑える処理である。伝送データ内には、量子化ス
テップあるいはこれを示す量子化番号のコードが符号化
データとともに挿入される。

【００１４】図８は、従来のコンポーネント信号伝送デ
ータのシンクブロックの一例を示す。この例では１バッ
ファリング単位を５シンクブロックにフレーム化したも
のである。シンクブロックの先頭にブロック同期信号Ｓ
ＹＮＣが位置し、その後にそのシンクブロックのＩＤ信
号、そのバッファリング単位で選ばれた量子化番号ＱＮ
Ｏ及び付加情報ＡＵＸが続く。データエリアにはＤＣＴ
係数等が配置され、その後にはシンクブロックのデータ
毎に付加されたエラー訂正符号のパリティがある。この
例では、エラー訂正符号として一般的によく使われるリ
ードソロモン符号を想定しており、可変長化されたデー
タは例えば８ビットに整理されて（これをパッキングと
称する）データエリアに記録される。普通、ＱＮＯは１
バッファリング単位で１つの値を持つので、各シンクブ
ロック内のＱＮＯは全て同じ値である。

【００１５】次にデータエリアについて説明する。例え
ば（８×８）の場合、図９Ａのように８画素×８ライン
のサンプルデータが、ＤＣＴ（離散コサイン変換）その
ものの処理を行うと、図９Ｂに示すように直流分ＤＣ、
交流分ＡＣ１〜ＡＣ６３の係数データに変換される。図
９Ｂ中の矢印は、一般的に行われているジグザグスキャ
ンの様子を示している。直流分ＤＣは、ＤＣＴの定義よ
り全ブロックの平均輝度値を表す直流成分であり、６４
個のピクセルの絶対値平均の２倍の大きさを持つことが
知られている。このように直流分ＤＣは、そのブロック
の最大のエネルギーを持つので、データ伝送時には最重
要語として扱われる。

【００１６】データを可変長符号化した場合、その一つ
のワードが何ビット構成なのかは、入力データを順々に
切り出して行くしかない。従って一箇所でもエラーがあ
るとそのワードの切れ目が分からなくなり、それ以降の
データは切り出せなくなって伝播エラーとなる。つまり
可変長符号化は、データの圧縮効率は稼げるが、反面エ
ラーには非常に弱くなってしまう。そこで直流分ＤＣ
は、可変長符号化せず固定長、例えば９ビットとし、交
流分ＡＣ１〜ＡＣ６３についてのみ可変長符号化するの
が普通である。

【００１７】図８では、ＤＣ成分９ビット、動きフラグ
Ｍとして１ビット、アクティビティ（画の精細度）ＡＴ
として２ビットを最重要語として規則的に配置し、その
後にそのＤＣＴブロックの可変長化した交流成分をＡＣ
１〜ＡＣ６３の方向に順に詰めていく。この例では、Ｙ
で１２バイト、Ｃで６バイトの固定ＡＣ−Ｌエリアがあ
り上述のように詰めて行くが、この時、固定ＡＣ−Ｌエ
リア内でそのＤＣＴブロックのＥＯＢまで格納された場
合は、その固定ＡＣ−Ｌエリアの残りのビットを新たに
可変ＡＣ−Ｈエリアとして定義する。そしてこの可変Ａ
Ｃ−Ｈエリアと固定ＡＣ−Ｈエリアを結合して新ＡＣ−
Ｈエリアとし、固定ＡＣ−Ｌエリアからはみでた成分を
順に詰めていく。データエリアへの詰め込み方には上述
のような規則的フレーミングのほかに、データ全てを順
々に詰め込んでいく前詰めフレーミング等が知られてい
る。

【００１８】

【発明が解決しようとする課題】上述のようなフェード
イン、フェードアウト効果を、例えばデジタルＶＴＲの
ようなデジタル機器で実現しようとすると、Ｙ、Ｃのデ
ジタルデータをアナログデータに戻した後、図７の後半
のような回路を付加して行うことになる。一般的にアナ
ログ回路とデジタル回路の混在は、デジタル回路が発す
るノイズ等がアナログ回路に飛び込んで悪さをすること
が知られており、その対策のためグラウンド・パターン
の引き回しを工夫しなければならない等面倒なことが多
いので、できるだけアナログ部は少ない方がよい。

【００１９】さらに、上述のような回路では、デジタル
ＶＴＲのアナログ出力にはフェードイン、フェードアウ
ト効果を持たせられるのに、デジタル出力ではそれがで
きないことになり不都合である。つまり、現在のアナロ
グ信号入力のモニタＴＶではフェードイン、フェードア
ウト効果が楽しめるのに、近い将来発売されるであろう
デジタル信号入力のモニタＴＶではその効果が楽しめな
いことになり、片手落ちとなる。またそうだからと言っ
て、デジタル出力にも特別な回路をわざわざ設けてフェ
ードイン、フェードアウト効果を持たせるのは、コスト
アップにつながる。

【００２０】従って、この発明は最小限の回路付加で、
フェードイン、フェードアウト効果を実現し、アナロ
グ、デジタル両方の出力にその効果を出せる再生装置を
提供することにある。

【００２１】

【課題を解決するための手段】この発明による第１の手
段は、入力デジタル信号を周波数軸で圧縮符号化し、上
記符号化されたデジタル信号を処理するデジタル信号処
理装置において、アナログおよびデジタルの時空間領域
のデータを操作するのではなく、周波数軸で圧縮符号化
した周波数領域のデータを操作する手段を有し、上記デ
ジタル信号の白黒またはカラーのフェードイン、フェー
ドアウト、シーンチェンジ効果を実現することを特徴と
するデジタル信号処理装置である。

【００２２】この発明による第２の手段は、入力デジタ
ル信号を周波数軸で圧縮符号化し、上記符号化されたデ
ジタル信号を処理するデジタル信号処理装置において、
アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、周波数軸で圧縮符号化した周波数領域の
データの内、直流分ＤＣのみを操作する手段を有し、上
記デジタル信号の白黒またはカラーのフェードイン、フ
ェードアウト、シーンチェンジ効果を実現することを特
徴とするデジタル信号処理装置である。

【００２３】この発明による第３の手段は、画像信号を
周波数軸で圧縮符号化し、上記符号化された画像信号を
処理するデジタル信号処理装置において、アナログおよ
びデジタルの時空間領域のデータを操作するのではな
く、周波数軸で圧縮符号化した周波数領域のデータを操
作する手段を有し、上記画像信号の白黒またはカラーの
フェードイン、フェードアウト、シーンチェンジ効果を
実現することを特徴とするデジタル信号処理装置であ
る。

【００２４】この発明による第４の手段は、入力デジタ
ル信号をＤＣＴ圧縮符号化し、上記符号化されたデジタ
ル信号を処理するデジタル信号処理装置において、アナ
ログおよびデジタルの時空間領域のデータを操作するの
ではなく、ＤＣＴ圧縮符号化した周波数領域のデータを
操作する手段を有し、上記デジタル信号の白黒またはカ
ラーのフェードイン、フェードアウト、シーンチェンジ
効果を実現することを特徴とするデジタル信号処理装置
である。

【００２５】この発明による第５の手段は、入力デジタ
ル信号をＤＣＴ圧縮符号化し、上記符号化されたデジタ
ル信号を再生するデジタル信号処理装置において、アナ
ログおよびデジタルの時空間領域のデータを操作するの
ではなく、ＤＣＴ圧縮符号化した周波数領域のデータを
操作する手段を有し、上記デジタル信号の白黒またはカ
ラーのフェードイン、フェードアウト、シーンチェンジ
効果を実現することを特徴とするデジタル信号処理装置
である。

【００２６】

【作用】これによれば、圧縮符号化の状態のまま特定の
係数を操作することにより、最小限の回路付加で、デジ
タル、アナログ両出力のフェードイン、フェードアウト
効果を実現できる。これによりアナログ回路のフェード
イン、フェードアウト回路が不用となり、アナログ、デ
ジタル混在回路におけるアナログ回路を少しでも減らす
ことができる。

【００２７】

【実施例】以下、この発明の一実施例について図面を参
照して説明する。図４は、デジタルＶＴＲの再生側に設
けられるビデオデータの処理回路である。図４におい
て、１で示す入力端子には、図８に示すような配列のデ
ジタル化されたビデオデータが供給される。このビデオ
データがエラー検出、訂正回路のＥＣＣ回路２に供給さ
れる。ＥＣＣ回路２でビデオデータ中のエラーを検出
し、訂正できるデータについてはエラー訂正を行う。そ
の結果得られたデータと取りきれなかったエラーが、次
のデフレーミング回路４に供給される。デフレーミング
回路４は、図８の構成を元に戻す操作をするが、上述の
ようにＤＣＴ係数の内のＡＣ成分については可変長符号
化されており、一箇所でもエラーがあるとそのワードの
切れ目が分からなくなり、それ以降のデータは切り出せ
なくなって伝播エラーとなる。デフレーミング回路４の
出力は、元の系列に戻されたデータと伝播エラーを含ん
だエラーとなり、逆量子化回路５に供給される。

【００２８】逆量子化回路５では、伝播エラーを含んだ
エラーが存在するＤＣＴブロックを最終的に画として再
生するのかどうかを決める。つまり最重要語であるＤＣ
成分やＤＣに近いＡＣの低域成分にエラーがあると、も
うそのブロックは再現できないのでそれ以前のフィール
ドやフレーム等のデータで置き換える処理（これをコン
シールメントと称する）を行う。逆量子化回路５は、そ
の指示をデブロッキング回路８へコンシールメント情報
として送る。また逆量子化回路５は、記録側で行った再
量子化と逆の処理を行い、そのデータをＤＣＴの逆変
換、ＩＤＣＴ（Inverse ＤＣＴ）回路６に供給する。

【００２９】ＩＤＣＴ回路６は、図９Ｂのような単なる
６４個のデータ列を図９Ａのような時空間のデータに戻
す。この逆ＤＣＴ変換されたデータは、デシャッフリン
グ回路７に供給される。デシャッフリングは、シャッフ
リングの逆処理である。シャッフリングは、１バッファ
リング単位のデータを画の様々な部分から集めて来る処
理である。これは、テープの長手方向の傷、ヘッドのク
ロッグ等のためにエラーが集中し、修正が不可能となる
事を防ぐと共に、集めたデータの総ビット数が平均化さ
れ、結果的に画質が向上する効果がある。デシャッフリ
ングは、このように集めてきたデータを元の位置に戻す
働きをする。

【００３０】デシャッフリング回路７の出力は、デブロ
ッキング回路８に供給される。デブロッキング回路８
は、図９Ａのような（８画素×８ライン）のデータを水
平、垂直からなる２次元の画データに再構成する回路で
ある。ここには上述のコンシールメント情報も入力さ
れ、再現不可能なブロックについてはコンシールして出
力端子９から出力する。

【００３１】図５は、デフレーミング回路の一部、可変
長符号化されたＡＣ成分を元の固定長符号に戻す回路の
一例である。図５には、パッキングの逆処理、アンパッ
キング回路を含んだＶＬＤ（Variable Length Decodin
g）およびＲＡＭ周辺の回路を示す。通常８ビットの受
信または再生データは、８ビットのＤフリップフロップ
６０ａ〜６０ｄにラッチされる。このラッチされたデー
タ３２ビットは、スイッチャー６１により可変長符号化
の最大ビット数、例えば１９ビット分選ばれる。この選
ばれたデータは、ＶＬＤＲＯＭ６３のアドレスに供給
される。ＶＬＤＲＯＭ６３は、このアドレス入力からワ
ードとそのワード長（ＬＥＮＧＴＨ）を切り出し、出力
する。この時、同時にＥＯＢ検出を行い、それをＲＡＭ
の読出し／書き込みコントローラ６６に供給して、ＲＡ
Ｍ６５のアドレスを更新させる。ワードデータはＲＡＭ
６５に供給され、ＲＡＭの読出し／書き込みコントロー
ラ６６により、ＲＡＭ６５のアドレス等をコントロール
されて書き込まれる。ＬＥＮＧＴＨはＶＬＤコントロー
ラ６２に供給される。ＶＬＤコントローラ６２は、この
ＬＥＮＧＴＨデータをもとに、８ビットのＤフリップフ
ロップ６０ａ〜６０ｄのどれに次のデータをラッチする
かを決め、６０ａ〜６０ｄのＣＥ（Clock Enable）をコ
ントロールすると同時に、スイッチャー６１で３２ビッ
トデータのどの１９ビットを選ぶかを決める。

【００３２】次にエラー発生時の動作について述べる。
エラー信号は、ＶＬＤコントローラ６２に供給される。
データを可変長符号化した場合、その一つのワードが何
ビット構成なのかは、入力データを順々に切り出して行
くしかない。従って一箇所でもエラーがあるとそのワー
ドの切れ目が分からなくなり、それ以降のデータは切り
出せなくなって伝播エラーとなる。この場合、次のバッ
ファリング単位までエラーが続くので、ＲＡＭの読出し
／書き込みコントローラ６６によるＲＡＭ６５への書き
込みを止めておく。

【００３３】ＲＡＭ６５は、画像データ格納部とエラー
フラグ格納部に分かれる。そしてデータを読んだら、必
ずエラーフラグを立てておく。データ書き込み時に書き
込むアドレスに相当するエラーフラグを落としておけ
ば、エラーフラグの立っている所がエラーで書き込まれ
なかったアドレスとなる。これによりＲＡＭデータを読
出す時には、上述の伝播エラーが反映されることにな
る。

【００３４】図６に、デフレーミング回路全体の一例を
示す。入力端子７０に、図４のＥＣＣ回路２の出力が供
給される。供給されたデータは、後の処理のしやすさか
ら一旦メモリ７１に貯えられる。メモリ７１の出力は、
スイッチ７２に与えられＤＣ成分とＡＣ成分に分けられ
る。ＡＣ成分については、図５で説明した回路等で処理
されるので、ここではＤＣ成分の処理について述べる。

【００３５】ＤＣ成分は、ＤＣコントローラ７４により
そのタイミングを見計らって、８ビットのＤフリップフ
ロップ７３ａ、７３のＣＥ（Clock Enable）をコントロ
ールしてラッチされる。ラッチされたデータは、ＤＣ、
Ｍ、ＡＴにそれぞれ分類され、エラーフラグと共にＲＡ
Ｍの読出し／書き込みコントローラ７６により、ＲＡＭ
７５のアドレス等をコントロールされて書き込まれる。
エラーフラグの扱いについては、図５のＡＣ係数の場合
と同様である。

【００３６】読出し側では、スイッチ７８によりＤＣデ
ータとＡＣデータを編集して、図４の逆量子化回路５に
送る。Ｍ、ＡＴは、そのまま逆量子化回路５に送るが、
エラーフラグについては、ＤＣとＡＣのエラーフラグを
論理和回路７９により合成して逆量子化回路５に送る。
このとき、ＤＣのエラーは最重要語なので当然伝播エラ
ーとなり、ＡＣのエラーフラグとの兼ね合いを論理和回
路７９で取ることになる。

【００３７】図１に、本発明のための付加回路を示す。
これは、図６のデフレーミング回路のＤＣデータ出力と
スイッチ７８の間に挿入する回路である。これは、ＤＣ
データそのものの値をコントロールし、ＡＣデータにつ
いては何もしない。スイッチ８０ａ、８０ｂは、Ｙ、Ｃ
に応じて同時に切り替わる連動スイッチである。加算器
８２は、Ｙ用コントローラ８１から供給される値を減じ
る。加算器８２の出力は加算器８４に加えられ、セット
アップ用コントローラ８３の出力値と加算される。加算
器８６は、Ｃ用コントローラ８５からの値を加算または
減算し、スイッチ８７を通ってスイッチ８０ｂに加えら
れる。スイッチ８７は、スイッチ切り替えにより、値
“１２８”を定常的にＣ用のＤＣ値とすることができ
る。Ｙ用コントローラ８１、Ｃ用コントローラ８５に
は、フレーム切り替え信号が供給され、フレーム単位で
加算または減算する値を変化させる。前述のように直流
分ＤＣは、ＤＣＴの定義より全ブロックの平均輝度値を
表す直流成分であり、６４個のピクセルの絶対値平均の
２倍の大きさを持つことが知られている。このように直
流分ＤＣは、そのブロックの最大のエネルギーを持つの
で、この値のみを操作すればそのブロックの画の性質を
大きく変えることが出来る。

【００３８】図２は、業務用デジタルＶＴＲなどで既に
実用化されているビデオ信号レベルと量子化レベルの関
係をしめしたものである。ビデオデータは、アナログコ
ンポーネント信号、すなわち輝度信号Ｙ及び色信号Ｃ
（正確には色差信号Ｃｒ、Ｃｂ）を量子化して得られ
る。Ｙ、Ｃｒ、Ｃｂと、光の３原色Ｒ、Ｇ、Ｂとの関係
は、次式のように表せる。Ｙ＝０．２９９Ｒ＋０．５８７Ｇ＋０．１１４ＢＣｒ＝Ｒ−ＹＣｂ＝Ｂ−Ｙ図２でＹ信号は、ペデスタルレベル信号を“１６”、最
大白レベルを“２３５”として、その間を２２０レベル
で量子化する。色信号については、Ｒ−Ｙ、Ｂ−Ｙの差
が０の時を、センター値“１２８”とし、＋側に“２４
０”まで、−側に“１６”まで振る。ここでＣｒ、Ｃｂ
をどちらも“１２８”とし、Ｙの値を１６から２３５ま
で振ると、画像は黒から灰色、白へと変化する。これを
フェードイン、フェードアウトに応用する。

【００３９】上述の原理をこの通り実現するには、図４
の出力端子９の後段につながるＤ／Ａ変換器の直前でデ
ジタルデータを操作してやればよい。ところがこれで
は、Ｙ、Ｃｒ、Ｃｂそれぞれ計３つの回路が必要にな
る。これに対し、本発明では図１のようにＹ、Ｃが混在
して登場して来るデフレーミング回路の出力のＤＣ成分
のみを操作するので、回路が簡単である。ＤＣ成分とし
ては、普通９ビット程度が固定長として割り当てられる
ので、ここではＤＣとして９ビット用意する。ＤＣ成分
は、その定義式から正の値のみを取ることが知られてい
る。

【００４０】以下に白フェードアウトの動作に付いて述
べる。白フェードアウトの指令がくると、Ｙ用コントロ
ーラ８１は初期値“０”をじょじょにあるいは段階的に
増やしていく。それと同時に、セットアップ用コントロ
ーラ８３の初期値“０”もじょじょにあるいは段階的に
増やしていく。この時Ｃ用コントローラ８５は逐一Ｃ成
分のＤＣ値を見て、その値が“１２８”より大きいか小
さいかを判断して、加算器８６で加算するか減算するか
を決める。Ｃ用コントローラ８２出力は、初期値“０”
からじょじょにあるいは段階的に増やして、センター値
“１２８”に近づけて行く。ＤＣ成分としては９ビット
用意されているので、具体的には０１１１１１１１１に近づける。そしてある程度“１２８”に値を近付けた
所で、スイッチ８７を“１２８”側に切り替える。この
時、ＹのＤＣ成分は“２３５”あるいはその値を越えた
値になり、Ｙ信号は白レベルになっており、白フェード
アウト動作が完了する。

【００４１】白フェードイン動作は、Ｙ用コントローラ
８１の最大値を、じょじょにあるいは段階的に減らして
初期値“０”に持って行くと同時に、セットアップ用コ
ントローラ８３の値もじょじょにあるいは段階的に減ら
して初期値“０”に持って行く。スイッチ８７は、“１
２８”と反対側に切り替えた後、Ｃ用コントローラ８２
の出力をじょじょにあるいは段階的に減らして、初期値
“０”に持って行けばよい。

【００４２】黒フェードアウトは、上述の動作でセット
アップ用コントローラ８３の値を初期値“０”に保った
まま動かさなければよい。黒フェードインは、黒フェー
ドアウトの逆動作である。

【００４３】さらに図１のＹ用コントローラ８１及びＣ
用コントローラ８２の制御は、コントローラ８８にて行
われる。ここでこのコントローラ８８にはシステムコン
トローラ（図示せず）等から、所定のモード信号やサブ
コード信号が供給され、これらの信号に応じて、Ｙ用コ
ントローラ８１及びＣ用コントローラ８２の制御が行わ
れる。またこれらのサブコード信号は、例えば図３に示
すようなデジタルＶＴＲのテープフォーマットのサブコ
ードエリアに記録することができるもので、これによっ
て元の映像信号を変えずに、サブコードエリアに記録さ
れたサブコード信号にてフェードイン、フェードアウト
等の動作を行うことができる。従ってリハーサル等も容
易に繰り返して行うことができ、所望の処理を正確に行
うことができる。

【００４４】また図１を簡単化する方法として、セット
アップ用コントローラ８３の値とＹ用コントローラ８１
の値をあらかじめ加算しておき、Ｙ用コントローラ８１
からそれを供給する方法がある。この時、セットアップ
用コントローラ８３と加算器８４が不用となる。さら
に、Ｃ用の回路を全て取ってしまうような構成も考えら
れる。白、黒の輝度成分はＹ信号のみで表現できるの
で、Ｃ用の回路は不用という発想である。ただしこの場
合は、Ｙ信号が完全に白、黒になってもモニタＴＶの輝
度レベルつまみをいじると色成分が多少見える欠点があ
る。コンシュマー用としてこれで十分とするなら、一番
簡潔な回路となる。

【００４５】さらに図１においてＣの値、つまりＣｒ、
Ｃｂを適応的にいじってやれば、カラーのフェードイ
ン、フェードアウト、カラーのシーンチェンジが簡単に
実現できる。たとえばＣｒ＝Ｃｂ＝２４０でマゼンダＣｒ＝Ｃｂ＝０で緑となる。

【００４６】本発明の実施例図１は、図４のデフレーミ
ング回路４に対する付加回路であるが、図４の逆量子化
回路５の出力にこれを適用しても本発明は実現できる。
さらに、本発明では回路簡単化とその効果を考えて、直
流分ＤＣのみを操作する例で説明を試みたが、直流分Ｄ
Ｃおよび交流分ＡＣのＤＣＴ係数全体を操作しても本発
明は実施できる。

【００４７】こうして上述の装置によれば、圧縮符号化
の状態のまま特定の係数を操作することにより、最小限
の回路付加で、デジタル、アナログ両出力のフェードイ
ン、フェードアウト効果を実現できる。これによりアナ
ログ回路のフェードイン、フェードアウト回路が不用と
なり、アナログ、デジタル混在回路におけるアナログ回
路を少しでも減らすことができるものである。

【００４８】さらにデフレーミング直後に本発明を実施
するので、回路規模が他の場所で実施するより小さくで
きる。さらに、白黒ばかりでなくカラーのフェードイ
ン、フェードアウト、カラーのシーンチェンジが同じ回
路で簡単に実現できる。

【００４９】

【発明の効果】この発明によれば、圧縮符号化の状態の
まま特定の係数を操作することにより、最小限の回路付
加で、デジタル、アナログ両出力のフェードイン、フェ
ードアウト効果を実現できる。これによりアナログ回路
のフェードイン、フェードアウト回路が不用となり、ア
ナログ、デジタル混在回路におけるアナログ回路を少し
でも減らすことができるようになった。

【図面の簡単な説明】

【図１】本発明を実現するためのデフレーミング回路へ
の付加回路の一例のブロック図である。

【図２】先に提案されている業務用デジタルＶＴＲなど
で既に実用化されているビデオ信号レベルと量子化レベ
ルの関係を示した略線図である。

【図３】先に提案されているデジタルＶＴＲなどに適用
されているテープフォーマットを示した略線図である。

【図４】この発明が適用されたデジタルＶＴＲの再生側
データ処理回路のブロック図である。

【図５】デフレーミング回路の一部、可変長符号化され
たＡＣ成分を元の固定長符号に戻す回路の一例のブロッ
ク図である。

【図６】デフレーミング回路全体の一例のブロック図で
ある。

【図７】先に提案されているアナログ方式のフェードイ
ン、フェードアウト回路のブロック図である。

【図８】先に提案されているデジタル方式のコンポーネ
ント信号伝送データのシンクブロックの一例の略線図で
ある。

【図９】ＤＣＴの説明に用いる略線図である。

【符号の説明】

７８スイッチ８０ａ、８０ｂＹ、Ｃに応じて同時に切り替わる連動
スイッチ８１Ｙ用コントローラ８２、８４、８６加算器８３セットアップ用コントローラ８５Ｃ用コントローラ８７スイッチ８８コントローラ

Claims

【特許請求の範囲】

【請求項１】入力デジタル信号を周波数軸で圧縮符号
化し、上記符号化されたデジタル信号を処理するデジタ
ル信号処理装置において、アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、周波数軸で圧縮符号化した周波数領域の
データを操作する手段を有し、上記デジタル信号の白黒またはカラーのフェードイン、
フェードアウト、シーンチェンジ効果を実現することを
特徴とするデジタル信号処理装置。
【請求項２】入力デジタル信号を周波数軸で圧縮符号
化し、上記符号化されたデジタル信号を処理するデジタ
ル信号処理装置において、アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、周波数軸で圧縮符号化した周波数領域の
データの内、直流分ＤＣのみを操作する手段を有し、上記デジタル信号の白黒またはカラーのフェードイン、
フェードアウト、シーンチェンジ効果を実現することを
特徴とするデジタル信号処理装置。
【請求項３】画像信号を周波数軸で圧縮符号化し、上
記符号化された画像信号を処理するデジタル信号処理装
置において、アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、周波数軸で圧縮符号化した周波数領域の
データを操作する手段を有し、上記画像信号の白黒またはカラーのフェードイン、フェ
ードアウト、シーンチェンジ効果を実現することを特徴
とするデジタル信号処理装置。
【請求項４】入力デジタル信号をＤＣＴ圧縮符号化
し、上記符号化されたデジタル信号を処理するデジタル
信号処理装置において、アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、ＤＣＴ圧縮符号化した周波数領域のデー
タを操作する手段を有し、上記デジタル信号の白黒またはカラーのフェードイン、
フェードアウト、シーンチェンジ効果を実現することを
特徴とするデジタル信号処理装置。
【請求項５】入力デジタル信号をＤＣＴ圧縮符号化
し、上記符号化されたデジタル信号を再生するデジタル
信号処理装置において、アナログおよびデジタルの時空間領域のデータを操作す
るのではなく、ＤＣＴ圧縮符号化した周波数領域のデー
タを操作する手段を有し、上記デジタル信号の白黒またはカラーのフェードイン、
フェードアウト、シーンチェンジ効果を実現することを
特徴とするデジタル信号処理装置。