JPH06189282A - ビデオデコーダ - Google Patents

Abstract

(57)【要約】 【目的】本発明は、位相ロックループの使用を不要にし
て同期に必要な回路構成を簡単化し、遅延ジッタの除去
のための大きい入力バッファの必要がないビデオデコー
ダを得ることを目的とする。 【構成】現在のビデオフレームに関する解読されたビデ
オ情報の新しいユニットNEW1をビデオ情報VIから導出す
る解読手段DEC1,DEC2 と、新しいユニットが記憶される
メモリモジュールFSM と、記憶された新しいユニットNE
W2をビデオスクリーン上に表示する表示手段DIS とを備
え、パケット切替えネットワークから制御情報とビデオ
情報を含むパケットを受信し、実時間可動ビデオイメー
ジを処理するビデオデコーダで、新しいユニットNEW1の
１つが導出されてメモリモジュールFSM に記憶された
後、表示手段DIS はユニットを検索する前に表示のため
にメモリモジュールFSM から可変数の記憶された新しい
ユニットNEW2を検索する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、パケット切替えネット
ワークから制御情報およびビデオ情報を含むパケットを
受け、実時間可動ビデオイメージを処理することのでき
るビデオデコーダに関する。ビデオデコーダは少なくと
もこのビデオ情報から現在のビデオフレームに関する解
読されたビデオ情報の新しいユニットを導出する解読手
段と、この新しいユニットが記憶されるメモリモジュー
ルと、この記憶された新しいユニットをビデオスクリー
ン上に表示する表示手段とを含む。

【０００２】

【従来の技術】例えば、文献（W.Verbiest氏およびL.Pi
nnoo氏、IEEEジャーナル、vol.7,No.5,1989 年6 月,761
〜 770頁、特にポイントII.Eおよびそのようなビデオデ
コーダの概略的ブロック図を示す図８）に記載されてい
るようなビデオデコーダは従来においてよく知られてい
る。

【０００３】上述の型式の既知の全てのビデオデコーダ
に関して、参照されたデコーダはそれに対応するエンコ
ーダと同期して動作する。すなわちエンコーダを制御す
るクロック信号はデコーダによって再生され、デコーダ
を制御するために使用される。この同期動作はパケット
切替えネットワークにわたって送られた可動ビデオイメ
ージの実時間ビデオ処理に必須であると今まで考えられ
ていた。この理由は文献（Karlssoon 氏およびVitterbi
氏、IEEEジャーナル、特に745 〜746 頁のポイントＶ）
に記載されている。この同期動作がなければ、デコーダ
は実際エンコーダによるパケットの発生に関して速過ぎ
るか或いは非常に遅過ぎてパケットを処理する可能性が
ある。後者の参考文献の図８ｂに示されているように、
速過ぎる動作するとき、デコーダはイメージの再構成の
ために考慮される遅過ぎて到着するパケットを廃棄しな
ければならない。上記参考文献の図８ｃに示されている
ように、非常に遅く動作するとき、パケットの数の常の
増加は必然的にバッファ装置の桁溢れ（オーバーフロ
ー）を生じさせる、すなわち再びパケット損失をもたら
すようにデコーダによってバッファ処理されなければな
らない。

【０００４】上述のエンコーダおよびデコーダの同期動
作の必要性の他に、デコーダはまた非同期転送モードネ
ットワークに固有であり、デコーダの構造および設計を
付加的に複雑にするネットワークのパケットの可変伝送
遅延によって生じた可能なジッタを考慮しなければなら
ない。実際対応するエンコーダと同期して動作するため
に、デコーダはエンコーダのシステムクロックによって
決定された瞬間に解読しなければならない。しかしなが
ら、このジッタにより、パケットがこの瞬間に処理され
るためには遅過ぎて到着する可能性がある。これを回避
するために、デコーダに到着するパケットは入力バッフ
ァに記憶され、そこで上記参考文献の図７に示されてい
るように、各パケットに対して予め定められた遅延を行
うために遅延される。このようにして、入力バッファは
デコーダクロックの制御下で読取られるデジッタ装置と
して作用し、このデコーダクロックはエンコーダクロッ
クと整合するために例えば位相ロックループによって再
構成される。遅延ジッタの統計的特徴により、パケット
損失は上記参考文献の図８ａに示されたように有限の入
力バッファおよび有限の一定遅延を避けることはでき
ず、このパケット損失を最小にするために比較的大きい
入力バッファが必要である。

【０００５】W.Verbiest氏およびL.Pinnoo氏の上記文献
を再び参照すると、同期およびデジッタの必要性の結論
は明白である。

【０００６】

【発明が解決しようとする課題】上記文献に記載された
解読手段は可変長コードデコーダ（ＶＬＣデコーダ）お
よび差動パルスコード変調デコーダ（ＤＰＣＭデコー
ダ）を含む。後者のデコーダはデパケッタイザによって
パケットから抽出された制御情報を用いるＲＡＭモジュ
ールによって制御され、予想されるコード化されたビデ
オ情報を解読するためにフレームメモリと呼ばれるメモ
リモジュールを使用する、すなわち前のフレームに関す
るビデオ情報はメモリモジュールに記憶され、新しいフ
レームの対応するビデオ情報を予想するために使用され
る。表示手段はデジタル−アナログ変換器（ＤＡＣ）お
よびモニタまたはビデオスクリーンとして概略的に示さ
れている。上述の同期動作のためにデジタル位相ロック
ループ（ＤＰＬＬ）を使用することが必要であり、一方
デジッタするためにデジッタ装置または入力バッファを
使用することが必要である。後者の入力バッファは遅延
ジッタによって生じられたパケット損失を減少するよう
に大きさを定め、典型的にビデオフレームの半分の部分
に対応するビデオパケットを記憶するのに十分な大きさ
でなければならない。

【０００７】集約すると、後者の文献に開示された型式
のビデオデコーダの欠点は、例えば位相ロックループの
使用によるエンコーダクロックとデコーダクロックとの
同期に必要な回路により構造がかなり複雑であり、遅延
ジッタの除去のために、比較的大きい入力バッファが必
要であることである。さらに、そのようなデコーダは上
述の文献から明らかであるように解読手段と表示手段の
同期動作によって生じるタイミング制限によりかなりフ
レキシブルさに欠ける。

【０００８】本発明の目的は、上述の欠点のない上述の
型式のビデオデコーダを提供することである。

【０００９】

【課題を解決するための手段】この目的は、新しいユニ
ットの１つが導出されメモリモジュールに記憶された後
に、表示手段がこの新しいユニットを検索する前に表示
のために可変数の記憶された新しいユニットをフレーム
メモリから検索することにより達成される。

【００１０】従来のビデオデコーダを使用してパケット
を処理し、パケットがネットワークから受けられるのと
同じ速度で解読されたユニットを表示することによっ
て、以下説明されるようにCCIR 601またはPAL 等の現存
のビデオディスプレイ標準方式と両立しない可変速度を
有するディスプレイクロックを生じる。ディスプレイク
ロックの可変速度は遅延ジッタによってのみならず、可
変ビット速度コード化が初めの参考文献に記載されたよ
うに使用されるとき、受信されたパケットの変化する情
報密度によるものである。実際、可変ビット速度コード
化の場合において、あるパケットは速い解読速度並びに
速い表示速度をもたらす多くのユニットに関連する情報
を伝送し、一方その他のパケットは遅い表示速度をもた
らすわずか数個のユニットに関連する情報を伝送する。

【００１１】反対に、本発明によると、表示手段および
解読手段は互いに同期して動作しない。解読手段はパケ
ットがパケット交換ネットワークから到着するとき、す
なわちまず可能な遅延ジッタを消去せずにパケットを処
理し、表示手段と同じ速度でメモリモジュールに記憶
し、一方表示手段は恐らく記憶速度と異なる一様な速度
でメモリモジュールから解読されたビデオ情報の新しい
ユニットを検索し、遅延ジッタおよび、または受信され
たパケット中の上述の変化する情報密度により影響され
ず、このようにしてパケットはメモリモジュールにおい
てバッファを通して消去される。したがって、ディスプ
レイクロックはエンコーダクロック速度と関係のない安
定した速度を有するように設計されることができ、必要
ならば単に別の特徴から明らかにされたような局部デコ
ーダ情報に基づいて決定されることができる。

【００１２】本発明の特徴は、解読手段がメモリモジュ
ールから新しいユニットを導出するためにメモリモジュ
ールから前のビデオフレームに関する解読されたビデオ
情報の旧いユニットを検索し、予想通りにコード化され
たビデオ情報を解読することである。

【００１３】そのようなビデオデコーダにおいて、メモ
リモジュールはフレームメモリと呼ばれ、それはコード
化されたビデオ情報の予想される解読を実現するために
旧いユニットを記憶する。解読手段と表示手段の間の前
述のバッファ動作は大きいフレームメモリに埋設された
バッファによって実現されることができ、後者のバッフ
ァはまた陰バッファと呼ばれ、前述の可変数に等しい長
さを有し、その長さだけではなく、データがそれぞれ解
読手段および表示手段によってフレームメモリにより記
憶され、或いはそれから検索されるときのフレームメモ
リ内の位置を連続的に変更する。実際、バッファの初め
の位置は次のユニットが解読手段によって記憶されるフ
レームメモリ位置に対応し、最終の位置は次のユニット
が表示手段によって検索される位置に対応し、それはバ
ッファがフレームメモリ内において移動することを意味
する。可変数のユニットはフレームメモリに記憶された
ユニットであり、新しいユニットが記憶される瞬間から
新しいユニットの表示まで表示されなければならない。
予想のコード化技術を用いるとき、フレームメモリは１
つのフレームに関する解読されたビデオ情報の全てのユ
ニットを記憶するのに十分に大きくする必要があり、こ
れらのユニットは対応する次のフレームに関係するユニ
ットの値を予想するために使用されることに注意しなけ
ればならない。予想のコード化イメージを解読するのに
必要である容量により、フレームメモリは上述の陰バッ
ファを含むのに十分に大きく、付加的なメモリ容量は陰
バッファに対して予想される必要がない。

【００１４】表示されたイメージのイメージ劣化は表示
手段が解読過程に捕捉するときに生じる、すなわち陰バ
ッファの下位桁溢れ（アンダーフロー）と呼ばれるもの
が生じる。しかしながら、陰バッファが大きいフレーム
メモリに埋設されるとき、下位桁溢れは１度以上表示さ
れる旧いユニットを生じる。情報は失われないので、解
読されたビデオ情報の新しいユニットの正確度は影響さ
れない。

【００１５】イメージ劣化はまた解読手段が表示手段に
追い付くときに生じる、すなわち陰バッファの桁溢れが
生じる。新しいユニットが表示されないことが唯一のエ
ラーである。

【００１６】従来の同期デコーダに関して、入力バッフ
ァの桁溢れまたは下位桁溢れは同期の損失およびビデオ
デコーダをリセットする必要性をもたらし、一方本発明
に関して、デコーダは上述から明らかであるように表示
の一時的および局部的効果を与えるだけにすぎない。新
たに解読されたユニットの正確度は入力バッファの桁溢
れまたは下位桁溢れにより影響されない。

【００１７】本発明の重要な概念は、デコーダが可変数
を監視し、ビデオデコーダに含まれたシステムクロック
の周波数を増加或いは減少し、少なくとも表示手段を制
御し、可変数が第１および第２の予め定められた数より
もそれぞれ大きいか或いは小さくなることを阻止する制
御手段を備えることである。

【００１８】このようにして、バッファの桁溢れまたは
下位桁溢れによる上述のイメージ劣化はバッファが大き
いフレームメモリに埋設された陰バッファであるか否か
に関係なく大きくならない。可変数は例えば瞬間パケッ
ト到着速度が非常に低いときに生じる第１の予め定めら
れた数（例えば下位桁溢れに対してゼロ）であるとき、
表示過程は下位桁溢れを阻止するためにシステムクロッ
クによって速度が遅くされる。反対の場合において、可
変数が第２の予め定められた数（例えば陰バッファの最
大長）であるとき表示過程は桁溢れを阻止するために速
度が速くされる。遅延ジッタの統計的特徴により、表示
過程の加速または減速はディスプレイ上に見られない低
周波数プロセスである。しかしながら、表示過程はこの
メカニズムによりエンコーダクロックと間接的に同期さ
れる。実際、表示手段のシステムクロックの平均周波数
はビデオ情報の平均到着速度、すなわちエンコーダクロ
ックに固定され、これは複雑なタイミング情報の抽出お
よびデジタル位相ロックループ回路を必要としない。遅
延ジッタは前述のように陰バッファに吸収されるのでシ
ステムクロックの速度に適度に影響を与える。さらに、
緩いカップリングは解読手段と表示手段の間およびデコ
ーダとエンコーダの間に緩い結合が存在するだけである
ので、フレキシブルさは満たされない。例えばブランク
期間中表示手段は無活動であり、解読手段は同様に処理
を止める必要がない。

【００１９】本発明の付随的な特徴はシステムクロック
が少なくとも解読手段を付加的に制御することである。

【００２０】これに関して、本発明のビデオデコーダの
非同期特徴は、独立のシステムクロックから生じるので
はなく、パケットが表示要求によって妨害されずに到着
するときデコード手段が表示手段に関係なく受けられた
パケットを処理することによって生じることに注目すべ
きである。

【００２１】解読手段は処理するパケットを有しないな
らば、表示手段が捕捉することを可能にするために無活
動になり、他方では、必要ならばデコーダのシステムク
ロック全体はデコーダをエンコーダの出力情報速度に簡
単に同調することによって減速される。

【００２２】本発明の別の特徴は、デコーダが解読手段
および表示手段によってそれぞれ使用される少なくとも
第１および第２のポインタを制御するメモリモジュール
制御装置を含み、ポインタはメモリモジュールのメモリ
位置がユニットを記憶或いは検索するためにそれぞれ解
読手段および表示手段によって使用されることを示し、
さらに第１および第２のポインタの値はこれらの手段が
ユニットの１つをそれぞれ記憶或いは検索したときにメ
モリモジュール制御装置によって非同期的に更新される
ことである。

【００２３】具体的に説明すると、第１のポインタは陰
バッファの最初の位置を示し、一方第２のポインタは最
終の位置を示すので、メモリモジュール制御装置は大き
いフレームメモリ内の陰バッファの可変的な位置を決定
する。メモリは陰バッファを管理するために分離した制
御装置が必要である。陰バッファの制御動作により制御
装置はまた以下明らかにされるように本発明によって提
供されるフレキシブルさを管理し利用することができ
る。

【００２４】本発明のさらに別の特徴は、メモリモジュ
ール制御装置がメモリモジュールのメモリ位置上のビデ
オフレーム内に各ユニットの位置をマップするメモリマ
ップにしたがって更新することである。

【００２５】したがって、メモリモジュール制御装置は
フレームのユニットがメモリ位置に関するメモリマップ
から知られているので予想コード化技術に特に適してお
り、可変数を監視することができる。さらに、実際、可
変数はユニットがそれぞれ表示手段および解読手段によ
って処理されるこのメモリマップによって第１および第
２のポインタから導出することができ、どれだけのフレ
ーム内のユニットがこれらのユニット間に構成されてい
るかを認識していないからである。このメモリマップに
よって、提供されたフレキシブルさは以下明らかにされ
るように最適に利用されることができる。

【００２６】本発明の重要な概念は、モジュールメモリ
が１つ以上のダイナミックランダムアクセスメモリおよ
び１つ以上の直列アクセスメモリを含む２重ポートラン
ダムアクセスメモリから構成され、ダイナミックランダ
ムアクセスメモリが第１のポインタによって示された位
置に新しいユニットを記憶し、メモリモジュール制御装
置によって制御された第３のポインタによって示された
位置から旧いユニットを検索するように解読手段によっ
てアクセスされ、さらに表示されたイメージである１つ
のラインに対応する全てのユニットがメモリモジュール
制御装置の制御下でダイナミックランダムアクセスメモ
リから直列アクセスメモリに転送され、表示手段が第２
のポインタによって示された直列アクセスメモリの位置
からユニットを検索することである。

【００２７】２重ポートメモリは従来においてよく知ら
れており、例えばテキサス・インストルメント社から市
販されているTMS48C1221型チップである。そのようなメ
モリは２重ポートにより本発明の使用に特に適してお
り、解読手段および表示手段によって実質上同時にアク
セスが可能である。規定のＲＡＭもまた使用されること
ができるが、同時アクセスを処理するために十分に速く
選択されなければならない。そのような迅速なＲＡＭは
静的で高価なＲＡＭか、或いは大きい並列化動的ＲＡＭ
のいずれかである。

【００２８】特に、２重ポートメモリはハードウェアに
おいて表示手段および解読手段を分離する。

【００２９】ＤＲＡＭは従来のフレームメモリによって
すでに行われていた機能を実行し、一方ＳＡＭは解読さ
れたビデオ情報を読取るとき表示手段によって使用され
る。ビデオ情報はイメージライン／イメージラインで読
取られるので、そのようなラインに関する全ての情報を
保持するＳＡＭ等の簡単な直列アクセスメモリは実際こ
の目的を満たす。例えば表示のブランク期間中に実行さ
れた転送動作はＤＲＡＭからＳＡＭに読取られた情報を
転送することが必要であるので、表示手段は複雑なアド
レス動作なしに一様の速度で解読手段からフレームメモ
リを独立して読取ることが可能である。

【００３０】予想コード化情報の解読の場合においてフ
レーム記憶制御装置と呼ばれるメモリモジュール制御装
置は従来の制御装置よりも幾分複雑であるが、他方では
安価なメモリを使用することができる。

【００３１】本発明の特に有効な特徴は、ビデオ情報が
可変ビット速度技術を用いてブロックコード化され、第
１の予め定められた数は１つのイメージラインに含まれ
たユニットの数に等しく、第２の予め定められた数は１
つのイメージフレームマイナス１つのストライプに含ま
れたユニットの数に等しい。

【００３２】ブロックコード化は従来においてよく知ら
れており、例えば上述のW.Verbiest氏およびL.Pinnoo氏
の参考文献に記載されており、ネットワークにわたって
送られるデジタルビデオ情報の非常に有効な圧縮をもた
らす。ブロックコード化の場合において、メモリモジュ
ールはブロックコード化された情報を解読するときに必
要なブロック−ライン変換に使用されることができるの
で、本発明は特に有効である。ブロックコード情報を解
読する従来のデコーダはビデオがライン／ライン表示さ
れるとき解読手段の出力におけるブロックフォーマット
から表示手段の入力におけるラインフォーマットにデー
タを変換しなければならない。したがって、これらのデ
コーダはラインの全ての新しいユニットが受信されたと
きブロックが書込まれ一定の遅延後に表示手段によって
読取られる付加的なメモリを含む。本発明によると、後
者の遅延はメモリモジュール制御手段によって実現され
ることができ、遅延は１つのイメージラインに実質上同
等である。この遅延が維持されるならば、新しいおよび
旧いユニットは混合されない。

【００３３】可変数はまた一定にされることができ、適
切な遅延に対応することに注目すべきである。デコーダ
はエンコーダと同時に動作するが、ライン変換メモリに
対して付加的なブロックは必要がない。

【００３４】上述の特別の実施例の別の利点は、通常同
期動作が従来のシステムに必要であるとき、可変ビット
速度コード化はエンコーダクロックを再構成するために
受信されたパケットからタイムスタンプを抽出すること
を必要とすることである。本発明のビデオデコーダによ
って、このタイムスタンプはエンコーダクロックの要求
と同期が必要でないときは不必要である。

【００３５】したがって、本発明のビデオデコーダは同
様に可変ビット速度エンコーダからの一定のビデオ情報
の解読に十分に適している。これは従来のデコーダと比
較して付加的なハードウェアコストがかからない。

【００３６】本発明の別の有効な特徴は、メモリモジュ
ール容量がメモリモジュールのメモリ位置のイメージフ
レーム内の各々の新しいユニットの位置をマップする非
永久的メモリマップを用いて運動補償を実現するために
メモリモジュール制御装置によって付加的に使用され、
各々の新しいユニットは対応する旧いユニットが記憶さ
れた位置以外の位置に記憶されることである。

【００３７】効率のよい圧縮を実現するために使用さ
れ、例えば文献（H.Peng氏他,IEEE spectrum,1991 年10
月）に記載されている運動補償を達成するために、同期
ビデオデコーダを使用する従来のシステムは分離したメ
モリの旧いユニットの部分を節約しなければならない。
これは新たに受信されたユニットをイメージフレームの
先に解読された部分に対応する旧いユニットに重ね書き
しないようにするためである。本発明において、運動補
償は顕著な余分のハードウェアコストなしにメモリモジ
ュールを使用することによって実現されることができ
る。メモリモジュール制御装置の付加的な機能性だけが
非永久的メモリマップの使用を許容するために必要であ
る。

【００３８】本発明のさらに別の特徴は、ユニットが複
数のカテゴリに分割され、同じイメージ要素に関する異
なる情報を伝送する異なるカテゴリに対応し、異なるカ
テゴリのビデオ情報のユニットがカテゴリに関係なく解
読手段によって処理され、メモリモジュール制御装置が
メモリモジュール内の適切なメモリ位置にユニットを書
き込むことによってユニットが属するカテゴリにしたが
いユニットをデマルチプレクスすることである。

【００３９】上述のW.Verbiest氏およびL.Pinnoo氏の参
考文献、特にその図２において、そのような２つのカテ
ゴリはイメージの輝度および色を考慮されている。この
文献に記載された同期デコーダのタイミング制限によ
り、解読手段は各ユニットカテゴリに対して設けられる
必要がある。本発明の上記特徴により、解読手段はこれ
らの２つの型式の情報間を区別する必要がない。異なる
カテゴリのデマルチプレクスはフレーム記憶制御装置を
用いてこれらの型式にしたがってフレームメモリ内の適
切なメモリ位置にユニットを記憶することによって行わ
れる。

【００４０】本発明の別の特徴は、ビデオ情報が複数の
分解能の１つのイメージに対応し、１つの分解能は制御
情報の少なくとも１部分に基づいてビデオデコーダによ
って識別され、メモリモジュール制御装置は複数のメモ
リマップの対応するメモリマップを使用することによっ
てビデオデコーダをこの分解能に適応させ、ビデオデコ
ーダはビデオ情報の新しいユニットを有するメモリモジ
ュールを更新しないことによって静止画像のディスプレ
イに変化することができ、メモリモジュール制御装置は
ビデオデコーダを制御し、解読手段を制御することによ
ってビデオ情報に含まれたイメージと異なるイメージを
表示し、解読されたビデオ情報の中間の新しいユニット
を計算し、所望のディスプレイに対応するメモリマップ
にしたがってこの中間の新しいユニットを含むユニット
の少なくとも１部分を記憶することが可能であり、所望
のディスプレイはビデオ情報が計算によって関連する適
切な制御入力信号によってメモリモジュール制御装置に
信号を送る。

【００４１】上記特徴はディスプレイをフリーズし、或
いはフレーム記憶制御装置に入力され恐らく観察者から
送られる外部制御信号にしたがってズームすることが可
能であるだけではなく、ビデオレコーダはフレーム記憶
制御装置への内部制御入力としてパケットの制御情報の
関連する部分を使用することによって例えばCIF および
CCIR 601等の種々の分解能の標準にしたがって情報を受
信して表示することが可能である。

【００４２】最後に記載された特徴の重要な利点は、到
来するビデオ情報に含まれたイメージの分解能に関係な
く、ビデオデコーダが例えばCCIR 601型式のような予め
定められた分解能にしたがってイメージを表示するよう
に制御されることができることである。表示手段に関し
て非同期的に動作する解読手段は例えばよく知られてい
るアップサンプリング技術によって別の新しいユニット
を生成するために使用されることができる。このため
に、解読過程は例えばシステムクロックから高周波数を
有するクロック信号を導出することによって加速される
必要がある。別の新しいユニットによって、到来ビデオ
情報は分解能を有するイメージに関連するならばCCIR 6
01型式のメモリマップは充填されることができ、１イメ
ージフレーム当りのユニット数はCCIR 601に関しては少
ない。さらにフレーム記憶制御装置を除いた著しいハー
ドウェア変化は例えば静止画像に対するジョイント・フ
ォトグラフィック・エキスパート・グループＪＰＥＧ社
の標準を切替えるのに必要ではない。再び、そのような
切替え動作は制御情報によって制御されることができ
る。

【００４３】

【実施例】図１に示されたビデオデコーダは非同期転送
モードＡＴＭ広帯域ＩＳＤＮ ＢＩＳＤＮネットワーク
（図示せず）の１部分である。そのようなネットワーク
および特性は従来においてよく知られているので、以下
の説明は省略される。

【００４４】ビデオデコーダは入力ラインINを介してＡ
ＴＭネットワークからパケットを受ける。パケットに含
まれた情報は以下説明されるように変換されビデオスク
リーン上に表示される。

【００４５】パケットはインターフェイスモジュールIN
T であるデコーダの第１のブロックに供給される。

【００４６】インターフェイスモジュールINT はＡＴＭ
ヘッダエラー制御およびその他のよく知られている制御
機能を実行し、受けられたパケットに含まれたデータを
デマルチプレクスしてパケットを戻す。このデマルチプ
レクスしてパケットを戻す機能は当業者によって実現で
きることが明らかであるので、詳細には説明しない。イ
ンターフェイスモジュールINT は同じ名称の出力ライン
VIの受信されたパケットから抽出されたビデオ情報VIお
よび、同じ名称の制御ラインOV1,OV2 の受信されたパケ
ットからそれぞれ抽出された第１の制御情報OV1 および
第２の制御情報OV2 を供給する。

【００４７】上述のラインVIは解読手段の第１の部分を
形成する解読モジュールDEC1に接続され、第１の制御情
報OV1 の制御下でビデオ情報VIを解読するので、解読手
段の第２の部分DEC2およびフレーム記憶制御装置FSC を
具備する画素プロセッサPROCに接続された出力DECV1 に
おいて解読されたビデオ情報DECVI から構成される同じ
名称の信号を供給する。

【００４８】フレーム記憶制御装置FSC は第２のオーバ
ーヘッド情報OV2 の制御下で解読されたビデオ情報NEW1
の新しいユニットから構成される２進信号を同じ名称の
データラインNEW1を介してフレームメモリFSM 中に記憶
する。フレームメモリFSM は少なくとも１つのビデオフ
レームに関する全てのユニットを記憶するのに十分な大
きさを有している。この信号NEW1はDEC2において同じ名
称の入力ラインOLD によってフレームメモリFSM から受
信された解読されたビデオ情報OLD の旧いユニットから
構成されるデータを考慮しながら前述の信号DECVI から
導出される。後者のデータが使用されるか否かは、すな
わちフレーム間の予想コード化が使用されるか否かは、
以下説明されるように、第２のオーバーヘッド情報OV2
の制御下で決定される。

【００４９】画素プロセッサPROCは外部制御信号EXT が
供給される別の入力ラインEXT を有し、別の出力ADJ に
おいて同じ名称の信号ADJ が発生される。ADJ は再び以
下説明されるようにシステムクロック信号SCの周波数を
調節するために使用される。画素プロセッサPROCはフレ
ームメモリFSM に接続された制御出力CTL を有し、それ
に対して同じ名称の制御信号CTL が供給され、制御出力
VIDEOSYNC は表示手段DIS に接続されている。

【００５０】フレームメモリFSM は入力ラインNEW1を介
して信号NEW1を受信し、第１の出力OLD を有し、そこか
ら信号OLD は画素プロセッサPROCに供給され、信号NEW2
が発生される同じ名称の第２の出力NEW2は解読されたビ
デオ情報の新しいユニットから構成される。フレームメ
モリFSM はさらにラインCTL に接続された制御入力CTL
を有し、制御信号CTL を受信する。第２の出力ラインNE
W2は表示手段DIS に接続され、表示手段DIS はビデオ信
号を変換し、最終的にそれを表示する。この表示手段DI
S はさらに制御入力VIDEOSYNC を有し、そこに以下説明
されるように表示機能に必要である画素プロセッサPROC
から発生された同じ名称の信号が供給される。

【００５１】画素プロセッサPROCの出力ADJ を再び参照
すると、この出力ラインADJ は制御出力DCにおいて発生
された低周波数信号DCを信号ADJ から導出する制御手段
CONに接続されている。低周波数信号DCは信号SCを生成
するシステムクロック装置SCを制御する。信号SCは適切
なクロック割算の後にブロックINT,PROC,CON,FSM,DISに
供給される。図面を明瞭にするために、それらのブロッ
クに供給されたクロック信号もクロック割算もまた示さ
れていない。

【００５２】以下説明するように、表示手段DIS はシス
テムクロックSCからの周波数に直接比例する比率を有す
る情報のユニットをフレームメモリFSM から検索し、表
示のためにユニットを処理する。解読手段DEC1,DEC2 は
SCから導出されたクロック信号の制御下で解読されたユ
ニットを記憶するが、必ずしもクロック信号制御DISと
同じ比率を有しない。これはDIS,DEC1,DEC2 が非同期的
に動作することを意味する。フレームメモリFSM はある
意味で表示手段DIS によるユニットの処理を解読手段DE
C1,DEC2 の処理から分離する。

【００５３】解読手段DEC1,DEC2 は最初に非同期転送ネ
ットワークに固有の遅延ジッタを消去せずに到来ビデオ
信号を処理することができる。なぜなら解読されたビデ
オ情報DECVI が表示手段DIS を通過される前に、フレー
ムメモリFSM において後に説明されるバッファ動作を通
して可変遅延を生じさせるからである。したがって、遅
延ジッタはこのようにして表示されたイメージの品質に
影響を与えない。解読手段DEC1,DEC2 はまた前述のシス
テムクロックSCから制御されるが、解読手段および表示
手段によってユニットを処理することから独立する非同
期性は解読手段DEC1,DEC2 がビデオ情報のユニットを処
理する速度がSCに直接比例しないときに妨害される。実
際、解読手段DEC1,DEC2 はパケットの遅い到着により無
活動のままであるか、或いは異なる速度で異なるユニッ
トを処理することができる。システムクロックSCから全
体的に独立してシステムクロックによって解読手段DEC
1,DEC2 を制御することは同様に十分に可能であること
が明らかである。

【００５４】予想コード化技術が使用されるとき、フレ
ームメモリFSM は前のフレームに関するユニットを記憶
する必要があり、表示機能に対するバッファ動作は大き
いフレームメモリ中に埋設された陰バッファを介して行
われる。

【００５５】図２の（ａ）乃至（ｃ）を参照すると、大
きいフレームメモリ内にあるそのような可動する陰バッ
ファの原理が示されている。コード化されたビデオ情報
を予想的に解読するためにフレームメモリを使用しない
この実施例において、図２の（ａ）乃至（ｃ）に関する
説明は標準の可変長ＦＩＦＯバッファとして行われず、
可変数に等しい長さがフレームメモリFSM として使用さ
れることができる。

【００５６】図２の（ａ）乃至（ｃ）において、フレー
ムメモリ内の陰バッファの原理を明瞭にするために、フ
レームメモリFSM の非常に簡略化された実施例が用いら
れることに注意すべきである。

【００５７】図２の（ａ）は７個の位置の９行からなる
フレームメモリの内容を示す。各位置はイメージフレー
ムの対応する画素の情報を含む。その後に続く位置の画
素情報は表示されたイメージのその後に続く画素位置に
論理的に対応するので、イメージフレーム内の位置をマ
ップする非常に簡単なメモリマップが使用される。

【００５８】陰バッファの開始位置は解読手段DEC によ
って解読される次の画素情報が記憶される位置であり、
例えば、図２の（ａ）は第１のポインタP1によって開始
位置9 が示される瞬間ｔ０におけるフレーム記憶装置を
示す。最終位置は表示手段によって次の画素情報が検索
される位置であり、例えば、図２の（ａ）において最終
位置26が第２のポインタP2によって示されている。FSM
の位置9,26はそれぞれイメージフレームの画素位置9,26
に対応することが明らかである。瞬間ｔ０において、画
素情報9 が記憶された後、表示手段は位置26〜63および
1 〜8 における４６画素ｎｌに関する情報を検索し始め
ることができる。

【００５９】図２の（ｂ）は第２の瞬間ｔ１におけるフ
レーム記憶装置を示す。第１のポインタP1は位置11に移
動され、第２のポインタP2は位置60にかなり速く移動さ
れている。検索されることのできる上述の画素の数はわ
ずか１４個である。したがって、検索されることのでき
る画素の数は可変である。可変数の画素が検索できると
いう事実は例えば解読手段が遅延ジッタにより数個のパ
ケットを受けるときに適用され、それから表示手段は一
様の速度で使用負荷を捕捉する。

【００６０】図２の（ｃ）は第３の瞬間ｔ２におけるフ
レーム記憶装置を示す。検索される可変数の画素が例え
ば０のような第１の予め定められた数と例えば６３のよ
うな第２の予め定められた数の間の範囲内に保持されて
いないとき何が生じるかが示されている。この図面にお
いて、第１および第２のポインタは陰バッファの内部を
回転することによって互いに交差されている。第１のポ
インタP1は恐らく遅延ジッタにより位置11に維持し、一
方第２のポインタP2はさらに位置13に移動される。これ
は解読手段DEC1,DEC2 によってまだ更新されていない前
のフレームｎｌ画素11,12 に関する旧い画素を表示した
ことを意味する。言換えると、位置11,12 の画素は１回
以上表示されたことになる。図２の（ｃ）に描かれた上
述の効果は上述のように１回以上表示された画素を生じ
る陰バッファの下位桁溢れに対応する。反対の効果（図
示せず）は同様に十分に可能であり、P1がP2を捕捉する
ときに生じ、イメージの劣化をもたらす陰バッファの溢
れが生じる。なぜなら、解読された画素は第２のポイン
タによって示されたメモリ位置のすぐ後に位置されたｎ
ｌ画素を表示されることはないからである。

【００６１】図２の（ｃ）に関する上述のイメージ劣化
はさらに解読の修正が影響されずイメージ劣化が局部的
且つ時間的であるので許容可能である。それは例えば０
乃至６３の予め定められた範囲内の可変数を保持するこ
とによって避けることができる。これは可変数を監視
し、図７を参照して以下詳細に説明されるようにこの監
視の結果にしたがって表示手段DIS の処理速度を適応さ
せる制御手段CON によって実現される。

【００６２】いずれにせよ、例えば制御手段が使用され
るときでさえ、陰バッファを溢れまたは下位桁溢れから
回避することができない極端な環境により、陰バッファ
の溢れまたは下位桁溢れは従来のデコーダの入力バッフ
ァの下位桁溢れまたは溢れよりも劇的な効果がずっと少
ない。実際、後者の場合において、同期化は失われ、解
読過程は重大なイメージ劣化を生じるスクラッチから再
び始めなければならないが、一方本発明は同じユニット
を不正確に表示するだけにすぎず、その後特別の測定を
行うことなく、自動的に正確な動作が再び開始される。

【００６３】第１および第２のポインタの交差が許容可
能である場合、可動イメージを受けるながらビデオデコ
ーダはイメージをフリーズするように外部的に制御され
る。イメージをフリーズすることは解読手段DEC1,DEC2
を一時的に消勢するのに十分であり、表示手段DIS はフ
レームメモリFSM の変化しない内容をさらに表示する。
このために、制御手段CON によって実現された解読速度
と表示速度の間の結果的に生じる緩い結合はフレーム記
憶制御装置FSC によって消勢されなければならない。後
者の消勢は受信されたパケットの不存在において制御手
段CON の動作が生じないときこの実施例において自動的
に行われる。後者の特徴およびその他の利点は図５乃至
図７を参照して以下説明される。

【００６４】上記説明から例えばエンコーダと対応する
デコーダを同期化するために位相ロックループを使用し
てエンコーダクロックを再構成する必要はないことは明
らかである。さらに、受信されたパケットに対して一定
の遅延を実現するために大きい入力バッファの形態をと
るデジッタユニットはパケットの遅延ジッタがFSM にお
いて消去されるのでこの実施例では不必要である。しか
しながら、インターフェイスモジュールINT は以下説明
されるように、ブロックコード化信号を使用するとき解
読手段がビデオ情報の１ブロックの中間において処理を
中止してはならないことを保証するために小さい入力バ
ッファを含んでもよい。そのような小さい入力バッファ
はまたヘッダエラー制御およびエラー補正のようなＡＴ
Ｍインターフェイス機能に必要である。

【００６５】集約すると、インターフェイスモジュール
INT は基本的な機能だけを行い、解読手段DEC1,DEC2 は
到来するパケットが最初に遅延ジッタを消去せずに到着
するときにパケットを処理する。

【００６６】インターフェイスモジュールINT は最小制
御情報をラインOV1,OV2 によってそれぞれ解読手段DEC1
および画素プロセッサPROCに与える。

【００６７】図３を参照して解読モジュールDEC1を以下
簡単に説明する。この解読モジュールDEC1は解読手段の
第１の部分のみを形成し、第２の部分DEC2はフレーム記
憶制御装置FSC を含む画素プロセッサPROCに位置されて
いる。

【００６８】解読モジュールDEC1は有効な圧縮をもたら
す従来のコード化技術の最新のもので実現され、端子VI
を介してビデオ情報VIを受信し、さらにラインOV1 を介
して第１の制御情報OV1 を受信する。ビデオ情報VIはデ
コーダJPE6に供給され、第１の制御情報OV1 は端子OV3
を介してデコーダJPE6に供給される第３の制御情報OV3
に変換する変換論理ブロックTRANS に供給される。

【００６９】デコーダJPE6はビデオ情報VIを同じ名称の
出力ラインINT1に供給される第１の中間信号INT1に第３
の制御情報OV3 の制御下で変換する。信号INT1は反転離
散コサイン変換ブロックIDCTに供給され、それは同じ名
称の出力ラインINT2に再び供給された第２の中間信号IN
T2を生成する。第２の中間信号INT2はバッファＦＩＦＯ
にシフトされる。このバッファＦＩＦＯの第１および第
２の出力LUM,CHR はそれぞれ共に出力ラインDECVI を構
成する。出力ラインLUM,CHR は輝度および色データから
なる同じ名称の信号LUM,CHR をそれぞれ伝送する。

【００７０】デコーダJPE6は例えば文献（Electronic D
esign, M.Leonard氏,1991 年5 月,49 乃至53頁）に記載
されたようなジョイント・フォトグラフィック・エキス
パーツ・グループの標準にしたがってVIを解読し、ＬＳ
Ｉロジック株式会社から販売されているIC L64745 型式
として入手可能である。このデコーダは静止画像に対し
て特別に設計されているが、ここではこの分野の基準が
まだ発行されていないので可動のイメージを解読するた
めに用いられている。

【００７１】デコーダJPE6は可変長コード化を示す第３
の制御情報OV3 によって制御され、量子化器は受信され
たパケットを発生した対応するエンコーダにおいて使用
される。

【００７２】デコーダJPE6および変換論理装置TRANS は
従来技術においてよく知られており、当業者には明らか
である。したがって、それらは詳細に説明されない。

【００７３】デコーダJPE6によって発生された第１の中
間信号INT1は変換ブロックIDCTにおいて第２の中間信号
INT2に変換される。反転直接コサイン変換機能を実行す
る回路もまた従来技術においてよく知られている。その
ような回路の１つは例えばＬＳＩロジック株式会社から
販売されているIC L64735 型である。

【００７４】信号INT2は解読されたビデオ情報のユニッ
ト、すなわち画素に関する輝度および色のバイトから構
成されている。

【００７５】本発明のビデオデコーダの非同期特徴によ
り、上記型式の１つの解読モジュールDEC1のみが設けら
れ、一方従来のデコーダでは、輝度および色信号が設計
をさらに複雑にすることなくタイミング制限を満たすた
めに別々に解読されることに注意すべきである。実際、
解読モジュールDEC1は表示モジュールから独立して到来
ビデオ情報を処理することができるので、１つの解読手
段は情報の両カテゴリに十分である。さらに処理するた
めに色部分および輝度部分における第２の中間信号INT2
を有効にデマルチプレクスするために、バッファＦＩＦ
Ｏが設けられる。

【００７６】上述の情報は解読モジュールDEC1を構成す
るために当業者に十分であるので、さらに詳細に説明さ
れない。

【００７７】解読モジュールDEC1は到来データのピーク
ビット速度で処理しなければならないことを避けるため
に、遅延ジッタの統計的変動により、図１に示されたイ
ンターフェイスモジュールINT の前述のバッファは最悪
の場合でのピークビット速度の影響を幾分穏やかにする
ために使用されるので、解読モジュールDEC1の設計を軽
減する。

【００７８】図４を参照して画素プロセッサPROCを以下
機能的に説明する。

【００７９】図４は画素プロセッサPROCの種々の入力お
よび出力信号の内容および同じ名称の入力および出力端
子の形態のみを詳細に説明する。

【００８０】画素プロセッサPROCは上述のような第２の
部分解読手段DEC2およびフレーム記憶制御装置FSC の両
方を含んでいることに注意すべきである。画素プロセッ
サPROCの動作が以下のように機能的に説明され、その説
明から画素プロセッサPROCは当業者によって構成可能で
あることがわかる。

【００８１】図４において、解読されたビデオ情報DECV
I はデコーダDEC1から受けられた輝度部分LUM および色
部分CHROM から構成されており、フレームの対応する画
素の輝度部分および色部分に関する各情報が伝送される
ことが示されている。ビデオ情報OLD の旧いユニットの
第２の入力信号は同様にフレームメモリFSM から検索さ
れた輝度部分LUMOおよび色部分CHROMOによって構成され
ている。さらに、ビデオ情報NEW1の新しいユニットの出
力信号はフレームメモリFSM に記憶される輝度部分LUM1
および色部分CHROM1に分割される。LUMO,CHROMO,LUM1,C
HROM1 がどのようにFSM から得られるかは後述する。

【００８２】フレーム記憶制御装置FSC への別の入力OV
2 は図４に示されているようにストライプ情報STRIPE、
フィールド情報FIELD 、およびINT によって発生された
モード情報MODEによって構成された第２の制御情報であ
る同じ名称の信号OV2 を伝送する。STRIPEおよびFIELD
に含まれた情報はイメージの部分が現在解読されている
ことを表すために使用される。モード情報MODEは現在解
読されているイメージ部分に使用されるコード化モー
ド、例えばイントラフレームコード化またはインターフ
レーム予想コード化を示す。

【００８３】別の出力ADJ は図７を参照して以下説明さ
れる第１のライン数値LINE1 および第２のライン数値LI
NE2 によって構成されたクロック調節信号ADJ を伝送す
る。最後の入力は外部制御入力EXT であり、最後の出力
は表示手段DIS に接続されるVIDEOSYNC である。

【００８４】制御信号CTL はフレームメモリFSM を制御
するためにフレーム記憶制御装置FSC によって使用さ
れ、図５を参照してメモリを説明するときに制御信号CT
L を詳細に説明する。

【００８５】インターフレーム予想コード化のようなコ
ード化技術および以下参照される運動補償は例えば1991
年10月のH.Peng氏他のIEEE Spectrum に記載されている
ことに注意すべきである。

【００８６】モード情報MODEがインターフレーム予想コ
ード化が使用されたことを示すならば、画素プロセッサ
PROCの解読部分DEC2は解読されたビデオ情報VDECI をフ
レームメモリFSM から検索された解読されたビデオ情報
の旧いユニットOLD に関する情報に付加する。

【００８７】モード情報MODEは反転予想コード化演算法
を適用し、その多くは従来技術において記載され、解読
されたビデオ情報NEW1の新しいユニットを導出し、これ
らの新しいユニットをフレームメモリFSM に記憶するた
めに端子NEW1に供給される。他方では、モード情報MODE
が運動補償を行う必要があることを示すとき、画素プロ
セッサPROCはモード情報内の伝送された運動ベクトルに
よってフレーム記憶制御装置FSC に示されたフレームメ
モリFSM の特定の部分を読取る。運動補償の疑問は以下
さらに詳細に説明される。

【００８８】OLD を介して検索された情報は、実際対応
する前のイメージ部分に関する画素情報をDEC によって
処理するときに先に記憶された情報NEW1である。

【００８９】信号VIDEOSYNC はCTL の内容に基づいてPR
OCによって構成され、表示モジュールによって使用され
るイメージラインの開始を示す。

【００９０】図５に描かれたフレームメモリFSM は従来
においてよく知られている２重ポートメモリであり、例
えばテキサス・インストルメンツ社から販売されている
8 TMS44C251-100 IC'sと結合することによって実現され
ることができる。フレームメモリFSM は第１の入力NEW1
を有し、同じ名称の解読されたビデオ情報の新しいユニ
ットNEW1がPROCによって供給される。新しいユニットは
輝度部分LUM1および色部分CHROM1によって構成されてい
る。このメモリの出力NEW2はまた部分LUM2およびCHR2に
よって構成された解読されたビデオ情報の新しいユニッ
トNEW2を伝送する。別の出力OLD の解読されたビデオ情
報の同じ名称の旧いユニットOLD が検索される。旧いユ
ニットは輝度部分LUMOおよび色部分CHROによって構成さ
れている。PROCのフレーム記憶制御装置FSC は制御端子
CTL を介してこのメモリを制御する。

【００９１】８個の２重ポートメモリVRAM1 〜VRAM8 か
ら構成されているフレームメモリFSM の内部構成が概略
的に示され、これらの各２重ポートメモリまたはVRAMは
ダイナミックランダムアクセスメモリまたはDRAMおよび
直列アクセスメモリSAM から構成されている。DRAMおよ
びはSAM はそれぞれDRAM1 〜DRAM8 およびSAM1〜SAM8と
して再び符号が付けられている。図５に概略的に示され
ているように、フレーム記憶制御装置FSC から到来する
上述の新しいユニットNEW1はDRAMの１つに記憶される。
フレーム記憶制御装置FSC によって使用される旧いユニ
ットOLD はまたこれらのDRAMから検索される。しかしな
がら、表示手段DIS によって使用される新しいユニット
NEW2はSAM から検索される。

【００９２】本発明の基本的な原理は解読過程（画素プ
ロセッサPROCの解読部分DEC2で終了する）をDIS によっ
て実現された表示過程から分離することである。

【００９３】２重ポートフレームメモリFSM を使用する
ことによって、両過程はまたハードウェアにおいて分離
される。解読過程は予想ブロックコード化或いは運動補
償を実行するために困難なアドレスを必要とし、それに
対してDRAMが使用され、一方表示過程はイメージを１行
ずつ且つ１画素ずつ読取るために非常に簡単なアドレス
を必要とし、それはSAM を使用して達成される。これら
SAM は異なるメモリ位置の連続する読取り動作以外を許
容することはできない。

【００９４】ブロック−ライン変換はフレームメモリFS
M 内において暗黙に行われる。実際、予め定められた境
界が上述の可変数ｎｌに存在することを保証することに
よって、１ストライプおよび１フレームマイナス１スト
ライプにそれぞれ含まれ、DRAMからSAM への転送される
ユニットの数は表示手段DIS が従来のシステムのように
この変換に専用の特別なメモリブロックを必要しないで
正確なデータを読取ることを可能にする。

【００９５】FSC がNEW1の記憶および制御信号CTL によ
るOLD の検索をどのように制御するかを以下説明する。
表示手段の動作を説明するときに表示手段DIS によるNE
W2の検索を詳細に説明する。

【００９６】FSC によるFSM の制御の説明において、FS
C は画素に関する情報が記憶されるか或いは検索される
イメージフレームの画素の位置をFSM のメモリ位置にマ
ップするメモリマップを含むことが仮定される。このメ
モリマップがどのように得られるかを以下説明する。

【００９７】３つの可能なポインタ値またはメモリアド
レスはCTL によって示すことができる。新しい画素に関
する情報が記憶される場合には、この情報が記憶される
FSMの位置、すなわち前述の第１のポインタの値はモジ
ュールPROCによってFSM に送られる。この位置は前述の
メモリマップを使用してOV2 の内容から導出される。NE
W2がイメージ画素の表示のためにDIS に送られるとき、
CTL はまた前述の第２のポインタの値を含む。表示に関
する詳細はDIS を説明する際に与えられる。予想コード
化情報を解読する場合、或いは運動補償の場合には、CT
L はOLD を検索するためにPROCによって使用される第３
のポインタの値を含む。

【００９８】運動補償の場合において、前述の運動ベク
トルは第１および第３のポインタによって決定すること
に注意すべきである。実際、運動ベクトルは解読される
新しいユニットからのオフセットを示し、その位置は第
１のポインタによって解読のために使用される旧いユニ
ットに対して示される。

【００９９】第２のポインタはフレームメモリFSM 中の
連続するアドレスを示し、一方第１のポインタは、例え
ばパケットが失われるか、或いは可変長コードの同期化
が伝送エラーにより失われるとき、OV2 のストライプ情
報STRIPEまたはフィールド情報FIELD にしたがって更新
されなければならない。実際、これらの場合において、
簡単なカウント過程は受信されたパケットの全体の誤認
を生じる。したがって、最小の同期情報は到着イメージ
データの再同期の可能性をフレーム記憶制御装置FSC に
実質上与えるために第２の制御情報OV2 中に存在しなけ
ればならない。

【０１００】したがって、第１および第３のポインタは
フレームの特別のユニットに関するDRAM中のメモリ位置
を示すためにフレーム記憶制御装置FSC によって計算さ
れなければならない。第２のポインタだけがSAM がアク
セスされることを示さなければならない。第２のポイン
タはフレーム記憶制御装置FSC によって明白に定めら
れ、NEW2が検索される適切なSAM を選択するために端子
CTL を介してフレームメモリFSM に与えられることがで
きる。その代りに、行の開始を示すVIDEOSYNC 信号は次
のSAM を簡単にアクセスするために表示手段DIS によっ
て使用されることができる。

【０１０１】メモリマップはフレーム記憶制御装置FSC
に存在し、それによってイメージフレーム内のユニット
の位置からフレームメモリFSM 内の対応するメモリ位置
を推測することができることが明らかである。これは種
々のポインタを計算するためである。しかしながら、フ
レームメモリFSM を正確に動作するために、特にイメー
ジの１行に関する全てのデータによってSAM を正確な時
間で満たすために、このメモリマップがどのように得ら
れるかについては何も言われていない。これについて以
下明らかにされる。

【０１０２】テキサス・インストルメンツ社の上述の型
式である２重ポートメモリＩＣを用いてフレームメモリ
構成を説明する。このメモリは４ビットの幅および２５
６Ｋアドレスの長さを有する。８ビットの解読されたビ
デオ情報のユニットを管理するために、２個のＩＣが並
列に配置される。種々の信号NEW1,NEW2,OLD の輝度部分
および色部分は並列に配置されることを必要とするの
で、再び２×２の並列チップが同時にアクセスされる。
インターフレームの予想コード化を行うために、別の並
列化が必要である、すなわち２×２のチップからなる２
つのバンクが使用される。そのように行われるとき、８
個の上記チップが使用され、２つのチップが８ビットの
ユニットを記憶するために使用される図５に示された状
態が達成される。この数値は輝度データおよび色データ
を分離するために２倍にされ、２つのバンクのチップを
生成するためにさらに２倍にされる。このようにして、
１つのフレームの全てのユニットを記憶するために十分
なメモリが利用できる。

【０１０３】最初に、メモリマップが以下説明される運
動補償を考慮に入れることなく説明される。

【０１０４】メモリアドレス空間は各チップに対して行
を示す９ビットおよびメモリ内に列を示す９ビットから
構成される。これらの１８ビットによって、２つのチッ
プは幅が８ビットであるユニットを構成するために同時
にアクセスされる。別の１ビットは特定のバンクの輝度
チップまたは色チップのいずれかを選択する。ユニット
が記憶または検索されるバンクを選択するために１ビッ
トが必要であるので、フレームメモリFSM のアドレス空
間に対して全部で２０ビットを存在する。アドレスを加
速するために、フレーム記憶制御装置FSC において物理
的に選択される２つのデータバスが各バンクに対して使
用される。

【０１０５】例えば、メモリマップは受信データが標準
CCIR 601型に一致するとき使用されると考えられる。他
の分解能を使用する標準はハードウェアの変化なしにこ
のビデオデコーダによって十分に処理されることができ
る。後者はCCIR 601型の場合に関する説明をした後に説
明される。

【０１０６】標準CCIR 601型において、フレーム内のユ
ニットの位置は７２０画素の５７６行のフレーム内に表
される必要がある。各フレームは３６個のストライプの
２つのフィールドから構成され、各ストライプは６４画
素の１８０個のブロックから構成される。したがって、
ストライプは連続する８本のラインおよびそれに対応す
るブロックの全てのユニットを含むように構成されてい
る。１つのストライプの９０個のブロックは２つのタイ
プの色データｎｌ、CBおよびCRに割当てられ、一方その
ようなストライプの残りの全ての９０個のブロックは輝
度データに使用される。この情報は次の表に示されてい
るようにフレームアドレス空間を生じる。

【０１０７】 Ｆ０ フィールド数 Ｓ５−Ｓ０ ストライプ数（３５に制限された６ビ
ット） Ｂ６−Ｂ０ ブロック数（９５に制限された７ビッ
ト） Ｐ５−Ｐ０ 画素数（６ビット） Ｌ／Ｃ 輝度または色 したがって、フレームアドレス空間は２１ビットの幅で
あり、一方バンク数をカウントするメモリアドレス空間
は２０ビットの幅である。したがって、メモリマップ内
のユニットの位置およびフレーム記憶制御装置FSC 中に
構成される異なるポインタの値を決定するために計算を
しなければならない。ストライプおよびフィールドの数
は第２の制御情報OV2 、特にそのFIELD およびSTRIPE部
分に基づいてFSC によってチェックされることができ、
一方画素およびブロックの数は解読されたユニットの数
を内部的にカウントすることによって得られる。

【０１０８】上述のメモリアドレス空間はDRAMにのみ適
していることにさらに注意すべきである。SAM のアクセ
スは後に説明される。

【０１０９】フレームの偶数および奇数行は以下明らか
にされるようにタイミングの問題を減少するために異な
るバンク内のメモリ位置に一致する。このようにして、
１つのブロックを解読することによって連続する８つの
画素は別のバンクに属するので、２つの異なるデータバ
スが最大限に使用される。

【０１１０】第２の重要な考えは、１つの表示ラインお
よびカテゴリ、すなわち輝度または色に関する全てのユ
ニットが１つのチップ内ならどこでも位置することが可
能であることである。このようにして、SAM は１つのビ
デオラインのこれらのユニットが上述のメモリチップの
現存の内部機構によってDRAMからSAM に転送されること
ができるときに最も効果的に使用され、表示手段DIS は
このビデオラインを連続して表示するためにこのSAM を
簡単に読取ることができる。

【０１１１】CCIR 601型式の場合において、これはその
ようなビデオラインの画素の数により不可能である。実
際、そのようなラインの１つに含まれたユニットの数は
１つのSAM の容量を超過する。この場合では、そのよう
に長いビデオラインを記憶するためにできるだけ少ない
SAM を使用するべきである。偶数および奇数行に対して
バンクを交互にすることによって、表示手段DIS はまた
表示手段中のバンクを交互に使用する。フレームメモリ
FSM 内でのブロック−ライン変換はこのようにして行わ
れることに注意すべきである。

【０１１２】８ビットの幅のユニットを構成するために
２つのチップへの並列アクセスを用いることによって、
この説明された１つのチップは並列された２つのチップ
に物理的に一致する。

【０１１３】ビットP3がバンクを選択することによって
２つの異なるバンクのラインを容易に交換することがで
きる。次の表に示されるようにアドレス変換表およびア
ドレス整合表を用いることによって上述の要求が満たさ
れることが実証されることができる。

【０１１４】 表１ アドレス変換表 B6 B5 S5 S4 S3 S2 A4 A3 A2 A1 A0 最初の５１２画素 ０ × × × × × S5 S4 S3 S2 B5 ストライプ０〜31、36〜67 １ ０ ０ × × × １ １ S3 S2 S4 ストライプ32〜35、68〜71 １ ０ １ ０ ０ ０ S5 S4 １ S2 S4 ストライプ36〜39、72〜75 １ ０ １ ０ ０ １ S5 S4 １ S2 S4 禁止 １ ０ １ ０ １ × − − − − − 禁止 １ ０ １ １ × × − − − − − 禁止 １ １ × × × × − − − − − 上記表において、記号A0〜A4はメモリアドレス空間と一
致されるように２１ビットを有するフレームアドレス空
間を２０ビットだけを有する中間アドレス空間に減少す
る必要がある。この中間アドレス空間からメモリアドレ
ス空間への変換は次の表にしたがって行われる。

【０１１５】 表２ アドレス整合表 バンク 列アドレス Ｌ Ｐ３ F0 A4 A3 A2 A1 S1 S0 P5 P4 Ｃ Ｐ３ F0 A4 A3 A2 A1 S0 P5 P4 S1 バンク 行アドレス Ｌ Ｐ３ A0 B4 B3 B2 B1 B0 P2 P1 P0 Ｃ Ｐ３ A0 B4 B3 B2 B1 P2 P1 P0 B0 上記アドレス整合表に関して、フレーム記憶制御装置FS
C は解読されたユニットをカウントすることによって、
新しいストライプごとに、解読されたビデオ情報の新し
いユニットがアドレス整合のために輝度または色のいず
れかのメモリチップ“Ｌ”に記憶されることを容易に決
定することができ、一方後者の場合において、同じ表に
おいて“Ｃ”の後にラインがある。色データに関して、
２つの型式の色データｎｌCB,CR が別々のブロックに到
着するが、これらの２つの型式は表示手段DIS の正確な
動作のためフレームメモリにインターリーブされるべき
であることもまた重要である。これは色データが表２に
示されるように検索されるときに列アドレスの輝度の場
合に関して最後の４ビットを循環することによって達成
されることが実証されることができる。簡明のために、
行アドレスに対して表２に見られるのと同じ方法が行わ
れる。上記表を用いると、２つの異なる型式の色データ
ｎｌCB,CR はCCIR 601型式の場合にしたがって自動的に
デマルチプレクスされる。したがって、１つのみのバン
クは偶数または奇数行のいずれかが考えられることを含
む次の表にしたがってメモリマップが生じる。

【０１１６】 表３ メモリマップ 列 行０−255 行256 −512 ０−15 St 0-3 Pi 0-255 St 0-3 Pi 256-511 16−31 St 4-7 Pi 0-255 St 4-7 Pi 256-511 32−127 … … 128−143 St 32-35 Pi 0-255 St 32-35 Pi 256-511 144−159 ＭＣに予約 ＭＣに予約 160−175 St 32-35 Pi 512-719 使用されない 176−191 ＭＣに予約 使用されない 192−207 St 0-3 Pi 512-719 St 16-19 Pi 512-719 208−223 St 4-7 Pi 512-719 St 20-23 Pi 512-719 224−239 St 8-11 Pi 512-719 St 24-27 Pi 512-719 240−255 St 12-15 Pi 512-719 St 28-31 Pi 512-719 256−271 St 36-39 Pi 0-255 St 36-39 Pi 256-511 272−287 St 40-43 Pi 0-255 St 40-43 Pi 256-511 288−383 … … 384−399 St 68-71 Pi 0-255 St 68-71 Pi 256-511 400−415 ＭＣに予約 ＭＣに予約 416−431 St 68-71 Pi 512-719 使用されない 432−447 ＭＣに予約 使用されない 448−463 St 36-39 Pi 512-719 St 52-55 Pi 512-719 464−479 St 40-43 Pi 512-719 St 56-59 Pi 512-719 480−495 St 48-51 Pi 512-719 St 60-63 Pi 512-719 496−511 St 48-51 Pi 512-719 St 64-67 Pi 512-719 上記表において、Stはストライプを表し、その番号はフ
レーム内のそのようなストライプの数を示す。さらに、
Piは画素を表し、その番号はフレームのビデオライン内
のそのような画素の数を示す。例えば、St 0-3 および
Pi 0-255 はフレームの最初の４本のストライプに構成
された偶数または奇数のビデオラインの最初の２５６画
素を示す。

【０１１７】あるオーバーヘッド容量がフレームメモリ
FSM に利用できる、すなわちこれらのメモリの幾つかの
部分は上記の場合において使用されることはないことが
上記メモリマップから明らかである。このオーバーヘッ
ドは以下明らかにされる非永久的メモリマップを用いて
運動補償を行うために使用されることができる。

【０１１８】上述のメモリマップはそのような負の運動
ベクトルによって示された旧いユニットが運動補償方式
に必要とされるとき新しいユニットによってすでに重ね
書きされているので運動補償には適していない。“ＭＣ
に予約”として表３に示された自由空間はこれらの問題
を克服するために用いられる。データをこの自由空間に
コピーする時間がないために、非永久的メモリマップを
使用しなければならない。そのようにすることによっ
て、フレーム内の特別のユニットが発見されるメモリ位
置は各連続するフレームが受けられると共に変化する。
これは例えば新しいユニットが対応する旧いユニットの
下で１６列に書込まれるときに達成される。この原理に
関して、最大で４本のストライプの正または負の運動ベ
クトルが従来のシステム以上に許容される。上述の解決
の方法において、この原理は当業者によって実行可能で
あるので、詳細には説明されない。

【０１１９】図６に関して、表示手段DIS のブロック図
が概略的に示されている。表示手段DIS はフレームメモ
リFSM から検索され、画素の輝度および色をそれぞれ含
む信号LUM2,CHR2 から構成される信号NEW2を入力として
有する。この入力信号はまず表示に適している赤色−緑
色−青色フォーマットに変換するブロックYCTOR6B に供
給される。このブロックは特別の画素において赤色、緑
色、および青色の量にそれぞれ対応する３つの出力R1,G
1,B1を有する。これらの出力はデジタル−アナログ変換
ブロックDAC に供給される。このブロックはまた入力と
して画素プロセッサPROCからの信号VIDEOSYNC を有し、
イメージの表示に必要な新しいイメージラインの開始を
示す。

【０１２０】ブロックDAC は同じ名称のアナログ信号R
2,G2,B2,Sがそれぞれ供給される４つの出力R2,G2,B2,S
を有する。これらの信号はビデオ信号を表示するビデオ
スクリーンMONITOR を駆動する。表示手段DIS は従来技
術においてよく知られており、当業者は容易に構成する
ことができる。

【０１２１】図１に示されたフレーム記憶制御装置FSC
は例えばCCIR 601型の分解能の代わりにCIF に関するビ
デオ情報を解読することによって表示の分解能を変化す
るか、或いは受信された情報の分解能の変化に適応する
ように設計されることができる。これはハードウェアの
変化なしに行われる。後者に関して、唯一の制限はコー
ド化されたデータを予想的に解読するフレームメモリFS
M がそのような標準化フレームに必要なユニットを全て
含むように十分に大きくなければならないことである。

【０１２２】例えば、第２の制御情報OV2 はCCIR 601型
のフレームを受けるのではなく解読されるH261型のフレ
ームを示す信号を送るために使用されることができる。
フレーム記憶制御装置はこれらの異なるフレームに対し
て異なるメモリマップを使用しなければならないだけで
あり、そのようなメモリマップの導出は上述のように当
業者には明らかである。

【０１２３】デコーダの非同期動作により、表示手段お
よび解読手段は同じ分解能で動作する必要はなく、この
分解能は動作中に連続的に変化されることができ、特に
補間によって新しいユニットを付加するか或いは、フレ
ームメモリFSM の数個のユニットのみを表示するために
第２のポインタを通して表示手段に単に影響を与えるこ
とによってフレームの特別の部分に例えば信号EXT の制
御下でズームするために使用されることができる。

【０１２４】上記特徴は例えばシステムクロックSC全体
が２つの処理に対して適切な処理速度を達成するために
外部制御信号EXT の制御下でフレーム記憶制御装置FSC
によって分割されることを必要とする。後者の特徴はま
た解読手段DEC1,DEC2 を用いてパケットをスキップする
か、或いはフレーム記憶制御装置FSC を用いてユニット
をスキップすることによって実現されることができるの
で、例えば補間をするために利得時間を用いる。

【０１２５】例えばCCIR 601型によって特定化されるよ
り粗い分解能に関するビデオ情報を受信するとき、フレ
ーム記憶制御装置FSC は受信された新しいユニットから
中間の新しいユニットを生成するように、すなわちアッ
プサンプリングを介して計算するように解読手段DEC1,D
EC2 を制御することができる。これらの全ての新しいユ
ニットは上記特定化されたメモリマップを用いてフレー
ムメモリFSM に記憶されることができる。これは例えば
受信されたビデオ情報の分解能である同じ標準CCIR 601
型モニタを使用する可能性を生じる。

【０１２６】本発明の重要な概念は、前述のように第１
および第２のポインタの交差によって生じられるイメー
ジ劣化を阻止することである。ブロックコード化ビデオ
情報が使用されるとき、イメージ劣化ｎｌを回避するよ
うに幾分厳しい要求を満たすべきであり、２つのポイン
タは１本のストライプ内の画素に対応しない。実際、後
者が生じるとき、表示手段DIS は処理されたストライプ
の部分的に旧いユニットおよび部分的に新しいユニット
を表示する。なぜなら、表示手段はラインまたはストラ
イプ方向に向けられ、一方解読手段はブロック方向に向
けられるからである。したがって、可変数はイメージ劣
化を阻止するために予め定められた範囲内、すなわち１
本のストライプと１つのフレームマイナス１本のストラ
イプの間に維持されるべきである。

【０１２７】これは図７に示された制御手段CON によっ
て達成される。制御手段CON は図１のフレーム記憶制御
装置FSC から第１のライン数値LINE1 および第２のライ
ン数値LINE2 によって構成される入力信号ADJ を受信
し、これらのライン数値はフレーム内のラインが解読手
段DEC1,DEC2 および表示手段DIS によって処理されてい
ることをそれぞれ示す。第２のライン数値LINE2 は減算
モジュールS によって第１のライン数値LINE1 から減算
され、その結果は０とフレームマイナス１に含まれたラ
インの全体の数の間の数値であるこの結果から計算する
ブロックPOS に供給される。このブロックの出力はゼロ
から上述の全体数マイナス１までカウントするモジュー
ルカウンタCRの出力信号であるカウンタ値と比較回路C
によって比較される。モジュールカウンタCRは除算（図
示せず）後にシステムクロック信号SCから得られたクロ
ック入力信号SC1 によって定められた周波数でカウント
する。これは明瞭のために図１には示されていない。

【０１２８】比較器C の出力はローパスフィルタLPに供
給されるパルス幅変調信号PWM であり、その出力信号は
システムクロックSCの周波数を制御するために使用され
る。ブロックPOS は減算の結果を前述の可変数を示す値
に変換する。負の結果は制御手段によってさらに使用さ
れることが避けられるこれらの負の値は陰バッファが図
２の（ｂ）を参照して前述されたようにフレームメモリ
FSM の境界と交差する場合に対応する。負の値の場合に
おける可変数を示す値は負の値を上述の全体の数に加算
することによって得られる。

【０１２９】LINE2 とLINE1 との差は可変数に正確には
等しくなく、そのものの数を示すことに注意すべきであ
る。実際、第１のライン数値LINE1 はストライプ数値ST
RIPEと８とを乗算して、それによりストライプの最後の
ラインを示すことによってフレーム記憶制御装置FSC を
用いて第２の制御情報OV2 から得られ、一方第２のライ
ン数値LINE2 はフレーム記憶制御装置FSC によって第２
のポインタから得られる。代りに、第１および第２のポ
インタから得られた画素位置を用いることができるが、
これは第１のポインタがイメージの画素ブロックを示す
のに対して、第２のポインタが表示ラインを示すことに
より比較的大きい段階で変化する出力値を生じる。

【０１３０】可変数を示すPOS の出力は例えばカウンタ
COUNTER によって生成される上述の全体の数の半分のよ
うな予め定められた値と比較される。出力信号が第１お
よび第２のポインタによって示された位置間にある画素
の数値が予め定められた値より大きいことを意味する予
め定められた値より大きいとき、幅の広いパルスが比較
器の出力において生成され、反対の場合には狭いパルス
が生成される。幅の広いパルスはブロックLOW PASSにお
いてローパスフィルタ処理した後に生成され、大きい信
号DCはシステムクロックSCの周波数を加速し、DIS によ
ってFSM から情報の高い検索速度を生じる。この表示プ
ロセスによる方法は解読プロセスを捕捉するので、第１
のポインタと第２のポインタの間のユニットの可変数を
減少する。

【０１３１】他方では、POS の出力信号が予め定められ
た値より小さいとき、それより小さいパルスが比較器C
によって生成され、小さい信号DCが生成され、システム
クロックSCの周波数を減速し、DIS による情報の検索速
度の低下をもたらす。

【０１３２】上述の制御手段CON は図１のINT の専用の
位相ロックループ回路および大きい入力バッファを必要
とせずにエンコーダによって生成された情報速度を間接
的に同調する。

【０１３３】受信されたパケットの遅延ジッタおよび可
変情報密度は可変ビット速度コード化の場合においてシ
ステムクロックSCの周波数の安定性にほとんど影響を与
えないので、ビデオデコーダをCCIR 601またはPAL 型式
等の現存の標準のディスプレイに匹敵するように保持す
ることに注目すべきである。上述の可変情報密度は、幾
つかのパケットが迅速に解読される多くのユニットを生
成し、一方残りのパケットが遅く解読される数個のユニ
ットに関する情報を伝送するだけにすぎないので、可変
数の変動をもたらす。しかしながら、SCの周波数の不安
定性はローパスフィルタLPの安定した遮断周波数を決定
することによって範囲内に制限されることができる。し
たがって、可変電圧DCはせいぜい後者の周波数と共に変
化することができるので、上述の不安定性を予め定めら
れた範囲内に維持することができる。例えば１Ｈｚの遮
断周波数は十分に安定したクロック周波数を達成するこ
とを満たす。パルス幅変調信号PWM の周波数が十分に高
いことがさらに要求されるので、モジュールカウンタCR
へのクロック入力信号SC1 は例えば周波数が１ＭＨｚで
あることを保証するために十分に高い周波数を有するべ
きである。いずれにせよ、SC1 の周波数は出力信号POS
の十分な数のサンプルがフレームを表示するのに必要な
時間内に得られる、すなわちこの周波数SC1 は上述の全
体の数で除算された１つのフレーム期間よりも実質上大
きくなければならない。十分に安定したシステムクロッ
クSCを達成する問題はすでに初めに述べたように遅延ジ
ッタを滑らかにするために使用された小さい入力バッフ
ァのおかげでさらに緩和されることができる。

【０１３４】表示されたイメージは表示時間内ならいつ
でも到来情報をフレームメモリFSMに全く書込まずに全
ての情報をスキップするように外部制御入力EXT を介し
てフレーム記憶制御装置FSC を制御することによってフ
リーズされることができることはすでに説明した。同様
に、ビデオデコーダは例えば上述のJPE6標準型にしたが
って静止画像を表示するために使用されることができ
る。そのような特徴を用いるために第２の制御情報OV2
中に示すことができる。このために、制御手段CON が使
用されるならば、その制御動作はフレーム記憶制御装置
FSC が調節信号ADJ を予め限定することができることに
より中断されなければならない。

【０１３５】本発明の原理を特定の装置に関連して説明
したが、それらは単なる例示であって本発明の技術的範
囲を制限するものではない。

【図面の簡単な説明】

【図１】本発明のビデオデコーダの機能ブロック図。

【図２】図１のフレームメモリの動作原理を示す簡単な
説明図。

【図３】図１の解読モジュールの詳細図。

【図４】図１の画素プロセッサの種々の入力および出力
の概略図。

【図５】図１のフレームメモリの概略図。

【図６】図１の表示手段の詳細図。

【図７】図１の制御手段のハードウェア構成のブロック
図。

【符号の説明】

CON …制御手段、DEC1,DEC2 …解読手段、DIS …表示手
段、FSC …モジュール制御装置、FSM …メモリモジュー
ル、P1,P2 …ポインタ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 フランク・オクターフ・ファン・デル・プ ッテン ベルギー国、ビー − 9328 デンデルモ ンド、フランクリイクストラート 27ビー (72)発明者 バート・フランス・フェッテン ベルギー国、ビー − 2340 ベールゼ、 ガストフイスストラート ６

Claims (17)

【特許請求の範囲】
1. 【請求項１】 現在のビデオフレームに関する解読され
   たビデオ情報の新しいユニットを少なくとも前記ビデオ
   情報から導出する解読手段と、 前記新しいユニットが記憶されるメモリモジュールと、 前記記憶された新しいユニットをビデオスクリーン上に
   表示する表示手段とを具備しているパケット切替えネッ
   トワークから制御情報およびビデオ情報を含むパケット
   を受信し、実時間可動ビデオイメージを処理することが
   可能なビデオデコーダにおいて、 前記新しいユニットの１つが導出されメモリモジュール
   に記憶された後、前記表示手段は前記ユニットを検索す
   る前に表示のために前記メモリモジュールから可変数の
   前記記憶された新しいユニットを検索することを特徴と
   するビデオデコーダ。
2. 【請求項２】 前記解読手段は前記新しいユニットを導
   出するために先のビデオフレームに関する解読されたビ
   デオ情報の旧いユニットを前記メモリモジュールから検
   索し、予想コード化ビデオ情報を解読することを特徴と
   する請求項１記載のビデオデコーダ。
3. 【請求項３】 前記デコーダは前記可変数を監視し、シ
   ステムクロックの周波数を増加或いは減少し、少なくと
   も前記表示手段を制御する制御手段をさらに含み、前記
   可変数が第１および第２の予め定められた数よりもそれ
   ぞれ大きく或いは小さくなることを阻止することを特徴
   とする請求項１または２記載のビデオデコーダ。
4. 【請求項４】 前記システムクロックは少なくとも前記
   解読手段を付加的に制御することを特徴とする請求項３
   記載のビデオレコーダ。
5. 【請求項５】 前記制御手段は前記制御情報の１部分か
   ら前記可変数を示す値を導出し、前記値が予め定められ
   た値よりも高い或いは低いならば前記システムクロック
   を加速或いは減速し、それによって前記表示手段は前記
   各ユニットを１回だけ処理することが保証されることを
   特徴とする請求項２または３記載のビデオデコーダ。
6. 【請求項６】 前記デコーダは前記解読手段および前記
   表示手段によってそれぞれ使用された第１および第２の
   ポインタを少なくとも制御するメモリモジュール制御装
   置をさらに含み、前記ポインタは前記メモリモジュール
   のメモリ位置が前記ユニットを記憶或いは検索するため
   に前記解読および表示手段によって使用されることを示
   し、前記手段が前記ユニットの１つを記憶或いは検索し
   たときに前記第１および第２のポインタの値は前記メモ
   リモジュール制御装置によって非同期的に更新されるこ
   とを特徴とする請求項２記載のビデオデコーダ。
7. 【請求項７】 前記メモリモジュール制御装置はビデオ
   フレーム内の前記各位置を前記メモリモジュールのメモ
   リ位置にマップするメモリマップにしたがって更新する
   ことを特徴とする請求項６記載のビデオデコーダ。
8. 【請求項８】 前記メモリモジュールは１つ以上のダイ
   ナミックランダムアクセスメモリおよび１つ以上の直列
   アクセスメモリを含む２重ポートランダムアクセスメモ
   リから構成され、前記ダイナミックランダムアクセスメ
   モリは前記新しいユニットを前記第１のポインタによっ
   て示された位置に記憶し、前記メモリモジュール制御装
   置によって同様に制御された第３のポインタによって示
   された位置から前記旧いユニットを検索するために前記
   解読手段によってアクセスされ、前記全てのユニットは
   ビデオ表示手段の１ラインに対応し、前記メモリモジュ
   ール制御装置の制御下で前記ダイナミックランダムアク
   セスメモリから前記直列アクセスメモリに転送され、前
   記表示手段は前記第２のポインタによって示された前記
   直列アクセスメモリの位置から前記ユニットを検索する
   ことを特徴とする請求項５または６記載のビデオデコー
   ダ。
9. 【請求項９】 前記制御手段によって導出された前記値
   は前記第２のポインタにしたがって表示手段によって現
   在処理されているフレーム内のラインの数値と前記第１
   のポインタにしたがって前記解読手段によって処理され
   るビデオフレーム内のラインの数値との差に等しいこと
   を特徴とする請求項５または６記載のビデオデコーダ。
10. 【請求項１０】 前記値は前記制御情報から導出される
    ことを特徴とする請求項５または６記載のビデオデコー
    ダ。
11. 【請求項１１】 前記予め定められた値は１つのフレー
    ムに含まれた前記ユニットの半分の数であり、前記制御
    手段は１つのフレーム期間内の前記ユニット数に対する
    モジュロをカウントすることによって得られたカウンタ
    値と前記値を比較し、前記比較の結果を示すパルス幅変
    調信号のＤＣ成分が前記システムクロックの周波数を制
    御するために使用されていることを特徴とする請求項９
    または１０記載のビデオデコーダ。
12. 【請求項１２】 前記ビデオ情報は可変ビット速度技術
    を用いてブロックコード化され、前記第１の予め定めら
    れた数は１つのストライプに含まれたユニットの数に等
    しく、前記第２の予め定められた数は１つのフレームマ
    イナス１つのストライプに含まれたユニットの数に等し
    いことを特徴とする請求項２または３記載のビデオデコ
    ーダ。
13. 【請求項１３】 前記メモリモジュール容量はフレーム
    内の前記新しいユニットの各位置を前記メモリモジュー
    ルのメモリ位置にマップする非永久的メモリマップを使
    用することによって運動補償を実現するために前記メモ
    リモジュール制御装置によって付加的に使用され、前記
    新しいユニットはそれぞれ前記旧いユニットの対応する
    １つが記憶された位置以外の位置に記憶されることを特
    徴とする請求項１２記載のビデオデコーダ。
14. 【請求項１４】 前記ユニットは複数のカテゴリに分割
    され、同じイメージ要素に関する異なる情報を伝送する
    異なるカテゴリに対応し、異なるカテゴリのビデオ情報
    の前記ユニットはカテゴリに関係なく前記解読手段によ
    って処理され、前記メモリモジュール制御装置は前記ユ
    ニットを前記メモリモジュール内の適切なメモリ位置に
    書込むことによってその属するカテゴリにしたがって前
    記ユニットをデマルチプレクスすることを特徴とする請
    求項２記載のビデオデコーダ。
15. 【請求項１５】 前記ビデオ情報は複数の分解能の１つ
    のイメージに対応し、前記１つの分解能は前記制御情報
    の少なくとも１部分に基づいて前記ビデオデコーダによ
    って識別され、前記メモリモジュール制御装置は複数の
    メモリマップの対応するメモリマップを使用することに
    よって前記ビデオデコーダを前記１つの分解能に適応さ
    せることを特徴とする請求項７記載のビデオデコーダ。
16. 【請求項１６】 前記ビデオデコーダは何時でもビデオ
    情報の新しいユニットによって前記メモリモジュールを
    更新せずに静止画像の表示に変化を与えることができ、
    前記制御手段は静止画像の前記表示中では無活動である
    ことを特徴とする請求項３記載のビデオデコーダ。
17. 【請求項１７】 前記メモリモジュール制御装置は、解
    読されたビデオ情報の中間の新しいユニットを計算して
    所望のディスプレイに対応するメモリマップにしたがっ
    て中間の新しいユニットを含む前記新しいユニットの少
    なくとも１部分を記憶するように前記解読手段を制御す
    ることによって、前記ビデオ情報に含まれたイメージと
    異なるイメージを表示するように前記ビデオデコーダを
    制御することができ、前記所望のディスプレイは適切な
    制御信号によって前記メモリモジュール制御装置に信号
    を送ることを特徴とする請求項２記載のビデオデコー
    ダ。