JPH06189527A - Ｄｃ−ｄｃコンバータ - Google Patents
Ｄｃ−ｄｃコンバータInfo
- Publication number
- JPH06189527A JPH06189527A JP43A JP35432492A JPH06189527A JP H06189527 A JPH06189527 A JP H06189527A JP 43 A JP43 A JP 43A JP 35432492 A JP35432492 A JP 35432492A JP H06189527 A JPH06189527 A JP H06189527A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- control signal
- timing control
- converter
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000009499 grossing Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】待機状態ではほぼ完全に電力を消費しない構成
のＤＣ−ＤＣコンバータを実現する。 【構成】入力側電源電圧Ｖcc下のコントローラ２からの
タイミング制御信号Ｔに応じてトランジスタＱ３がスイ
ッチングすることにより出力側電源電圧ＶL を発生する
ＤＣ−ＤＣコンバータにおいて、タイミング制御信号Ｔ
に応じてトランジスタＱ３のベース電流を制御する入力
段回路内で、タイミング制御信号Ｔをベースに受けるト
ランジスタＱ１，Ｑ２２は、全て、エミッタが入力側電
源電圧Ｖccの供給を受ける。これにより、待機状態時の
バッテリー消費を防止できる。
のＤＣ−ＤＣコンバータを実現する。 【構成】入力側電源電圧Ｖcc下のコントローラ２からの
タイミング制御信号Ｔに応じてトランジスタＱ３がスイ
ッチングすることにより出力側電源電圧ＶL を発生する
ＤＣ−ＤＣコンバータにおいて、タイミング制御信号Ｔ
に応じてトランジスタＱ３のベース電流を制御する入力
段回路内で、タイミング制御信号Ｔをベースに受けるト
ランジスタＱ１，Ｑ２２は、全て、エミッタが入力側電
源電圧Ｖccの供給を受ける。これにより、待機状態時の
バッテリー消費を防止できる。
Description
【０００１】
【産業上の利用分野】この発明は、ＤＣ−ＤＣコンバー
タに関し、詳しくは、例えば携帯型ヘッドホンステレオ
等のバッテリー駆動機器に好適な低消費電力のＤＣ−Ｄ
Ｃコンバータに関する。
タに関し、詳しくは、例えば携帯型ヘッドホンステレオ
等のバッテリー駆動機器に好適な低消費電力のＤＣ−Ｄ
Ｃコンバータに関する。
【０００２】
【従来の技術】図２に、従来のＤＣ−ＤＣコンバータの
回路構成を示す。ここで、１は１．８Ｖのバッテリー、
２はスイッチングのタイミングを示すタイミング制御信
号Ｔを発生するコントローラ、３は出力側の電圧を発生
するトランス、Ｑ３はトランス３を介する入力側電源電
圧Ｖccのラインをスイッチングするトランジスタであ
る。
回路構成を示す。ここで、１は１．８Ｖのバッテリー、
２はスイッチングのタイミングを示すタイミング制御信
号Ｔを発生するコントローラ、３は出力側の電圧を発生
するトランス、Ｑ３はトランス３を介する入力側電源電
圧Ｖccのラインをスイッチングするトランジスタであ
る。
【０００３】電圧変換時には、タイミング制御信号Ｔが
交互に“Ｌ”，“Ｈ”の値を採る。タイミング制御信号
Ｔが“Ｌ”のときには、これを受けてオンした入力段回
路のトランジスタＱ１を介してベース電流がトランジス
タＱ３に供給される。これによりトランジスタＱ３がオ
ンしてトランス３に電流が流れる。一方、タイミング制
御信号Ｔが“Ｈ”になると、これを受けて入力段回路で
はトランジスタＱ１がオフしトランジスタＱ２がオンす
る。これによりトランジスタＱ３のベース蓄積電荷が急
速に放出され、速やかにトランジスタＱ３がオフする。
そこで、トランス３を介する電流は、それまでの行き先
を遮断されて昇圧され、トランジスタＱ４により整流さ
れて、平滑コンデンサＣ及び負荷ＲL に供給される。こ
のようなスイッチング動作を高速に繰り返すことで例え
ば１．８Ｖのバッテリー電圧Ｖccから３．３Ｖのオーデ
ィオ回路用電源電圧ＶL が生成されて負荷ＲL に供給さ
れる。
交互に“Ｌ”，“Ｈ”の値を採る。タイミング制御信号
Ｔが“Ｌ”のときには、これを受けてオンした入力段回
路のトランジスタＱ１を介してベース電流がトランジス
タＱ３に供給される。これによりトランジスタＱ３がオ
ンしてトランス３に電流が流れる。一方、タイミング制
御信号Ｔが“Ｈ”になると、これを受けて入力段回路で
はトランジスタＱ１がオフしトランジスタＱ２がオンす
る。これによりトランジスタＱ３のベース蓄積電荷が急
速に放出され、速やかにトランジスタＱ３がオフする。
そこで、トランス３を介する電流は、それまでの行き先
を遮断されて昇圧され、トランジスタＱ４により整流さ
れて、平滑コンデンサＣ及び負荷ＲL に供給される。こ
のようなスイッチング動作を高速に繰り返すことで例え
ば１．８Ｖのバッテリー電圧Ｖccから３．３Ｖのオーデ
ィオ回路用電源電圧ＶL が生成されて負荷ＲL に供給さ
れる。
【０００４】
【発明が解決しようとする課題】このように従来のＤＣ
−ＤＣコンバータでは、大きな電流を断続するトランジ
スタＱ３を高速にオンオフさせるために、入力段回路に
はトランジスタＱ３のベース電流を供給するトランジス
タＱ１に加えて、トランジスタＱ３のベース蓄積電荷を
放出するトランジスタＱ２をも具備する。ところで、オ
ーディオ装置等ではミュート状態等の音響出力を要しな
いときがあり、かかる状態では出力側電源電圧が不要で
ある。そこで、トランジスタＱ３のスイッチングによる
バッテリー電力の消費を防止すべく、タイミング制御信
号Ｔを一定値に固定することで、トランジスタＱ３がオ
フ状態に維持されて、待機状態にされる。
−ＤＣコンバータでは、大きな電流を断続するトランジ
スタＱ３を高速にオンオフさせるために、入力段回路に
はトランジスタＱ３のベース電流を供給するトランジス
タＱ１に加えて、トランジスタＱ３のベース蓄積電荷を
放出するトランジスタＱ２をも具備する。ところで、オ
ーディオ装置等ではミュート状態等の音響出力を要しな
いときがあり、かかる状態では出力側電源電圧が不要で
ある。そこで、トランジスタＱ３のスイッチングによる
バッテリー電力の消費を防止すべく、タイミング制御信
号Ｔを一定値に固定することで、トランジスタＱ３がオ
フ状態に維持されて、待機状態にされる。
【０００５】しかし、待機状態では、上述の如くトラン
ジスタＱ３のベース蓄積電荷の放出用トランジスタＱ２
がオンしている。このため、タイミング制御信号Ｔのラ
インから供給されたトランジスタＱ２のベース電流がエ
ミッタ側へ流れる。このベース電流はバッテリー電圧Ｖ
cc下で動作するコントローラ２から供給される。従っ
て、コンバータとして作動しない待機状態のときでも、
このＤＣ−ＤＣコンバータによってバッテリー１の電力
が消費されてしまうので問題である。この電流は２〜３
ｍＡ程度であるが、現在の低消費電力化の要請は一段と
厳しさを増しており、この値は決して無視できるもので
はない。この発明の目的は、このような従来技術の問題
点を解決するものであって、待機状態ではほぼ完全に電
力を消費しない構成のＤＣ−ＤＣコンバータを実現する
ことにある。
ジスタＱ３のベース蓄積電荷の放出用トランジスタＱ２
がオンしている。このため、タイミング制御信号Ｔのラ
インから供給されたトランジスタＱ２のベース電流がエ
ミッタ側へ流れる。このベース電流はバッテリー電圧Ｖ
cc下で動作するコントローラ２から供給される。従っ
て、コンバータとして作動しない待機状態のときでも、
このＤＣ−ＤＣコンバータによってバッテリー１の電力
が消費されてしまうので問題である。この電流は２〜３
ｍＡ程度であるが、現在の低消費電力化の要請は一段と
厳しさを増しており、この値は決して無視できるもので
はない。この発明の目的は、このような従来技術の問題
点を解決するものであって、待機状態ではほぼ完全に電
力を消費しない構成のＤＣ−ＤＣコンバータを実現する
ことにある。
【０００６】
【課題を解決するための手段】このような目的を達成す
るこの発明のＤＣ−ＤＣコンバータの第１の構成は、入
力側電源電圧下で動作するコントローラが発生したタイ
ミング制御信号を受け、このタイミング制御信号に応じ
て入力側電源電圧の受給ラインをスイッチングすること
により出力側電源電圧を発生するＤＣ−ＤＣコンバータ
において、受けたベース電流に応じて前記スイッチング
を行う第１のバイポーラトランジスタと、前記タイミン
グ制御信号に応じて前記ベース電流を制御する入力段回
路と、を備え、前記入力段回路は、前記タイミング制御
信号をベースに受ける第２のバイポーラトランジスタを
有し、前記第２のバイポーラトランジスタは、全て、エ
ミッタが前記入力側電源電圧の供給を受けるものであ
る。
るこの発明のＤＣ−ＤＣコンバータの第１の構成は、入
力側電源電圧下で動作するコントローラが発生したタイ
ミング制御信号を受け、このタイミング制御信号に応じ
て入力側電源電圧の受給ラインをスイッチングすること
により出力側電源電圧を発生するＤＣ−ＤＣコンバータ
において、受けたベース電流に応じて前記スイッチング
を行う第１のバイポーラトランジスタと、前記タイミン
グ制御信号に応じて前記ベース電流を制御する入力段回
路と、を備え、前記入力段回路は、前記タイミング制御
信号をベースに受ける第２のバイポーラトランジスタを
有し、前記第２のバイポーラトランジスタは、全て、エ
ミッタが前記入力側電源電圧の供給を受けるものであ
る。
【０００７】このような目的を達成するこの発明のＤＣ
−ＤＣコンバータの第２の構成は、第１の構成に加え
て、前記入力段回路は、前記タイミング制御信号をベー
スに受けない第３のバイポーラトランジスタを有し、前
記第３のバイポーラトランジスタは、前記出力側電源電
圧の供給を受けて又は前記第２のトランジスタを介して
前記入力側電源電圧の供給を受けて動作するものであ
る。
−ＤＣコンバータの第２の構成は、第１の構成に加え
て、前記入力段回路は、前記タイミング制御信号をベー
スに受けない第３のバイポーラトランジスタを有し、前
記第３のバイポーラトランジスタは、前記出力側電源電
圧の供給を受けて又は前記第２のトランジスタを介して
前記入力側電源電圧の供給を受けて動作するものであ
る。
【０００８】このような目的を達成するこの発明のＤＣ
−ＤＣコンバータの第３の構成は、第１の構成又は第２
の構成に加えて、前記タイミング制御信号のラインが前
記入力側電源電圧に抵抗を介してプルアップされている
ものである。
−ＤＣコンバータの第３の構成は、第１の構成又は第２
の構成に加えて、前記タイミング制御信号のラインが前
記入力側電源電圧に抵抗を介してプルアップされている
ものである。
【０００９】
【作用】このような第１の構成のこの発明のＤＣ−ＤＣ
コンバータにあっては、タイミング制御信号の値が
“Ｈ”に保持されてＤＣ−ＤＣコンバータが待機状態の
ときには、全ての第２のバイポーラトランジスタのエミ
ッタが入力側電源電圧すなわち値“Ｈ”を受ける。ベー
スとエミッタの電圧が同じであるから、タイミング制御
信号をベースに受ける第２のバイポーラトランジスタは
全てがオフする。このため、タイミング制御信号を受け
てのベース電流もこれらのトランジスタには流れない。
したがって、待機状態のときにコントローラを介してＤ
Ｃ−ＤＣコンバータに流れる電流によってバッテリー電
力が消費されるのを防止することができる。
コンバータにあっては、タイミング制御信号の値が
“Ｈ”に保持されてＤＣ−ＤＣコンバータが待機状態の
ときには、全ての第２のバイポーラトランジスタのエミ
ッタが入力側電源電圧すなわち値“Ｈ”を受ける。ベー
スとエミッタの電圧が同じであるから、タイミング制御
信号をベースに受ける第２のバイポーラトランジスタは
全てがオフする。このため、タイミング制御信号を受け
てのベース電流もこれらのトランジスタには流れない。
したがって、待機状態のときにコントローラを介してＤ
Ｃ−ＤＣコンバータに流れる電流によってバッテリー電
力が消費されるのを防止することができる。
【００１０】このような第２の構成のこの発明のＤＣ−
ＤＣコンバータにあっては、入力段回路内にタイミング
制御信号を直接受ける第２のバイポーラトランジスタの
他にタイミング制御信号を直接には受けない第３のバイ
ポーラトランジスタを有する。したがって、論理の変換
等を担う回路を構成することが容易である。しかも、第
３のバイポーラトランジスタが、出力側電源電圧の供給
を受けて又は第２のバイポーラトランジスタを介して入
力側電源電圧の供給を受けて動作する。したがって、第
２のバイポーラトランジスタがオフしている待機状態の
ときには、入力側電源すなわちバッテリー電力が第３の
バイポーラトランジスタによって消費されることもな
い。
ＤＣコンバータにあっては、入力段回路内にタイミング
制御信号を直接受ける第２のバイポーラトランジスタの
他にタイミング制御信号を直接には受けない第３のバイ
ポーラトランジスタを有する。したがって、論理の変換
等を担う回路を構成することが容易である。しかも、第
３のバイポーラトランジスタが、出力側電源電圧の供給
を受けて又は第２のバイポーラトランジスタを介して入
力側電源電圧の供給を受けて動作する。したがって、第
２のバイポーラトランジスタがオフしている待機状態の
ときには、入力側電源すなわちバッテリー電力が第３の
バイポーラトランジスタによって消費されることもな
い。
【００１１】このような第３の構成のこの発明のＤＣ−
ＤＣコンバータにあっては、タイミング制御信号のライ
ンがプルアップされている。そこで、ＤＣ−ＤＣコンバ
ータを待機状態にするときにタイミング制御信号の値が
“Ｈ”に保持される場合ばかりでなくタイミング制御信
号のラインがハイインピーダンス状態に保持される場合
にもタイミング制御信号のラインが“Ｈ”状態にされ
る。したがって、第３の構成のこの発明のＤＣ−ＤＣコ
ンバータは、トライステートのタイミング制御信号を出
力するコントローラに対しても適用することが可能であ
る。
ＤＣコンバータにあっては、タイミング制御信号のライ
ンがプルアップされている。そこで、ＤＣ−ＤＣコンバ
ータを待機状態にするときにタイミング制御信号の値が
“Ｈ”に保持される場合ばかりでなくタイミング制御信
号のラインがハイインピーダンス状態に保持される場合
にもタイミング制御信号のラインが“Ｈ”状態にされ
る。したがって、第３の構成のこの発明のＤＣ−ＤＣコ
ンバータは、トライステートのタイミング制御信号を出
力するコントローラに対しても適用することが可能であ
る。
【００１２】
【実施例】図１に、この発明のＤＣ−ＤＣコンバータの
一実施例について、それを使用した回路構成を示す。こ
こで、１は１．８Ｖのバッテリー、２はスイッチングの
タイミングを示すタイミング制御信号Ｔを発生するコン
トローラ、３は出力側の電圧ＶL を発生する外付けのト
ランス、Ｑ３はトランス３の一次側に供給される入力側
電源電圧Ｖccのラインをスイッチングする大電流駆動可
能なトランジスタ、Ｑ４は出力側電流を整流するトラン
ジスタ、Ｃは平滑コンデンサ、ＲL はマイコン，サーボ
アンプ，レーザーアンプ等の負荷である。
一実施例について、それを使用した回路構成を示す。こ
こで、１は１．８Ｖのバッテリー、２はスイッチングの
タイミングを示すタイミング制御信号Ｔを発生するコン
トローラ、３は出力側の電圧ＶL を発生する外付けのト
ランス、Ｑ３はトランス３の一次側に供給される入力側
電源電圧Ｖccのラインをスイッチングする大電流駆動可
能なトランジスタ、Ｑ４は出力側電流を整流するトラン
ジスタ、Ｃは平滑コンデンサ、ＲL はマイコン，サーボ
アンプ，レーザーアンプ等の負荷である。
【００１３】また、バッテリー１の電圧Ｖcc下で動作す
るコントローラ２が発生したタイミング制御信号Ｔを受
けこのタイミング制御信号Ｔに従ってトランジスタＱ３
のベース電流を制御する入力段回路は、後述のトランジ
スタＱ１，Ｑ２，Ｑ２１，Ｑ２２とそれに接続された抵
抗Ｒ１，Ｒ２，Ｒ３，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２
４，Ｒ２５，Ｒ３０によって構成される。そして、トラ
ンス３等の一部の部品を除いてＤＣ−ＤＣコンバータの
主要部がＤＣ−ＤＣコンバータＩＣ４０として集積され
ている。なお、トランジスタＱ３は第１のトランジスタ
に相当し、トランジスタＱ１とＱ２２は第２のトランジ
スタに相当し、トランジスタＱ２とＱ２１は第３のトラ
ンジスタに相当し、抵抗Ｒ３０はプルアップ抵抗であ
る。
るコントローラ２が発生したタイミング制御信号Ｔを受
けこのタイミング制御信号Ｔに従ってトランジスタＱ３
のベース電流を制御する入力段回路は、後述のトランジ
スタＱ１，Ｑ２，Ｑ２１，Ｑ２２とそれに接続された抵
抗Ｒ１，Ｒ２，Ｒ３，Ｒ２１，Ｒ２２，Ｒ２３，Ｒ２
４，Ｒ２５，Ｒ３０によって構成される。そして、トラ
ンス３等の一部の部品を除いてＤＣ−ＤＣコンバータの
主要部がＤＣ−ＤＣコンバータＩＣ４０として集積され
ている。なお、トランジスタＱ３は第１のトランジスタ
に相当し、トランジスタＱ１とＱ２２は第２のトランジ
スタに相当し、トランジスタＱ２とＱ２１は第３のトラ
ンジスタに相当し、抵抗Ｒ３０はプルアップ抵抗であ
る。
【００１４】トランジスタＱ１は、トランジスタＱ３に
そのベース電流を供給するためのものである。これは、
抵抗Ｒ２３，Ｒ１を介してベースがタイミング制御信号
Ｔを受け、エミッタがバッテリー１の電圧Ｖccを受け、
コレクタがトランジスタＱ３のベースに接続されてい
る。そして、タイミング制御信号Ｔが“Ｌ”のときに
は、オンし、抵抗Ｒ３を介するコレクタ電流をトランジ
スタＱ３のベースに送出することによりトランジスタＱ
３をオンさせる。一方、タイミング制御信号Ｔが“Ｈ”
のときには、オフし、トランジスタＱ３のベース電流を
断つ。これにより、トランジスタＱ３をオンさせず、し
かも、タイミング制御信号Ｔのラインからのベース電流
もバッテリー１の電圧Ｖccのラインからのエミッタ電流
も流すことがない。
そのベース電流を供給するためのものである。これは、
抵抗Ｒ２３，Ｒ１を介してベースがタイミング制御信号
Ｔを受け、エミッタがバッテリー１の電圧Ｖccを受け、
コレクタがトランジスタＱ３のベースに接続されてい
る。そして、タイミング制御信号Ｔが“Ｌ”のときに
は、オンし、抵抗Ｒ３を介するコレクタ電流をトランジ
スタＱ３のベースに送出することによりトランジスタＱ
３をオンさせる。一方、タイミング制御信号Ｔが“Ｈ”
のときには、オフし、トランジスタＱ３のベース電流を
断つ。これにより、トランジスタＱ３をオンさせず、し
かも、タイミング制御信号Ｔのラインからのベース電流
もバッテリー１の電圧Ｖccのラインからのエミッタ電流
も流すことがない。
【００１５】トランジスタＱ２は、トランジスタＱ３の
ベース蓄積電荷を急速に放出すべく、トランジスタＱ３
のベースと接地ＧＮＤ間に挿入接続されている。ただ
し、トランジスタＱ２のベースはタイミング制御信号Ｔ
を直接に受けるのではなくトランジスタＱ２２，Ｑ２１
を介して間接的にタイミング制御信号Ｔの制御を受け
る。すなわち、トランジスタＱ２２は、抵抗Ｒ２３，Ｒ
２２を介してベースがタイミング制御信号Ｔを受け、エ
ミッタがバッテリー１の電圧Ｖccを受け、コレクタがト
ランジスタＱ２１のベースに接続されている。さらに、
トランジスタＱ２１は、コレクタがトランジスタＱ２の
ベースに接続され、エミッタが接地されている。また、
トランジスタＱ２のベースは、出力側電源電圧ＶL を分
圧する抵抗Ｒ２５，２４の接続点にも接続される。
ベース蓄積電荷を急速に放出すべく、トランジスタＱ３
のベースと接地ＧＮＤ間に挿入接続されている。ただ
し、トランジスタＱ２のベースはタイミング制御信号Ｔ
を直接に受けるのではなくトランジスタＱ２２，Ｑ２１
を介して間接的にタイミング制御信号Ｔの制御を受け
る。すなわち、トランジスタＱ２２は、抵抗Ｒ２３，Ｒ
２２を介してベースがタイミング制御信号Ｔを受け、エ
ミッタがバッテリー１の電圧Ｖccを受け、コレクタがト
ランジスタＱ２１のベースに接続されている。さらに、
トランジスタＱ２１は、コレクタがトランジスタＱ２の
ベースに接続され、エミッタが接地されている。また、
トランジスタＱ２のベースは、出力側電源電圧ＶL を分
圧する抵抗Ｒ２５，２４の接続点にも接続される。
【００１６】これにより、タイミング制御信号Ｔが
“Ｌ”のときには、トランジスタＱ２２がオンし、さら
にトランジスタＱ２１もオンし、これを受けてトランジ
スタＱ２はオフする。そこで、トランジスタＱ１からの
トランジスタＱ３へのベース電流の供給を妨げない。一
方、タイミング制御信号Ｔが“Ｈ”になると、トランジ
スタＱ２２がオフし、さらにトランジスタＱ２１もオフ
し、これを受けてトランジスタＱ２はオンする。そこ
で、上述の如くトランジスタＱ１からのベース電流の供
給を断たれたトランジスタＱ３のベース蓄積電荷を急速
に接地ＧＮＤに放出すする。
“Ｌ”のときには、トランジスタＱ２２がオンし、さら
にトランジスタＱ２１もオンし、これを受けてトランジ
スタＱ２はオフする。そこで、トランジスタＱ１からの
トランジスタＱ３へのベース電流の供給を妨げない。一
方、タイミング制御信号Ｔが“Ｈ”になると、トランジ
スタＱ２２がオフし、さらにトランジスタＱ２１もオフ
し、これを受けてトランジスタＱ２はオンする。そこ
で、上述の如くトランジスタＱ１からのベース電流の供
給を断たれたトランジスタＱ３のベース蓄積電荷を急速
に接地ＧＮＤに放出すする。
【００１７】つまり、トランジスタＱ２に前置されるト
ランジスタＱ２２はトランジスタＱ２に代わってタイミ
ング制御信号Ｔを受けるものであり、トランジスタＱ２
１はトランジスタＱ２２のオンオフの論理状態を変換し
てトランジスタＱ２に整合させるためのものである。こ
のようにしたことで、タイミング制御信号Ｔが“Ｈ”の
ときには、トランジスタＱ３をオフさせるが、その際に
トランジスタＱ２２ばかりでなくトランジスタＱ２１と
Ｑ２も、タイミング制御信号Ｔのラインからの電流もバ
ッテリー１の電圧Ｖccのラインからの電流も流すことが
ない。
ランジスタＱ２２はトランジスタＱ２に代わってタイミ
ング制御信号Ｔを受けるものであり、トランジスタＱ２
１はトランジスタＱ２２のオンオフの論理状態を変換し
てトランジスタＱ２に整合させるためのものである。こ
のようにしたことで、タイミング制御信号Ｔが“Ｈ”の
ときには、トランジスタＱ３をオフさせるが、その際に
トランジスタＱ２２ばかりでなくトランジスタＱ２１と
Ｑ２も、タイミング制御信号Ｔのラインからの電流もバ
ッテリー１の電圧Ｖccのラインからの電流も流すことが
ない。
【００１８】このような構成の下で、この発明のＤＣ−
ＤＣコンバータは、タイミング制御信号Ｔが交互に
“Ｌ”，“Ｈ”の値を採る電圧変換時には、トランジス
タＱ３がオンオフのスイッチングを繰り返す。しかも、
トランジスタＱ３は、ベース蓄積電荷を急速に放出され
て速やかにオフするので、タイミング制御信号Ｔに従っ
て通常１００ｋＨｚ程度で高速にスイッチング動作する
ことができる。そこで、通電遮断を繰り返される度にト
ランス３を介する電流は、昇圧されトランジスタＱ４に
より整流されて、平滑コンデンサＣ及び負荷ＲL に供給
される。このようなスイッチング動作を高速に繰り返す
ことで例えば１．８Ｖのバッテリー電圧Ｖccから３．３
Ｖのオーディオ回路用電源電圧ＶL が生成されて負荷に
供給される。
ＤＣコンバータは、タイミング制御信号Ｔが交互に
“Ｌ”，“Ｈ”の値を採る電圧変換時には、トランジス
タＱ３がオンオフのスイッチングを繰り返す。しかも、
トランジスタＱ３は、ベース蓄積電荷を急速に放出され
て速やかにオフするので、タイミング制御信号Ｔに従っ
て通常１００ｋＨｚ程度で高速にスイッチング動作する
ことができる。そこで、通電遮断を繰り返される度にト
ランス３を介する電流は、昇圧されトランジスタＱ４に
より整流されて、平滑コンデンサＣ及び負荷ＲL に供給
される。このようなスイッチング動作を高速に繰り返す
ことで例えば１．８Ｖのバッテリー電圧Ｖccから３．３
Ｖのオーディオ回路用電源電圧ＶL が生成されて負荷に
供給される。
【００１９】また、ＤＣ−ＤＣコンバータを待機状態に
するときには、タイミング制御信号Ｔがコントローラ２
によって“Ｈ”状態に保持される。かかる状態では、上
述の如く、トランジスタＱ１，Ｑ２２がカットオフして
タイミング制御信号Ｔのラインからの電流もバッテリー
１の電圧Ｖccのラインからの電流もＤＣ−ＤＣコンバー
タに向かって流れることがない。したがって、ＤＣ−Ｄ
Ｃコンバータが待機状態のときには、バッテリー１の電
力がＤＣ−ＤＣコンバータによって消費されることはな
い。なお、タイミング制御信号Ｔのラインが抵抗３０に
よってプルアップされているので、コントローラ２がこ
のラインをハイインピーダンス状態することでＤＣ−Ｄ
Ｃコンバータを待機状態とするものであっても、同様の
作用効果が維持される。
するときには、タイミング制御信号Ｔがコントローラ２
によって“Ｈ”状態に保持される。かかる状態では、上
述の如く、トランジスタＱ１，Ｑ２２がカットオフして
タイミング制御信号Ｔのラインからの電流もバッテリー
１の電圧Ｖccのラインからの電流もＤＣ−ＤＣコンバー
タに向かって流れることがない。したがって、ＤＣ−Ｄ
Ｃコンバータが待機状態のときには、バッテリー１の電
力がＤＣ−ＤＣコンバータによって消費されることはな
い。なお、タイミング制御信号Ｔのラインが抵抗３０に
よってプルアップされているので、コントローラ２がこ
のラインをハイインピーダンス状態することでＤＣ−Ｄ
Ｃコンバータを待機状態とするものであっても、同様の
作用効果が維持される。
【００２０】なお、待機状態が長く続いた後や電源投入
直後では、出力側電源電圧ＶL が“０”Ｖでありトラン
ジスタＱ２のベース電圧の供給源が一見無さそうに見え
る。しかし、この状態から動作状態に遷移するときに
は、先ずタイミング制御信号Ｔが“Ｈ”から“Ｌ”に変
化する。これにより出力側への一回目の供給が済んでお
り、トランジスタＱ２のオンすべきタイミングでは出力
側電源電圧ＶL がある程度立ち上がっている。したがっ
て、出力側電源電圧ＶL を受けて動作するトランジスタ
も正常に動作できる。
直後では、出力側電源電圧ＶL が“０”Ｖでありトラン
ジスタＱ２のベース電圧の供給源が一見無さそうに見え
る。しかし、この状態から動作状態に遷移するときに
は、先ずタイミング制御信号Ｔが“Ｈ”から“Ｌ”に変
化する。これにより出力側への一回目の供給が済んでお
り、トランジスタＱ２のオンすべきタイミングでは出力
側電源電圧ＶL がある程度立ち上がっている。したがっ
て、出力側電源電圧ＶL を受けて動作するトランジスタ
も正常に動作できる。
【００２１】
【発明の効果】以上の説明から理解できるように、第１
の発明にあっては、入力側電源電圧下で動作するコント
ローラが発生したタイミング制御信号を受け、このタイ
ミング制御信号に応じて入力側電源電圧の受給ラインを
スイッチングすることにより出力側電源電圧を発生する
ＤＣ−ＤＣコンバータにおいて、受けたベース電流に応
じて前記スイッチングを行う第１のバイポーラトランジ
スタと、前記タイミング制御信号に応じて前記ベース電
流を制御する入力段回路と、を備え、前記タイミング制
御信号をベースに受ける前記入力段回路内の第２のバイ
ポーラトランジスタは、全て、エミッタが前記入力側電
源電圧の供給を受ける。これにより、待機状態のときに
コントローラを介してＤＣ−ＤＣコンバータに流れる電
流によってバッテリー電力が消費されるのをほぼ完全に
防止することができる。
の発明にあっては、入力側電源電圧下で動作するコント
ローラが発生したタイミング制御信号を受け、このタイ
ミング制御信号に応じて入力側電源電圧の受給ラインを
スイッチングすることにより出力側電源電圧を発生する
ＤＣ−ＤＣコンバータにおいて、受けたベース電流に応
じて前記スイッチングを行う第１のバイポーラトランジ
スタと、前記タイミング制御信号に応じて前記ベース電
流を制御する入力段回路と、を備え、前記タイミング制
御信号をベースに受ける前記入力段回路内の第２のバイ
ポーラトランジスタは、全て、エミッタが前記入力側電
源電圧の供給を受ける。これにより、待機状態のときに
コントローラを介してＤＣ−ＤＣコンバータに流れる電
流によってバッテリー電力が消費されるのをほぼ完全に
防止することができる。
【００２２】第２の発明にあっては、第１の発明のＤＣ
−ＤＣコンバータであって、前記タイミング制御信号を
ベースに受けない前記入力段回路内の第３のバイポーラ
トランジスタは、前記第２のトランジスタを介する前記
入力側電源電圧を受けて又は前記出力側電源の供給を受
けて動作する。これにより、論理の変換等を担う回路を
構成することが容易となる。
−ＤＣコンバータであって、前記タイミング制御信号を
ベースに受けない前記入力段回路内の第３のバイポーラ
トランジスタは、前記第２のトランジスタを介する前記
入力側電源電圧を受けて又は前記出力側電源の供給を受
けて動作する。これにより、論理の変換等を担う回路を
構成することが容易となる。
【００２３】第３の発明にあっては、第１又は第２の発
明のＤＣ−ＤＣコンバータであって、前記タイミング制
御信号のラインが前記入力側電源電圧に抵抗を介してプ
ルアップされている。これにより、トライステートのタ
イミング制御信号を出力するコントローラに対しても適
用が可能となるという効果がある。
明のＤＣ−ＤＣコンバータであって、前記タイミング制
御信号のラインが前記入力側電源電圧に抵抗を介してプ
ルアップされている。これにより、トライステートのタ
イミング制御信号を出力するコントローラに対しても適
用が可能となるという効果がある。
【図１】図１は、この発明のＤＣ−ＤＣコンバータの一
実施例について、それを使用した回路構成を示す。
実施例について、それを使用した回路構成を示す。
【図２】図２は、従来のＤＣ−ＤＣコンバータの例であ
る。
る。
１ バッテリー ２ コントローラ ３ トランス ４０ ＤＣ−ＤＣコンバータ用ＩＣ
Claims (3)
- 【請求項１】入力側電源電圧下で動作するコントローラ
が発生したタイミング制御信号を受け、このタイミング
制御信号に応じて入力側電源電圧の受給ラインをスイッ
チングすることにより出力側電源電圧を発生するＤＣ−
ＤＣコンバータにおいて、 受けたベース電流に応じて前記スイッチングを行う第１
のバイポーラトランジスタと、前記タイミング制御信号
に応じて前記ベース電流を制御する入力段回路と、を備
え、前記入力段回路は、前記タイミング制御信号をベー
スに受ける第２のバイポーラトランジスタを有し、前記
第２のバイポーラトランジスタは、全て、エミッタが前
記入力側電源電圧の供給を受けることを特徴とするＤＣ
−ＤＣコンバータ。 - 【請求項２】請求項１記載のＤＣ−ＤＣコンバータであ
って、前記入力段回路は、前記タイミング制御信号をベ
ースに受けない第３のバイポーラトランジスタを有し、
前記第３のバイポーラトランジスタは、前記出力側電源
電圧の供給を受けて又は前記第２のトランジスタを介し
て前記入力側電源電圧の供給を受けて動作することを特
徴とするＤＣ−ＤＣコンバータ。 - 【請求項３】請求項１又は請求項２記載のＤＣ−ＤＣコ
ンバータであって、前記タイミング制御信号のラインが
前記入力側電源電圧に抵抗を介してプルアップされてい
ることを特徴とするＤＣ−ＤＣコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354324A JP2876505B2 (ja) | 1992-12-15 | 1992-12-15 | Ｄｃ−ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4354324A JP2876505B2 (ja) | 1992-12-15 | 1992-12-15 | Ｄｃ−ｄｃコンバータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06189527A true JPH06189527A (ja) | 1994-07-08 |
| JP2876505B2 JP2876505B2 (ja) | 1999-03-31 |
Family
ID=18436789
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4354324A Expired - Fee Related JP2876505B2 (ja) | 1992-12-15 | 1992-12-15 | Ｄｃ−ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2876505B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742843A (zh) * | 2018-12-27 | 2019-05-10 | 中国空间技术研究院 | 一种面向批量化飞行验证的供配电可重构控制系统及方法 |
-
1992
- 1992-12-15 JP JP4354324A patent/JP2876505B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109742843A (zh) * | 2018-12-27 | 2019-05-10 | 中国空间技术研究院 | 一种面向批量化飞行验证的供配电可重构控制系统及方法 |
| CN109742843B (zh) * | 2018-12-27 | 2021-02-09 | 中国空间技术研究院 | 一种面向批量化飞行验证的供配电可重构控制系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2876505B2 (ja) | 1999-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100430855C (zh) | 恒压电源 | |
| JP2004062331A (ja) | 直流電源装置 | |
| JP3251770B2 (ja) | 半導体集積回路の電源回路 | |
| JP3691635B2 (ja) | 電圧制御回路及びｄｃ／ｄｃコンバータ | |
| CN1510835B (zh) | 具有开关调节器和串联调节器的电源集成电路 | |
| US5892353A (en) | Power supply apparatus | |
| US4471289A (en) | Switching power supply circuit | |
| JP2876505B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2005196251A (ja) | 定電圧回路 | |
| JP3564950B2 (ja) | 半導体集積回路 | |
| US20070154026A1 (en) | Mute circuit for eliminating noise during power off and electronic device using the same | |
| JPH11299224A (ja) | スイッチングレギュレータコントロール回路 | |
| US5442494A (en) | Video cassette recorder power supply capable of breaking supply voltage to audio apparatus | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP3229549B2 (ja) | 自励式スイッチング電源装置 | |
| JP3688241B2 (ja) | スイッチング電源装置 | |
| JP2001296930A (ja) | 電源装置 | |
| JPH10248242A (ja) | 降圧型のｄｃ−ｄｃコンバータ | |
| JP3098480B2 (ja) | 電源回路 | |
| JP2741297B2 (ja) | 無電源変換器 | |
| JPH07154965A (ja) | Ｐｗｍ制御回路 | |
| JPH07312524A (ja) | 増幅回路 | |
| JP2004007994A (ja) | 電源装置 | |
| TWI918532B (zh) | 具有低待機功耗之電源控制積體電路 | |
| JPH11149322A (ja) | 電圧安定化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |