JPH06190824A - Method for slicing compound semiconductor monocrystal wafer - Google Patents

Method for slicing compound semiconductor monocrystal wafer

Info

Publication number
JPH06190824A
JPH06190824A JP34683492A JP34683492A JPH06190824A JP H06190824 A JPH06190824 A JP H06190824A JP 34683492 A JP34683492 A JP 34683492A JP 34683492 A JP34683492 A JP 34683492A JP H06190824 A JPH06190824 A JP H06190824A
Authority
JP
Japan
Prior art keywords
wafer
ingot
slicing
sliced
inner diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34683492A
Other languages
Japanese (ja)
Inventor
Tadayoshi Ono
忠芳 小野
Takayuki Sato
貴幸 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP34683492A priority Critical patent/JPH06190824A/en
Publication of JPH06190824A publication Critical patent/JPH06190824A/en
Pending legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/02Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills
    • B28D5/022Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels
    • B28D5/028Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor by rotary tools, e.g. drills by cutting with discs or wheels with a ring blade having an inside cutting edge

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PURPOSE:To produce a wafer having no saw mark or having a high flatness and reduce a grinding amount in a lapping process by slicing a wafer. CONSTITUTION:An ingot 1 is sliced in a feed direction of the ingot 1 at right angles to a rotating direction of an inner diameter blade 3. When a wafer having a (100) plane is sliced off the ingot 1, the ingot is sliced in a direction <0 bar 11>+ or -10 deg. or <01 bar 1>+ or -10 deg.. In this manner, the wafer sliced off at this time is convex upward in the rotating direction of the inner diameter blade 3 and concave downward in the slicing direction. Upon completion of slicing, when the ingot 1 is retracted from top of the inner diameter blade to an opening of the inner diameter blade, an air flow is generated by the rotation of the inner diameter blade 3. Because the wafer is convex upward in the rotating direction, the amount of the air flow passing through the upper surface of the wafer is larger than the lower surface. As a result, a pressure on the upper surface of the wafer is higher than that on the lower surface. Therefore, a pressing force acts to the wafer downward. The behavior of the wafer is stabilized at a position a small distance apart from the inner diameter blade.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、GaAs、GaP、I
nP等の III−V族化合物半導体単結晶基板の製造方
法、特に、単結晶インゴットからのウェーハのスライス
方法に関する。
The present invention relates to GaAs, GaP, I
The present invention relates to a method for manufacturing a III-V group compound semiconductor single crystal substrate such as nP, and particularly to a method for slicing a wafer from a single crystal ingot.

【0002】[0002]

【従来の技術】GaAs、GaP、InP等の III−V
族化合物半導体は、光デバイス、電子デバイス等の分野
で幅広い用途を有している。これらデバイス作成に用い
られる基板は液体封止チョクラルスキー法(LEC
法)、水平ブリッジマン法(HB法)、垂直ブリッジマ
ン法(VB法)等によって作成された単結晶インゴット
をウェーハ状にスライスし、エッチング、ラッピング、
ポリッシング等の加工工程により、所望の平坦度、平滑
度を有するものとして製造される。また、作成されるウ
ェーハ表面の方位は(100)面とすることが一般的で
ある。単結晶インゴットからウェーハをスライスする方
法としては、その生産性、スライス精度の観点から図1
に示すような縦型の内周刃切断機を用いるのが一般的で
ある。スライスされたウェーハの回収方法としては、図
1に示すように、インゴット1の側面にカーボンやセラ
ミック等の梁2を張り付けスライスの際にウェーハが飛
散しないようにし、複数枚のウェーハスライス後に梁と
ともに切り落とすバッチ回収方式と、ウェーハ1枚をス
ライスする毎に回収する枚葉回収方式があり、装置のコ
ストの点でバッチ回収方式が有利である。
2. Description of the Related Art III-V such as GaAs, GaP, InP
Group compound semiconductors have a wide range of applications in fields such as optical devices and electronic devices. The substrates used to make these devices are the liquid-encapsulated Czochralski method (LEC
Method), a horizontal Bridgman method (HB method), a vertical Bridgman method (VB method), etc., and a single crystal ingot is sliced into a wafer shape, and etching, lapping,
It is manufactured to have desired flatness and smoothness by a processing step such as polishing. The orientation of the surface of the wafer to be created is generally the (100) plane. As a method for slicing a wafer from a single crystal ingot, the method shown in FIG.
It is common to use a vertical type inner peripheral blade cutting machine as shown in FIG. As shown in FIG. 1, as a method of collecting sliced wafers, a beam 2 made of carbon, ceramic or the like is attached to the side surface of the ingot 1 so that the wafers do not scatter during slicing, and a plurality of wafers are sliced together with the beams. There are a batch recovery method of cutting off and a single-wafer recovery method of recovering every time one wafer is sliced, and the batch recovery method is advantageous in terms of the cost of the apparatus.

【0003】[0003]

【発明が解決しようとする課題】一般的に採用されてい
るバッチ回収方式のスライスにおいては、梁への切り込
みがなされた後に新たに切り出しがなされるインゴット
とともに、内周刃ブレードの開口部へと退避する。この
際にスライスされたウェーハがブレードに張り付き、そ
の状態でインゴットを移動させるとダイヤモンド刃によ
り削り取られ、ウェーハにいわゆるソーマークが発生す
る。このソーマークは内周刃の台金板厚さとブレード部
の刃の厚みの差分が最大段差として発生し、通常50μ
m程度の凹凸となることがある。光デバイス、電子デバ
イスを作成するためには、単結晶基板上に液相又は気相
にてエピタキシャル層を成長させるか、単結晶基板内に
イオンを打ち込む方法のどちらか又はその組み合わせに
より能動層が形成される。これらの能動層は、単結晶基
板表面の凹凸やダメージ層の影響を大きく受けるため、
単結晶基板に要求される品質として、平坦度、平滑度が
良好であり、ダメージ層がないことが重要となる。
DISCLOSURE OF INVENTION Problems to be Solved by the Invention In the slice of the batch recovery system which is generally adopted, the ingot is newly cut out after the slit is made in the beam and the opening of the inner peripheral blade is cut. evacuate. At this time, the sliced wafer sticks to the blade, and when the ingot is moved in that state, it is scraped off by the diamond blade, and so-called saw marks are generated on the wafer. This saw mark is caused by the difference between the base metal plate thickness of the inner peripheral blade and the blade thickness of the blade portion as the maximum step,
There may be irregularities of about m. In order to create an optical device or an electronic device, an active layer is formed by either growing a epitaxial layer in a liquid phase or a vapor phase on a single crystal substrate, implanting ions in the single crystal substrate, or a combination thereof. It is formed. Since these active layers are greatly affected by the irregularities on the surface of the single crystal substrate and the damaged layer,
As the quality required for the single crystal substrate, it is important that the flatness and smoothness are good and there is no damaged layer.

【0004】本発明の対象となるスライス工程に於いて
は、前述のようなソーマークがウェーハに発生すると、
その凹凸を除去しダメージ層を低減化させるためのラッ
ピング工程での研削量を大きく取る必要があり、平坦度
を矯正するのが非常に困難となる。このような問題点を
解決する手段として、極めて簡便な方法によりスライス
工程でのソーマークの発生を抑え、化合物半導体の単結
晶基板を生産性良く良好な品質で製造することが本発明
の目的である。
In the slicing process which is the object of the present invention, when the saw mark as described above occurs on the wafer,
It is necessary to increase the grinding amount in the lapping process for removing the irregularities and reducing the damage layer, and it becomes very difficult to correct the flatness. As a means for solving such a problem, it is an object of the present invention to suppress the occurrence of saw marks in a slicing step by a very simple method and to produce a single crystal substrate of a compound semiconductor with good productivity and good quality. .

【0005】[0005]

【課題を解決するための手段】本発明者は、スライス工
程で発生するソーマークの発生原因が、結晶構造に起因
したスライスウェーハの反りによるものであることをつ
きとめ、極めて簡便な方法によりソーマークの発生を抑
えることができることを見い出した。GaAs、Ga
P、InP等の III−V族化合物半導体は図2に示すよ
うに閃亜鉛鉱型の結晶構造を有し、単結晶基板表面の面
方位を(100)とした場合は、図3に示すような二回
対称性を持つ。単結晶インゴットから内周刃切断機等を
用いて(100)面を有するウェーハをスライスした場
合、その結晶構造に対応して図4に示すような、いわゆ
る鞍型の反りを持つ状態となる。この現象はスライス方
向を変更した場合でも同様かつ普遍的に観察されるもの
である。
Means for Solving the Problems The present inventors have found out that the cause of the saw mark generated in the slicing process is the warp of the sliced wafer caused by the crystal structure, and the saw mark is generated by an extremely simple method. I found that I can suppress. GaAs, Ga
III-V group compound semiconductors such as P and InP have a zinc blende type crystal structure as shown in FIG. 2, and when the plane orientation of the surface of the single crystal substrate is (100), as shown in FIG. Has twofold symmetry. When a wafer having a (100) plane is sliced from a single crystal ingot by using an inner peripheral cutting machine or the like, a so-called saddle-shaped warp as shown in FIG. 4 is obtained corresponding to the crystal structure. This phenomenon is similarly and universally observed even when the slice direction is changed.

【0006】図4は単結晶インゴットから図3に示す位
置関係で切り出した、(100)面を有するウェーハの
反りの状態を示す図である。図4においてA面は主フラ
ット面であり図3のAに相当し、B面は副フラット面で
図3のBに相当する。反りはA面に直角な方向(<0バ
ー1バー1>)では中央部が凸になり、B面に直角な方
向(<01バー1>)では中央部が凹になる。本発明者
は、この普遍的に観察されるスライスウェーハの反りと
スライス方向との関係により、スライスされたウェーハ
が内周刃に張り付き、内周刃開口部へ退避する際に、ソ
ーマークが発生する場合と、ソーマークが発生しない場
合があることを見い出した。すなわち、(100)面を
有するウェーハをスライスする場合、図1に示す状態に
おいて、内周刃の回転方向に対して直角方向にインゴッ
トを移動させ、この方向をスライス方向と定義した場
合、そのスライス方向を図3に示す結晶の<0バー11
>方向又は<01バー1>方向とすることでソーマーク
を発生させずにスライスできることを見出した。スライ
ス方向を<0バー11>又は<01バー1>方向とした
場合、ソーマークの発生は全く無視できる程度である。
スライス方向がずれるに従いソーマークが発生するよう
になる。ソーマークを発生させないためには、スライス
方向は<0バー11>又は<01バー1>方向から±1
0゜以内が許容できる。より好ましくは±5゜以内で、
さらに好ましくは±1゜以内に管理できれば最適であ
る。この現象は、内周刃の回転により生じる気流により
説明することができる。
FIG. 4 is a diagram showing a warped state of a wafer having a (100) plane, which is cut out from a single crystal ingot in the positional relationship shown in FIG. In FIG. 4, the A surface is the main flat surface and corresponds to A in FIG. 3, and the B surface is a sub flat surface and corresponds to B in FIG. As for the warp, the central portion is convex in the direction perpendicular to the A surface (<0 bar 1 bar 1>), and the central portion is concave in the direction perpendicular to the B surface (<01 bar 1>). The present inventor, due to the relationship between the warp of the sliced wafer and the slice direction that are universally observed, the sliced wafer adheres to the inner peripheral blade, and when the wafer is retreated to the inner peripheral blade opening, a saw mark is generated. In some cases, I found that the saw mark does not occur. That is, when slicing a wafer having a (100) plane, in the state shown in FIG. 1, when the ingot is moved in a direction perpendicular to the rotation direction of the inner peripheral blade, and this direction is defined as the slice direction, the slice <0 bar 11 of the crystal whose direction is shown in FIG.
It has been found that slices can be made without generating saw marks by setting the direction> or the direction <01 bar 1>. When the slice direction is the <0 bar 11> or <01 bar 1> direction, the generation of saw marks is negligible.
Saw marks will be generated as the slice direction shifts. To prevent the saw mark from being generated, the slice direction is ± 1 from the <0 bar 11> or <01 bar 1> direction.
Within 0 ° is acceptable. More preferably within ± 5 °,
Most preferably, it can be controlled within ± 1 °. This phenomenon can be explained by the air flow generated by the rotation of the inner peripheral blade.

【0007】[0007]

【作用】一般に、空気のような粘性の小さいさらさらし
た流体でも、移動物体の表面では付着して流速が0とな
らないことが知られている。内周刃表面においても内周
刃の周速に比例した速度を持つ気流が発生している。内
周刃の回転方向に対して、直角にインゴットを送る方向
をスライス方向としたとき、(100)面を有するウェ
ーハをインゴットからスライスするとき、スライス方向
を<0バー11>方向又は<01バー1>方向とするこ
とで、そのときにスライスされるウェーハは、内周刃回
転方向で上に凸、スライス方向で下に凸となる。スライ
スが完了しインゴットが内周刃上から内周刃開口部に退
避するとき、内周刃の回転によって生じる気流はウェー
ハが回転方向で上に凸であるために、ウェーハ上面をよ
り多く通過する。この結果、ウェーハ下面より上面の方
が圧力が高くなる。よって、ウェーハに下方に押し下げ
る力が働き、ウェーハ及びカーボン製の梁の弾性力とつ
りあって、ウェーハは内周刃から少し離れた位置で挙動
が安定する。ウェーハは、内周刃から離れ、内周刃のダ
イヤモンド砥石部分に削られたりすることなく、極めて
平坦にスライスされる。
It is generally known that even a free-flowing fluid such as air having a low viscosity does not adhere to the surface of a moving object and its flow velocity does not become zero. An air flow having a velocity proportional to the peripheral speed of the inner peripheral blade is also generated on the surface of the inner peripheral blade. When the ingot feeding direction is perpendicular to the rotation direction of the inner peripheral blade, and when the wafer having a (100) plane is sliced from the ingot, the slicing direction is <0 bar 11> direction or <01 bar. By setting the 1> direction, the wafer sliced at that time is convex upward in the inner peripheral blade rotation direction and convex downward in the slicing direction. When slicing is completed and the ingot retracts from the inner peripheral blade to the inner peripheral blade opening, the airflow generated by the rotation of the inner peripheral blade passes more on the upper surface of the wafer because the wafer is convex upward in the rotation direction. . As a result, the pressure is higher on the upper surface than on the lower surface of the wafer. Therefore, a force that pushes the wafer downward is exerted, which balances the elastic force of the wafer and the beam made of carbon, and the behavior of the wafer stabilizes at a position slightly away from the inner peripheral blade. The wafer is separated from the inner peripheral blade and sliced extremely flat without being cut by the diamond grindstone portion of the inner peripheral blade.

【0008】[0008]

【実施例】LEC法で作成された<100>方向に成長
軸を有する直径約110mmの単結晶インゴットを用
い、インゴットの上下端を(100)±0.5゜で切り
落としを行い、101mmに外周部を研削し円柱状とし
た後、水平面内で回転する内周刃切断機によりウェーハ
のスライスを行った。
EXAMPLE Using a single crystal ingot having a growth axis in the <100> direction and having a diameter of about 110 mm prepared by the LEC method, the upper and lower ends of the ingot were cut off at (100) ± 0.5 °, and the outer circumference was 101 mm. After grinding the part into a cylindrical shape, the wafer was sliced by an inner peripheral blade cutting machine rotating in a horizontal plane.

【0009】(実施例1 図5参照)インゴットを内周
刃に対して遠い側を(100)面、近い側を(バー10
0)面としたとき、カーボン製の梁を(0バー11)面
に接着し、<0バー11>方向にスライスした場合は、
ソーマークが全く観察されず、TTV(TotalTh
ickness Variation)は2μm程度と
なった。
Example 1 (see FIG. 5) The ingot is a (100) plane on the side farther from the inner peripheral blade and a bar (10) on the side closer thereto.
If the carbon beam is adhered to the (0 bar 11) surface and sliced in the <0 bar 11> direction,
Saw mark was not observed at all, and TTV (Total Th
ickness Variation) was about 2 μm.

【0010】(実施例2 図6参照)内周刃に対して遠
い側を(バー100)面、近い側を(100)面とした
とき、カーボン製の梁を(011)面に接着し、<01
1>方向にスライスした場合は、ソーマークが全く観察
されず、TTVは2μm程度となった。
(Example 2) Referring to FIG. 6, when the side farther from the inner peripheral blade is the (bar 100) plane and the near side is the (100) plane, a carbon beam is bonded to the (011) plane, <01
When sliced in the 1> direction, no saw mark was observed and the TTV was about 2 μm.

【0011】(比較例1 図7参照)一方、同じ条件で
作成したインゴットを内周刃に対して遠い側を(10
0)面、近い側を(バー100)面としたとき、カーボ
ン製の梁を(011)面に接着し、<011>方向にス
ライスした場合は、明かなソーマークが観察され、TT
Vは50μm程度となった。このことは後工程であるラ
ッピング工程にて、ソーマークのないウェーハに対し
て、50μm程度多く研削する必要があることになる
Comparative Example 1 (see FIG. 7) On the other hand, an ingot prepared under the same conditions was used (10
When the carbon beam is bonded to the (011) plane when the (0) plane and the near side are the (bar 100) planes and sliced in the <011> direction, a clear saw mark is observed and TT
V became about 50 μm. This means that it is necessary to grind more than 50 μm on a wafer without saw marks in a lapping process which is a post process.

【0012】(比較例2 図8参照)実施例1と同じ条
件で作成したインゴットを内周刃に対して遠い側を(バ
ー100)面、近い側を(100)としたとき、カ−ボ
ン製の梁を(0バー11)面に接着し、<0バー11>
方向にスライスした場合は、明かなソーマークが観察さ
れ、TTVは50μm程度となった。このことは後工程
であるラッピング工程にて、ソーマークのないウェーハ
に対して、50μm程度多く研削する必要があることに
なる。すなわち、ソーマークの発生しないスライス方法
によれば、ラッピング工程での研削量を少なくすること
ができる。
(Comparative Example 2) Referring to FIG. 8, when the ingot made under the same conditions as in Example 1 is set so that the side farther from the inner peripheral blade is the (bar 100) surface and the near side is (100), the carbon is Adhesive beam to the (0 bar 11) surface, <0 bar 11>
When sliced in the direction, a clear saw mark was observed, and TTV was about 50 μm. This means that a wafer without saw marks needs to be ground by about 50 μm more in a lapping process which is a post process. That is, according to the slicing method in which saw marks are not generated, the amount of grinding in the lapping process can be reduced.

【0013】[0013]

【発明の効果】閃亜鉛鉱型結晶構造をもつ III−V族化
合物半導体単結晶インゴットから(100)面を有する
ウェーハをスライスするときに、ウェーハは必ず鞍型に
反る。反りはウェーハ表面を(100)面としたとき、
<0バー11>方向で下に凸、<011>方向で上に凸
となる。本発明の方法にて、ウェーハをスライスするこ
とにより、ソーマークのない、すなわち平坦度の良好な
ウェーハが作成でき、ラッピング工程での研削量を少な
くすることが可能となる。ひいてはスライスウェーハの
厚さを薄くすることにより、インゴットから切り出すウ
ェーハの枚数を増加することができるという利点を有す
る。
When slicing a wafer having a (100) plane from a III-V compound semiconductor single crystal ingot having a zinc blende type crystal structure, the wafer always warps in a saddle shape. When the wafer surface is (100) plane,
It is convex downward in the <0 bar 11> direction and upward in the <011> direction. By slicing the wafer by the method of the present invention, a wafer without saw marks, that is, a wafer with good flatness can be produced, and the amount of grinding in the lapping step can be reduced. Further, by reducing the thickness of the sliced wafer, there is an advantage that the number of wafers cut out from the ingot can be increased.

【図面の簡単な説明】[Brief description of drawings]

【図1】縦型内周刃切断機のスライスの様子を示す斜視
図。
FIG. 1 is a perspective view showing a state of slicing by a vertical type inner peripheral blade cutting machine.

【図2】閃亜鉛鉱型結晶構造を示す斜視図。FIG. 2 is a perspective view showing a zinc blende type crystal structure.

【図3】閃亜鉛鉱型結晶構造の2回対称性を示す図。FIG. 3 is a diagram showing a 2-fold symmetry of a zinc blende type crystal structure.

【図4】ウェーハの反りを示す斜視図。FIG. 4 is a perspective view showing the warp of the wafer.

【図5】実施例1のスライス方向を示す図。FIG. 5 is a diagram showing a slice direction according to the first embodiment.

【図6】実施例2のスライス方向を示す図。FIG. 6 is a diagram showing a slice direction according to the second embodiment.

【図7】比較例1のスライス方向を示す図。7 is a diagram showing a slice direction of Comparative Example 1. FIG.

【図8】比較例2のスライス方向を示す図。8 is a diagram showing a slice direction of Comparative Example 2. FIG.

【符号の説明】[Explanation of symbols]

1 単結晶インゴット 2 梁 3 内周刃 1 Single crystal ingot 2 Beam 3 Inner peripheral blade

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 III−V族化合物半導体単結晶インゴッ
トを<01バー1>±10゜方向または<0バー11>
±10゜方向にスライスすることを特徴とする化合物半
導体単結晶ウェーハのスライス方法。
1. A III-V group compound semiconductor single crystal ingot in a <01 bar 1> ± 10 ° direction or <0 bar 11>.
A method of slicing a compound semiconductor single crystal wafer, which comprises slicing in a direction of ± 10 °.
JP34683492A 1992-12-25 1992-12-25 Method for slicing compound semiconductor monocrystal wafer Pending JPH06190824A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34683492A JPH06190824A (en) 1992-12-25 1992-12-25 Method for slicing compound semiconductor monocrystal wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34683492A JPH06190824A (en) 1992-12-25 1992-12-25 Method for slicing compound semiconductor monocrystal wafer

Publications (1)

Publication Number Publication Date
JPH06190824A true JPH06190824A (en) 1994-07-12

Family

ID=18386127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34683492A Pending JPH06190824A (en) 1992-12-25 1992-12-25 Method for slicing compound semiconductor monocrystal wafer

Country Status (1)

Country Link
JP (1) JPH06190824A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114311350A (en) * 2022-03-15 2022-04-12 天通控股股份有限公司 Head and tail cutting method for lithium tantalate crystal

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114311350A (en) * 2022-03-15 2022-04-12 天通控股股份有限公司 Head and tail cutting method for lithium tantalate crystal

Similar Documents

Publication Publication Date Title
JPH04276645A (en) Dicing method of compound semiconductor wafer
EP0221454B1 (en) Method of producing wafers
US12217967B2 (en) Indium phosphide substrate
US20220025545A1 (en) Sic crystalline substrates with an optimal orientation of lattice planes for fissure reduction and method of producing same
US20220189883A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
US20220199770A1 (en) Indium phosphide substrate and method for producing indium phosphide substrate
KR19980087276A (en) III-V compound semiconductor wafer
CN113207310A (en) Indium phosphide substrate, semiconductor epitaxial wafer, and manufacturing method of indium phosphide substrate
US7749325B2 (en) Method of producing gallium nitride (GaN) independent substrate, method of producing GaN crystal body, and method of producing GaN substrate
CN113207308A (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
CN113207309A (en) Indium phosphide substrate, semiconductor epitaxial wafer, and method for producing indium phosphide substrate
JP7166324B2 (en) Indium phosphide substrate, method for producing indium phosphide substrate, and semiconductor epitaxial wafer
JPH06190824A (en) Method for slicing compound semiconductor monocrystal wafer
US20220115226A1 (en) Manufacture method of a high-resistivity silicon handle wafer for a hybrid substrate structure
US12195878B2 (en) SiC crystals with an optimal orientation of lattice planes for fissure reduction and method of producing same
TWI810847B (en) Indium Phosphide Substrate
TWI781801B (en) Indium phosphide substrate, manufacturing method of indium phosphide substrate, and semiconductor epitaxial wafer
JP2001253800A (en) Thin sapphire substrate
US12065759B2 (en) Indium phosphide substrate
JPS61214421A (en) Semiconductor wafer
KR102889854B1 (en) Structural orientation of semiconductor semi-finished products and semiconductor substrates for crack reduction and method for establishing the same
WO2025104949A1 (en) Indium phosphide substrate and semiconductor epitaxial wafer
CN120322593A (en) Indium phosphide substrate and semiconductor epitaxial wafer
WO2025104951A1 (en) Indium phosphide substrate and semiconductor epitaxial wafer
JPH05251294A (en) Single-crystal gallium compound semiconductor wafer and manufacture thereof