JPH0619207Y2 - 利得制御回路 - Google Patents

利得制御回路

Info

Publication number
JPH0619207Y2
JPH0619207Y2 JP1987099836U JP9983687U JPH0619207Y2 JP H0619207 Y2 JPH0619207 Y2 JP H0619207Y2 JP 1987099836 U JP1987099836 U JP 1987099836U JP 9983687 U JP9983687 U JP 9983687U JP H0619207 Y2 JPH0619207 Y2 JP H0619207Y2
Authority
JP
Japan
Prior art keywords
circuit
gain setting
gain
emitter follower
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1987099836U
Other languages
English (en)
Other versions
JPS645523U (ja
Inventor
孝昭 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP1987099836U priority Critical patent/JPH0619207Y2/ja
Publication of JPS645523U publication Critical patent/JPS645523U/ja
Application granted granted Critical
Publication of JPH0619207Y2 publication Critical patent/JPH0619207Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Description

【考案の詳細な説明】 (産業上の利用分野) 本考案は、エミッタフォロア回路とベース接地増幅回路
で構成された広帯域アンプの利得制御回路に関する。
(従来の技術) 従来、テレビジョン映像信号等の信号増幅に用いられる
広帯域アンプの利得制御回路としては、例えば第2図の
ものが知られている。
第2図において、周波数信号源からの入力信号はトラン
ジスタ1,抵抗2で構成されるエミッタフォロア回路に
入力され、エミッタ側から出力された後にアナログスイ
ッチ群3と利得設定抵抗群4でなる回路利得設定部を通
り、次段のトランジスタ5,抵抗6,抵抗7で構成され
るベース接地増幅回路に入る。このベース接地増幅回路
の出力はコレクタ抵抗8を接続したトランジスタ5のコ
レクタからトランジスタ9,抵抗10よりなるエミッタ
フォロア回路を通して出力されている。
(考案が解決しようとする問題点) しかしながら、このような従来の広帯域アンプの利得制
御回路にあっては、アナログスイッチ群3の中でオフ状
態となっている各アナログスイッチのスイッチ端子間の
浮遊容量により高周波領域の信号成分が出力側に漏れ出
してくる。このため低い増幅利得を設定した場合(アナ
ログスイッチ群3の中の高い抵抗値の利得設定抵抗と接
続しているアナログスイッチがONとなる時)、その他
のOFFとなっているアナログスイッチの浮遊容量によ
る高周波成分の漏洩により、高周波部分の利得が低周波
部分に較べて非常に増大してしまい、アナログスイッチ
群により利得を切換えても、平坦な周波数特性のまま利
得を切換えることができないという問題があった。
(問題点を解決するための手段) 本考案は、このような従来の問題点に鑑みてなされたも
ので、利得設定スイッチの浮遊容量による高周波領域の
信号漏れがあっても平坦な周波数特性をもった増幅利得
の可変切換えができるようにした利得制御回路を提供す
ることを目的とする。
この目的を達成するため本考案にあっては、第1のエミ
ッタフォロア回路(16,17)と次段のベース接地増
幅回路(19,22,23)との間に、複数段の利得設
定抵抗(18a,18b,18c)及び利得設定スイッ
チ素子(15a,15b,15c)の直列回路を並列に
接続し、前記複数の利得設定スイッチ素子の1つを選択
的に閉じることにより利得を設定する利得制御回路にお
いて、前記複数の利得設定スイッチ素子(15a,15
b,15c)の各出力側に前記利得設定スイッチ素子
(15a,15b,15c)と対になり、前記利得設定
スイッチ素子(15a,15b,15c)とは逆の開閉
状態となる複数のバイパススイッチ素子(11a,11
b,11c)を設け、該バイパススイッチ素子(11
a,11b,11c)の出力側を前記第1のエミッタフ
ォロア回路(16,17)とは別に設けられた第2のエ
ミッタフォロア回路(12,13,14)のエミッタ電
位に接続するようにしたものである。
(作用) このような構成を備えた本考案の利得制御回路にあって
は、第1のエミッタフォロワ回路からの信号は、オン状
態にある利得設定スイッチ素子に接続している利得設定
抵抗を通過して次段のベース接地増幅回路に入力され、
利得設定スイッチ素子により選択された利得設定抵抗に
よる回路利得が得られる。
このとき、オフ状態にある他の利得設定スイッチ素子に
設けているバイパス用スイッチ素子はスイッチオンに動
作するため、オフ状態にある利得設定スイッチ素子のス
イッチ端子間の浮遊容量により漏れてくる高周波成分は
バイパス用スイッチ素子によって別途設けた第2のエミ
ッタフォロワ回路のエミッタフォロア電位にバイパスさ
れ、漏れ出した高周波分は次段のベース接地増幅回路に
は入力されなくなり、利得切換えを行なっても平坦な周
波数特性が得られる。
また、バイパス用スイッチ素子は別途設けた第2のエミ
ッタフォロワ回路のエミッタ電位に漏れ出した高周波成
分をバイパスするために直流的にもバランスをとること
ができ、ベース接地増幅回路の出力に電位変動を生じな
い。
更に、第2のエミッタフォロア回路とベース接地増幅回
路を同じベース接地型トランジスタ回路で構成すること
により、温度変化の点についても安定した出力を得るこ
とができるという効果を有する。
(実施例) 第1図は本考案の一実施例を示した回路図である。
第1図において、トランジスタ16とそのエミッタに接
続した抵抗17とによって周波数信号源で示す入力信
号、例えばテレビジョン映像信号の信号入力を受けるエ
ミッタフォロア回路が構成され、このエミッタフォロア
回路に入力した信号はトランジスタ16のエミッタから
出力される。
トランジスタ16、抵抗17でなるエミッタフォロア回
路に続いては、後の説明で明らかにする利得設定回路部
を間に介してトランジスタ19、そのエミッタに接続し
た抵抗22及びコレクタに接続した抵抗23でなるベー
ス接地増幅回路が設けられる。このベース接地増幅回路
の出力はトランジスタ19のエミッタから取り出され、
トランジスタ20と抵抗21でなるエミッタフォロア回
路を介して出力されるようになる。
トランジスタ16と抵抗17でなるエミッタフォロア回
路と、トランジスタ19、抵抗22,23でなるベース
接地増幅回路の間には利得設定用のアナログスイッチ1
5a,15b,15c…のそれぞれに利得設定抵抗18
a,18b,18c…の直列接続回路を並列接続した利
得設定回路が設けられる。ここで利得設定抵抗18a,
18b,18c…のそれぞれは異った抵抗値をもってお
り、アナログスイッチ15a,15b,15cの内、例
えば図示のようにアナログスイッチ15cをスイッチオ
ンすると、利得設定抵抗18cがアナログスイッチ15
cを介してエミッタフォロア回路と次段のベース接地増
幅回路との間に接続されて利得設定抵抗18cの抵抗値
に依存した増幅利得を設定することができる。
このような利得制御回路の構成は従来と同じであるが、
これに加えて本考案にあっては、利得設定用のアナログ
スイッチ15a,15b,15c…の各々にバイパス用
のアナログスイッチ11a,11b,11c…を設けて
いる。バイパス用のアナログスイッチ11a,11b,
11c…のそれぞれは、一端を利得設定用のアナログス
イッチ15a,15b,15c…の出力側に接続し、他
端は共通接続することで別途設けたトランジスタ12、
抵抗13及びコンデンサ14でなる他のエミッタフォロ
ア回路回路のエミッタ電位に接続している。またバイパ
ス用のアナログスイッチ11a,11b,11c…のそ
れぞれは、利得設定用のアナログスイッチ15a,15
b,15c…と逆のスイッチ動作を行うもので、例えば
図示のように利得設定用のアナログスイッチ15a,1
5bがスイッチオフのときには、バイパス用のアナログ
スイッチ11a,11bはスイッチオン状態におかれ、
利得設定用のアナログスイッチ15cのようにスイッチ
オンのときにはバイパス用のアナログスイッチ11cは
スイッチオフに切換わる。
次に第1図の実施例の動作を説明する。
周波数源からの入力信号、例えば広い周波数帯域をもっ
たテレビジョン映像信号はトランジスタ16、抵抗17
で構成されたエミッタフォロア回路を通過した後、例え
ば利得設定用アナログスイッチ15cがオン状態にある
ことから、利得設定抵抗18cを通過して次段のトラン
ジスタ19、抵抗22,23でなるベース接地増幅回路
に入力して増幅され、トランジスタ19のコレクタより
トランジスタ20、抵抗21でなるエミッタフォロア回
路を介して出力される。
このとき利得設定回路に設けた利得設定用のアナログス
イッチ15a,15bはオフ状態にあり、そのスイッチ
端子間に存在する浮遊容量によってエミッタフォロア回
路からの信号に含まれる高周波成分が出力側に漏れ出す
ようになる。このときスイッチオフ状態にある利得設定
用のアナログスイッチ15a,15bに設けたバイパス
用のアナログスイッチ11a,11bはスイッチオン状
態に切換わって利得設定用のアナログスイッチ15a,
15bの出力側をトランジスタ12、抵抗13及びコン
デンサ14でなるエミッタフォロア回路のエミッタ電位
に接続しており、このためオフ状態にあるアナログスイ
ッチ15a,15bの浮遊容量により漏れ出した高周波
成分はスイッチオン状態にあるバイパス用のアナログス
イッチ11a,11bを通ってトランジスタ12、抵抗
13及びコンデンサ14でなるエミッタフォロア回路の
エミッタ電位にバイパスされ、その結果、浮遊容量によ
り漏れ出した高周波成分が次段のベース接地増幅回路に
入力されなくなり、制御利得の周波数特性は平坦となっ
た良好な周波数特性となる。
一方、バイパス用のアナログスイッチ11a,11bは
トランジスタ12、抵抗13及びコンデンサ14でなる
エミッタフォロア回路のエミッタ電位に浮遊容量を通し
て漏れ出した高周波成分をバイパスするために直流的に
もバランスしており、ベース接地増幅回路の出力に電位
変動(直流レベルの変動)を生ずることはない。
更に、ベース接地増幅回路(19,22,23)はトラ
ンジスタ19のベースが接地されていて電位が固定され
ているので、このままではトランジスタの特性から温度
が変動するとコレクタ出力に電位変動が現れるが、本願
では第1図に示すように、ベース接地増幅回路(19,
22,23)と第2のエミッタフォロア回路(12,1
3,14)は同じベース接地型トランジスタ回路で構成
されているので、ベース接地増幅回路(19,22,2
3)のコレクタ出力に電位変動が現れると第2のエミッ
タフォロア回路(12,13,14)も同様に電位変動
が発生し、これらの2つの回路の各エミッタ間には温度
変化による電位差が発生しなくなり、結果としてベース
接地増幅回路(19,22,23)のコレクタ出力が温
度変化により不安定とならない。
(考案の効果) 以上説明してきたように本考案によれば、エミッタフォ
ロア回路とベース接地増幅回路で構成される広帯域増幅
器において、利得設定抵抗をアナログスイッチで切換え
て回路利得を可変する場合に、オフ状態にあるアナログ
スイッチの端子間容量により出力側に漏れ出してくる高
周波信号成分は各利得設定用のアナログスイッチ毎に設
けたバイパス用のアナログスイッチのスイッチオンによ
りアース側にバイパスされるため、アナログスイッチの
切換えにより増幅利得を可変しても平坦な周波数特性を
保持したまま増幅利得を切換えることができる。
また、浮遊容量により漏れ出した周波数信号成分をバイ
パスするアナログスイッチのアース側は、別途設けられ
た第2のエミッタフォロア回路のエミッタ電位に接続さ
れるため、高周波信号成分のバイパスを行っても直流的
にバランスさせることができ、ベース接地増幅回路の出
力信号におけるDC電位の変動を防止することができ
る。
更に、第2のエミッタフォロア回路とベース接地増幅回
路を同じベース接地型トランジスタ回路で構成すること
により、温度変化の点についても安定した出力を得るこ
とができるという効果を有する。
【図面の簡単な説明】
第1図は本考案の一実施例を示した回路図、第2図は従
来例を示した回路図である。11a〜11c:バイパス
用のアナログスイッチ 15a〜15c:利得設定用のアナログスイッチ 18a〜18c:利得設定抵抗 12,16,19,20:トランジスタ 13,17,21,22,23:抵抗

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項1】第1のエミッタフォロア回路と次段のベー
    ス接地増幅回路との間に、複数段の利得設定抵抗及び利
    得設定スイッチ素子の直列回路を並列に接続し、前記複
    数の利得設定スイッチ素子の1つを選択的に閉じること
    により利得を設定する利得制御回路において、 前記複数の利得設定スイッチ素子の各出力側に前記利得
    設定スイッチ素子と対になり、前記利得設定スイッチ素
    子とは逆の開閉状態となる複数のバイパススイッチ素子
    を設け、該バイパススイッチ素子の出力側を前記第1の
    エミッタフォロア回路とは別に設けられた第2のエミッ
    タフォロア回路のエミッタ電位に接続することを特徴と
    する利得制御回路。
JP1987099836U 1987-06-29 1987-06-29 利得制御回路 Expired - Lifetime JPH0619207Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1987099836U JPH0619207Y2 (ja) 1987-06-29 1987-06-29 利得制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1987099836U JPH0619207Y2 (ja) 1987-06-29 1987-06-29 利得制御回路

Publications (2)

Publication Number Publication Date
JPS645523U JPS645523U (ja) 1989-01-12
JPH0619207Y2 true JPH0619207Y2 (ja) 1994-05-18

Family

ID=31327364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1987099836U Expired - Lifetime JPH0619207Y2 (ja) 1987-06-29 1987-06-29 利得制御回路

Country Status (1)

Country Link
JP (1) JPH0619207Y2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239832A (ja) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 可変利得増幅器
KR101248438B1 (ko) * 2010-12-20 2013-03-28 미쓰비시덴키 가부시키가이샤 전력증폭기

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7711293A (nl) * 1976-10-29 1978-05-03 Tektronix Inc Spaakverzwakker.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009239832A (ja) * 2008-03-28 2009-10-15 Nippon Telegr & Teleph Corp <Ntt> 可変利得増幅器
KR101248438B1 (ko) * 2010-12-20 2013-03-28 미쓰비시덴키 가부시키가이샤 전력증폭기

Also Published As

Publication number Publication date
JPS645523U (ja) 1989-01-12

Similar Documents

Publication Publication Date Title
US3641450A (en) Gain controlled differential amplifier circuit
US5491447A (en) Operational transconductance amplifier with independent transconductance and common mode feedback control
US4381487A (en) Resonator coupled differential amplifier
JPH0414525B2 (ja)
US4949054A (en) Temperature stable oscillator
JPH1079646A (ja) マルチバンドチューナ用の切換え可能バンドパスフィルタ
RU94029890A (ru) Комбинация детектора и частотноизбирательного фильтра
US4340868A (en) Current mode biquadratic active filter
JP3664010B2 (ja) アナログ・スイッチ回路
US4105945A (en) Active load circuits
US5760641A (en) Controllable filter arrangement
US5847605A (en) Folded active filter
JP3055627B2 (ja) 直流阻止増幅器
US3550087A (en) Video switching circuit
US2936424A (en) Transistor amplifier
US4365206A (en) Differential amplifier
US4598256A (en) Tuned phase stable limiter amplifier
JP3246624B2 (ja) Fetスイッチ回路
US4095188A (en) Cascaded amplifier with frequency sensitive coupling
JPH0122261Y2 (ja)
JPS6251812A (ja) 広帯域負帰還増幅回路
JP2564341B2 (ja) 高周波信号切換回路を用いた平衡変換回路
US3961278A (en) Transistor amplifier
JPH06152263A (ja) 増幅器
US4303890A (en) Circuit arrangement for transferring a signal