JPH0619423A - マトリクス表示装置の駆動回路 - Google Patents
マトリクス表示装置の駆動回路Info
- Publication number
- JPH0619423A JPH0619423A JP17842992A JP17842992A JPH0619423A JP H0619423 A JPH0619423 A JP H0619423A JP 17842992 A JP17842992 A JP 17842992A JP 17842992 A JP17842992 A JP 17842992A JP H0619423 A JPH0619423 A JP H0619423A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- display
- display device
- encoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 本発明はマトリクス表示装置の駆動回路に関
し、回路コストの増加を抑えつつ、デコーダ回路の規模
を低減するマトリクス表示装置の駆動回路を提供するこ
とを目的としている。 【構成】 複数の表示画素をマトリクス状に配置してな
るマトリクス表示装置の該各表示画素に対し、所定の表
示データに対応する駆動電圧を印加して該各表示画素に
より階調表示を行うマトリクス表示装置の駆動回路であ
って、前記表示データを符号化する符号化手段である符
号化回路１と、該符号化回路１によって符号化された符
号化データを保持するデータ保持手段であるデータレジ
スタ２と、該データレジスタ２に保持された符号化デー
タに基づいて前記表示画素に所定の駆動電圧を印加する
電圧印加手段３とを備えるように構成する。
し、回路コストの増加を抑えつつ、デコーダ回路の規模
を低減するマトリクス表示装置の駆動回路を提供するこ
とを目的としている。 【構成】 複数の表示画素をマトリクス状に配置してな
るマトリクス表示装置の該各表示画素に対し、所定の表
示データに対応する駆動電圧を印加して該各表示画素に
より階調表示を行うマトリクス表示装置の駆動回路であ
って、前記表示データを符号化する符号化手段である符
号化回路１と、該符号化回路１によって符号化された符
号化データを保持するデータ保持手段であるデータレジ
スタ２と、該データレジスタ２に保持された符号化デー
タに基づいて前記表示画素に所定の駆動電圧を印加する
電圧印加手段３とを備えるように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、マトリクス表示装置の
駆動回路に係り、詳しくは、例えば、液晶表示装置等の
フラットパネルディスプレイの駆動回路の分野に用いて
好適な、多階調表示のマトリクス表示装置の駆動回路に
関する。 ［発明の背景］近年、例えば、コンピュータシステム等
の情報端末装置の小型化に伴い、その表示装置として小
型で低消費電力の液晶表示装置が数多く開発されてい
る。
駆動回路に係り、詳しくは、例えば、液晶表示装置等の
フラットパネルディスプレイの駆動回路の分野に用いて
好適な、多階調表示のマトリクス表示装置の駆動回路に
関する。 ［発明の背景］近年、例えば、コンピュータシステム等
の情報端末装置の小型化に伴い、その表示装置として小
型で低消費電力の液晶表示装置が数多く開発されてい
る。
【０００２】中でもＴＦＴ（Thin Film Transistor）に
よるアクティブマトリクス型のカラー液晶表示装置は、
その優れた表示品質から従来のＣＲＴ（Cathode Ray Tu
be）に代わる表示装置として期待されている。しかし、
ＴＦＴアクティブマトリクス型カラー液晶表示装置は、
前述のような利点があるものの多階調の駆動回路はコス
トが高く、このためＣＲＴと比較して高価な表示装置と
なる。
よるアクティブマトリクス型のカラー液晶表示装置は、
その優れた表示品質から従来のＣＲＴ（Cathode Ray Tu
be）に代わる表示装置として期待されている。しかし、
ＴＦＴアクティブマトリクス型カラー液晶表示装置は、
前述のような利点があるものの多階調の駆動回路はコス
トが高く、このためＣＲＴと比較して高価な表示装置と
なる。
【０００３】そこで、ＴＦＴアクティブマトリクス型カ
ラー液晶表示装置の駆動回路の低コスト化が要求され
る。
ラー液晶表示装置の駆動回路の低コスト化が要求され
る。
【０００４】
【従来の技術】従来のこの種のマトリクス表示装置の駆
動回路としては、例えば、図５に示すようなものがあ
る。図５は８階調表示の駆動回路の１出力分の要部構成
を示す。このマトリクス表示装置の駆動回路は、液晶表
示装置に設けられた複数のデータ電極のそれぞれに接続
する駆動線ＤＬを介して、このデータ電極を駆動するす
るための電源電圧を供給する電源電圧供給手段１０と、
電源電圧供給手段１０とデータ電極に接続する駆動線Ｄ
Ｌとのオン・オフを行うアナログスイッチ１１と、所定
の表示データに基づいてアナログスイッチ１１のオン・
オフを制御するデコーダ回路１２とから構成されてい
る。
動回路としては、例えば、図５に示すようなものがあ
る。図５は８階調表示の駆動回路の１出力分の要部構成
を示す。このマトリクス表示装置の駆動回路は、液晶表
示装置に設けられた複数のデータ電極のそれぞれに接続
する駆動線ＤＬを介して、このデータ電極を駆動するす
るための電源電圧を供給する電源電圧供給手段１０と、
電源電圧供給手段１０とデータ電極に接続する駆動線Ｄ
Ｌとのオン・オフを行うアナログスイッチ１１と、所定
の表示データに基づいてアナログスイッチ１１のオン・
オフを制御するデコーダ回路１２とから構成されてい
る。
【０００５】電源電圧供給手段１０は、階調数に対応す
る８種類の電源電圧Ｖ1 〜Ｖ8 を供給するものであり、
電源電圧Ｖ1 〜Ｖ8 は、それぞれ２Ｖから５Ｖの範囲の
電圧を等分した値となっている。アナログスイッチ１１
は、電源電圧供給手段１０から供給される８種類の電源
電圧Ｖ1 〜Ｖ8 に対応して設けられた８個のスイッチＳ
Ｗ０〜ＳＷ７からなり、スイッチＳＷ０〜ＳＷ７のいず
れか１つだけをオンすることにより、電源電圧Ｖ 1 〜Ｖ
8 中のいずれか１つの電源電圧を駆動線ＤＬに出力する
ものである。
る８種類の電源電圧Ｖ1 〜Ｖ8 を供給するものであり、
電源電圧Ｖ1 〜Ｖ8 は、それぞれ２Ｖから５Ｖの範囲の
電圧を等分した値となっている。アナログスイッチ１１
は、電源電圧供給手段１０から供給される８種類の電源
電圧Ｖ1 〜Ｖ8 に対応して設けられた８個のスイッチＳ
Ｗ０〜ＳＷ７からなり、スイッチＳＷ０〜ＳＷ７のいず
れか１つだけをオンすることにより、電源電圧Ｖ 1 〜Ｖ
8 中のいずれか１つの電源電圧を駆動線ＤＬに出力する
ものである。
【０００６】デコーダ回路１２は、外部から入力される
３ビットのデジタル入力Ｄ2 〜Ｄ0からなる表示データ
に基づいてアナログスイッチ１１中のいずれか１つのス
イッチのみをオンするように制御するものである。［表
１］にデジタル入力Ｄ2 〜Ｄ0 と選択される電圧との関
係を示す。
３ビットのデジタル入力Ｄ2 〜Ｄ0からなる表示データ
に基づいてアナログスイッチ１１中のいずれか１つのス
イッチのみをオンするように制御するものである。［表
１］にデジタル入力Ｄ2 〜Ｄ0 と選択される電圧との関
係を示す。
【０００７】
【表１】
【０００８】以上の構成において、例えば、デジタル入
力として“０１０”が入力された場合、デコーダ回路１
２によってスイッチＳＷ２のみがオンとなり（図５参
照）、電源電圧Ｖ3 が駆動線ＤＬを介してデータ電極に
与えられ、所定の階調が表示される。しかし、このよう
な構成では必要とする階調分の電源電圧とスイッチとが
必要となり、これは多階調表示を行うためのネックとな
る。
力として“０１０”が入力された場合、デコーダ回路１
２によってスイッチＳＷ２のみがオンとなり（図５参
照）、電源電圧Ｖ3 が駆動線ＤＬを介してデータ電極に
与えられ、所定の階調が表示される。しかし、このよう
な構成では必要とする階調分の電源電圧とスイッチとが
必要となり、これは多階調表示を行うためのネックとな
る。
【０００９】そこで、本出願人は以前、特願平２−２５
９３００号及び特願平３−１１６０３６号、すなわち、
図６に示すような駆動回路を提案している。図６は１６
階調表示の駆動回路の１出力分の要部構成を示す。この
マトリクス表示装置の駆動回路は、図５に示す駆動回路
と同様に、液晶表示装置に設けられた複数のデータ電極
のそれぞれに接続する駆動線ＤＬを介して、このデータ
電極を駆動するするための電源電圧を供給する電源電圧
供給手段１０と、電源電圧供給手段１０とデータ電極に
接続する駆動線ＤＬとのオン・オフを行うアナログスイ
ッチ１１と、所定の表示データに基づいてアナログスイ
ッチ１１のオン・オフを制御するデコーダ回路１２とか
ら構成されている。
９３００号及び特願平３−１１６０３６号、すなわち、
図６に示すような駆動回路を提案している。図６は１６
階調表示の駆動回路の１出力分の要部構成を示す。この
マトリクス表示装置の駆動回路は、図５に示す駆動回路
と同様に、液晶表示装置に設けられた複数のデータ電極
のそれぞれに接続する駆動線ＤＬを介して、このデータ
電極を駆動するするための電源電圧を供給する電源電圧
供給手段１０と、電源電圧供給手段１０とデータ電極に
接続する駆動線ＤＬとのオン・オフを行うアナログスイ
ッチ１１と、所定の表示データに基づいてアナログスイ
ッチ１１のオン・オフを制御するデコーダ回路１２とか
ら構成されている。
【００１０】但し、電源電圧供給手段１０は、階調数に
対応する１６種類の電源電圧を供給するものではなく、
９種類の電源電圧Ｖ1 〜Ｖ9 を供給するものであり、ア
ナログスイッチ１１は、電源電圧供給手段１０から供給
される９種類の電源電圧Ｖ1〜Ｖ9 に対応して設けられ
た９個のスイッチＳＷ０〜ＳＷ８からなり、スイッチＳ
Ｗ０〜ＳＷ８のいずれか１つだけ、あるいは隣接する２
つのスイッチをオンすることにより、電源電圧Ｖ1 〜Ｖ
9 中のいずれか１つの電源電圧、あるいは隣接する２つ
の電源電圧の分圧を駆動線ＤＬに出力するものである。
対応する１６種類の電源電圧を供給するものではなく、
９種類の電源電圧Ｖ1 〜Ｖ9 を供給するものであり、ア
ナログスイッチ１１は、電源電圧供給手段１０から供給
される９種類の電源電圧Ｖ1〜Ｖ9 に対応して設けられ
た９個のスイッチＳＷ０〜ＳＷ８からなり、スイッチＳ
Ｗ０〜ＳＷ８のいずれか１つだけ、あるいは隣接する２
つのスイッチをオンすることにより、電源電圧Ｖ1 〜Ｖ
9 中のいずれか１つの電源電圧、あるいは隣接する２つ
の電源電圧の分圧を駆動線ＤＬに出力するものである。
【００１１】デコーダ回路１２は、外部から入力される
４ビットのデジタル入力Ｄ3 〜Ｄ0からなる表示データ
に基づいてアナログスイッチ１１中のいずれか１つ、あ
るいは隣接する２つのスイッチをオンするように制御す
るものである。［表２］にデジタル入力Ｄ3 〜Ｄ0 と選
択される電圧との関係を示す。
４ビットのデジタル入力Ｄ3 〜Ｄ0からなる表示データ
に基づいてアナログスイッチ１１中のいずれか１つ、あ
るいは隣接する２つのスイッチをオンするように制御す
るものである。［表２］にデジタル入力Ｄ3 〜Ｄ0 と選
択される電圧との関係を示す。
【００１２】
【表２】
【００１３】以上の構成において、例えば、デジタル入
力として“０１１１”が入力された場合、デコーダ回路
１２によってスイッチＳＷ３及びＳＷ４がオンとなり
（図６参照）、電源電圧Ｖ4 及びＶ5 の分圧が駆動線Ｄ
Ｌを介してデータ電極に与えられ、所定の階調が表示さ
れる。［表３］に表示する階調とオンするスイッチとの
関係を示す。
力として“０１１１”が入力された場合、デコーダ回路
１２によってスイッチＳＷ３及びＳＷ４がオンとなり
（図６参照）、電源電圧Ｖ4 及びＶ5 の分圧が駆動線Ｄ
Ｌを介してデータ電極に与えられ、所定の階調が表示さ
れる。［表３］に表示する階調とオンするスイッチとの
関係を示す。
【００１４】
【表３】
【００１５】すなわち、この場合、１個のスイッチが選
択されると、８種類の電源電圧の中から所定の電源電圧
を出力することで、図５に示す従来例と同様に８階調の
階調表示ができるとともに、２個のスイッチが選択され
ると、オン抵抗による分圧により、さらに８階調の階調
表示ができ、合わせて１６階調（実際は１７階調）の階
調表示が可能となる。
択されると、８種類の電源電圧の中から所定の電源電圧
を出力することで、図５に示す従来例と同様に８階調の
階調表示ができるとともに、２個のスイッチが選択され
ると、オン抵抗による分圧により、さらに８階調の階調
表示ができ、合わせて１６階調（実際は１７階調）の階
調表示が可能となる。
【００１６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来のマトリクス表示装置の駆動回路にあっては、
１６レベルの電源電圧を得るために、表示データＤ3 〜
Ｄ0 に基づいてアナログスイッチ１１のオン・オフを制
御する必要性から、表示データＤ3 〜Ｄ0 をデコードし
てスイッチＳＷ０〜ＳＷ８のオン・オフを制御するとい
う構成となっていたため、以下に述べるような問題点が
あった。
うな従来のマトリクス表示装置の駆動回路にあっては、
１６レベルの電源電圧を得るために、表示データＤ3 〜
Ｄ0 に基づいてアナログスイッチ１１のオン・オフを制
御する必要性から、表示データＤ3 〜Ｄ0 をデコードし
てスイッチＳＷ０〜ＳＷ８のオン・オフを制御するとい
う構成となっていたため、以下に述べるような問題点が
あった。
【００１７】すなわち、例えば、図５に示す従来例で
は、スイッチＳＷ２は表示データが２（“０１０”）の
場合にのみオンするため、／Ｄ2 ×Ｄ1 ×／Ｄ0 （以
下、／はトップバーを示す）に示す３入力アンドゲート
によって制御できるが、図６に示す従来例では、スイッ
チＳＷ２は表示データが３，４，５（“００１１”，
“０１００”，“０１０１”）の場合にオンする必要が
あるため、／Ｄ3×／Ｄ2 ×Ｄ1 ×Ｄ0 ＋／Ｄ3 ×Ｄ2
×／Ｄ1 で示すようなデコードが必要であり、図５に示
す駆動回路と比較して、デコード回路の規模が２倍程度
に増大するということになる。
は、スイッチＳＷ２は表示データが２（“０１０”）の
場合にのみオンするため、／Ｄ2 ×Ｄ1 ×／Ｄ0 （以
下、／はトップバーを示す）に示す３入力アンドゲート
によって制御できるが、図６に示す従来例では、スイッ
チＳＷ２は表示データが３，４，５（“００１１”，
“０１００”，“０１０１”）の場合にオンする必要が
あるため、／Ｄ3×／Ｄ2 ×Ｄ1 ×Ｄ0 ＋／Ｄ3 ×Ｄ2
×／Ｄ1 で示すようなデコードが必要であり、図５に示
す駆動回路と比較して、デコード回路の規模が２倍程度
に増大するということになる。
【００１８】［目的］そこで本発明は、回路コストの増
加を抑えつつ、デコーダ回路の規模を低減するマトリク
ス表示装置の駆動回路を提供することを目的としてい
る。
加を抑えつつ、デコーダ回路の規模を低減するマトリク
ス表示装置の駆動回路を提供することを目的としてい
る。
【００１９】
【課題を解決するための手段】本発明によるマトリクス
表示装置の駆動回路は上記目的達成のため、その原理図
を図１に示すように、複数の表示画素をマトリクス状に
配置してなるマトリクス表示装置の該各表示画素に対
し、所定の表示データに対応する駆動電圧を印加して該
各表示画素により階調表示を行うマトリクス表示装置の
駆動回路であって、前記表示データを符号化する符号化
手段である符号化回路１と、該符号化回路１によって符
号化された符号化データを保持するデータ保持手段であ
るデータレジスタ２と、該データレジスタ２に保持され
た符号化データに基づいて前記表示画素に所定の駆動電
圧を印加する電圧印加手段３とを備えるように構成して
いる。
表示装置の駆動回路は上記目的達成のため、その原理図
を図１に示すように、複数の表示画素をマトリクス状に
配置してなるマトリクス表示装置の該各表示画素に対
し、所定の表示データに対応する駆動電圧を印加して該
各表示画素により階調表示を行うマトリクス表示装置の
駆動回路であって、前記表示データを符号化する符号化
手段である符号化回路１と、該符号化回路１によって符
号化された符号化データを保持するデータ保持手段であ
るデータレジスタ２と、該データレジスタ２に保持され
た符号化データに基づいて前記表示画素に所定の駆動電
圧を印加する電圧印加手段３とを備えるように構成して
いる。
【００２０】なお、前記電圧印加手段３は、前記データ
保持手段に保持された符号化データを解読するデコーダ
４と、予め用意されたｎレベルの駆動電圧の中から該デ
コーダ４により解読されたデータに基づいて該ｎ個の駆
動電圧の１つ、あるいは隣接する２つの駆動電圧を選択
するアナログスイッチ５とを有し、ｎより多くの電圧レ
ベルの駆動電圧を印加するように構成することがことが
好ましい。
保持手段に保持された符号化データを解読するデコーダ
４と、予め用意されたｎレベルの駆動電圧の中から該デ
コーダ４により解読されたデータに基づいて該ｎ個の駆
動電圧の１つ、あるいは隣接する２つの駆動電圧を選択
するアナログスイッチ５とを有し、ｎより多くの電圧レ
ベルの駆動電圧を印加するように構成することがことが
好ましい。
【００２１】この場合、前記符号化回路１は、前記表示
データを交番２進符号化することや、また、前記データ
レジスタ２に表示データのビット数よりも多いビット数
のデータを保持し、前記符号化回路１は、前記表示デー
タを冗長符号化することが有効である。
データを交番２進符号化することや、また、前記データ
レジスタ２に表示データのビット数よりも多いビット数
のデータを保持し、前記符号化回路１は、前記表示デー
タを冗長符号化することが有効である。
【００２２】
【作用】本発明では、符号化手段によって表示データ
が、例えば、交番２進符合化、あるいは、冗長符号化等
により符号化され、符号化されたデータに基づいてデコ
ードされるため、表示データのデコードが簡略化され
る。すなわち、アナログスイッチの組み合わせにより複
数の電源電圧が生成されることによって回路コストの増
加が抑えられ、表示データのデコードが簡略化されるこ
とによってデコーダ回路の規模が低減される。
が、例えば、交番２進符合化、あるいは、冗長符号化等
により符号化され、符号化されたデータに基づいてデコ
ードされるため、表示データのデコードが簡略化され
る。すなわち、アナログスイッチの組み合わせにより複
数の電源電圧が生成されることによって回路コストの増
加が抑えられ、表示データのデコードが簡略化されるこ
とによってデコーダ回路の規模が低減される。
【００２３】
【実施例】以下、本発明を図面に基づいて説明する。図
２は本発明に係るマトリクス表示装置の駆動回路の一実
施例を示す図であり、その要部構成を示す概略ブロック
図である。まず、構成を説明する。
２は本発明に係るマトリクス表示装置の駆動回路の一実
施例を示す図であり、その要部構成を示す概略ブロック
図である。まず、構成を説明する。
【００２４】なお、図２において、図１に示した原理図
に付された番号と同一番号は同一部分を示す。また、本
実施例の図示しない要部は図６に示す従来例と同一構成
である。本実施例のマトリクス表示装置の駆動回路は、
大別して、符号化手段である符号化回路１、データ保持
手段であるデータレジスタ２、電圧印加手段３からな
り、電圧印加手段はデコーダ４、アナログスイッチ５か
ら構成されている。
に付された番号と同一番号は同一部分を示す。また、本
実施例の図示しない要部は図６に示す従来例と同一構成
である。本実施例のマトリクス表示装置の駆動回路は、
大別して、符号化手段である符号化回路１、データ保持
手段であるデータレジスタ２、電圧印加手段３からな
り、電圧印加手段はデコーダ４、アナログスイッチ５か
ら構成されている。
【００２５】なお、６はシフトレジスタ、７はラッチで
ある。符号化回路１は、表示データを所定の符号化手順
に基づいて符号化するものである。データレジスタ２
は、符号化回路１によって符号化されたデータを複数画
素分、すなわち、４ビット（１６階調）×８０画素分、
順次保持するためのレジスタである。
ある。符号化回路１は、表示データを所定の符号化手順
に基づいて符号化するものである。データレジスタ２
は、符号化回路１によって符号化されたデータを複数画
素分、すなわち、４ビット（１６階調）×８０画素分、
順次保持するためのレジスタである。
【００２６】シフトレジスタ６は、データレジスタ２を
順次選択するための８０ビットのレジスタである。ラッ
チ７は、データレジスタ２に保持されたデータを一水平
期間のタイミングだけ保持する４ビット×８０画素分の
ラッチ回路である。デコーダ４は、ラッチされたデータ
に基づいてアナログスイッチ５に対する制御信号を出力
するものである。
順次選択するための８０ビットのレジスタである。ラッ
チ７は、データレジスタ２に保持されたデータを一水平
期間のタイミングだけ保持する４ビット×８０画素分の
ラッチ回路である。デコーダ４は、ラッチされたデータ
に基づいてアナログスイッチ５に対する制御信号を出力
するものである。
【００２７】アナログスイッチ５は、図６に示す従来例
と同様に、９種類の電源電圧から所定の電源電圧を選択
するための９個×８０画素分のスイッチである。なお、
本実施例における表示データは１６階調、すなわち、４
ビットの信号であり、図６に関して示した［表２］と同
様に、各画素の表示輝度の暗→明に対応して、“０００
０”→“１１１１”となっている。
と同様に、９種類の電源電圧から所定の電源電圧を選択
するための９個×８０画素分のスイッチである。なお、
本実施例における表示データは１６階調、すなわち、４
ビットの信号であり、図６に関して示した［表２］と同
様に、各画素の表示輝度の暗→明に対応して、“０００
０”→“１１１１”となっている。
【００２８】次に作用を説明する。まず、符号化回路１
によって表示装置に表示すべき表示データが、［表４］
に示すように符号化される。
によって表示装置に表示すべき表示データが、［表４］
に示すように符号化される。
【００２９】
【表４】
【００３０】具体的には、表示データ（輝度）の順番に
対して、符号化されたデータの１ビットのみが変化する
交番２進符号化による変換、例えば、３→２、４→６、
５→１４（“００１１”→“００１０”，“０１００”
→“０１１０”，“０１０１”→“１１１０”）のよう
に変換が行われる。この結果、スイッチＳＷ２を制御す
るためのデコーダ４は、ラッチ７からのデータが２，
６，１４となる場合の信号をデコードすれば良く、これ
は／Ｄ3 ×Ｄ 1 ×／Ｄ0 ＋Ｄ2 ×Ｄ1 ×／Ｄ0 で表せる
ため、図３に示すように、従来のデコード回路に存在し
た４入力のアンドゲートがなくなるために、従来よりも
回路規模を縮小できる。
対して、符号化されたデータの１ビットのみが変化する
交番２進符号化による変換、例えば、３→２、４→６、
５→１４（“００１１”→“００１０”，“０１００”
→“０１１０”，“０１０１”→“１１１０”）のよう
に変換が行われる。この結果、スイッチＳＷ２を制御す
るためのデコーダ４は、ラッチ７からのデータが２，
６，１４となる場合の信号をデコードすれば良く、これ
は／Ｄ3 ×Ｄ 1 ×／Ｄ0 ＋Ｄ2 ×Ｄ1 ×／Ｄ0 で表せる
ため、図３に示すように、従来のデコード回路に存在し
た４入力のアンドゲートがなくなるために、従来よりも
回路規模を縮小できる。
【００３１】図３（ａ）に従来のデコード回路、図３
（ｂ）に本実施例のデコード回路の回路構成例を示す。
すなわち、他のアナログスイッチの制御用のデコーダも
同様に回路規模を縮小でき、特に、本実施例では同じ回
路が８０個存在するため、全体としてかなりの回路規模
が低減できる。
（ｂ）に本実施例のデコード回路の回路構成例を示す。
すなわち、他のアナログスイッチの制御用のデコーダも
同様に回路規模を縮小でき、特に、本実施例では同じ回
路が８０個存在するため、全体としてかなりの回路規模
が低減できる。
【００３２】また、符号化の方法としては［表４］に示
すものに限らず、例えば、［表５］に示すような交番２
進符号化、あるいは他の符号化でもよく、最終的にデコ
ーダの回路が低減できる符号化がおこなわれればよい。
すものに限らず、例えば、［表５］に示すような交番２
進符号化、あるいは他の符号化でもよく、最終的にデコ
ーダの回路が低減できる符号化がおこなわれればよい。
【００３３】
【表５】
【００３４】この具体例を［表６］に基づいて説明す
る。
る。
【００３５】
【表６】
【００３６】［表６］に示す符号化は、４ビットの表示
データを、一旦、５ビットのデータに変換したものであ
り、この場合、変換されたデータには冗長な部分ができ
るため、これを利用してデコーダを簡略化したものであ
る。すなわち、冗長部分に着目して、例えば、３→１
１、４→１０、５→２（“００１１”→“１０１１”，
“０１００”→“１０１０”，“０１０１”→“００１
０”）のように変換が行われ、変換されたデータにおい
て、３はＤＯＮ’ＴＣＡＲＥとなるため、スイッチＳＷ
２の制御は、／Ｄ4 ×／Ｄ2 ×Ｄ1 で示すようなデコー
ドにより行うことができるため、図２においてデータレ
ジスタ２、及びラッチ７を１ビット分付加するだけで、
図４に示すように、従来の半分以下の回路でデコード回
路が実現できる。
データを、一旦、５ビットのデータに変換したものであ
り、この場合、変換されたデータには冗長な部分ができ
るため、これを利用してデコーダを簡略化したものであ
る。すなわち、冗長部分に着目して、例えば、３→１
１、４→１０、５→２（“００１１”→“１０１１”，
“０１００”→“１０１０”，“０１０１”→“００１
０”）のように変換が行われ、変換されたデータにおい
て、３はＤＯＮ’ＴＣＡＲＥとなるため、スイッチＳＷ
２の制御は、／Ｄ4 ×／Ｄ2 ×Ｄ1 で示すようなデコー
ドにより行うことができるため、図２においてデータレ
ジスタ２、及びラッチ７を１ビット分付加するだけで、
図４に示すように、従来の半分以下の回路でデコード回
路が実現できる。
【００３７】このように本実施例では、表示データをデ
コーダ構成を簡略化するため、一旦符号化してデータレ
ジスタに保持することで、符号化回路を一つ追加するだ
けで一行の画素数分のデコーダ回路を小さくできる。し
たがって、全体として回路規模を小さくすることがで
き、駆動回路の低コスト化を図ることができる。
コーダ構成を簡略化するため、一旦符号化してデータレ
ジスタに保持することで、符号化回路を一つ追加するだ
けで一行の画素数分のデコーダ回路を小さくできる。し
たがって、全体として回路規模を小さくすることがで
き、駆動回路の低コスト化を図ることができる。
【００３８】なお、一般にマトリクス表示装置の駆動に
は６４０〜１２８０程度のデータ駆動回路を必要とし、
通常、８０〜２４０程度の駆動回路を集積した駆動回路
を複数個用いて実現する。この場合、各駆動回路毎に符
号化回路を集積して設けてもよく、全体で１つの符号化
回路により表示データを変換して各駆動回路に供給して
もよい。
は６４０〜１２８０程度のデータ駆動回路を必要とし、
通常、８０〜２４０程度の駆動回路を集積した駆動回路
を複数個用いて実現する。この場合、各駆動回路毎に符
号化回路を集積して設けてもよく、全体で１つの符号化
回路により表示データを変換して各駆動回路に供給して
もよい。
【００３９】また、表示色等を増す目的で、表示装置に
カラーパレットＩＣを用いて、例えば、４ビット（＝１
６色）のデータを１２ビット（＝４０９６色）のデータ
に変換する回路が用いられることがあるが、このパレッ
ト変換処理に本実施例における符号化処理を用いてもよ
い。
カラーパレットＩＣを用いて、例えば、４ビット（＝１
６色）のデータを１２ビット（＝４０９６色）のデータ
に変換する回路が用いられることがあるが、このパレッ
ト変換処理に本実施例における符号化処理を用いてもよ
い。
【００４０】
【発明の効果】本発明では、符号化手段によって表示デ
ータを、交番２進符合化、あるいは、冗長符号化等によ
り符号化し、符号化されたデータに基づいてデコードで
きるため、表示データのデコードを簡略化できる。した
がって、アナログスイッチの組み合わせにより複数の電
源電圧を生成することによって回路コストの増加を抑え
ることができ、表示データのデコードが簡略化されるこ
とによってデコーダ回路の規模を低減できる。
ータを、交番２進符合化、あるいは、冗長符号化等によ
り符号化し、符号化されたデータに基づいてデコードで
きるため、表示データのデコードを簡略化できる。した
がって、アナログスイッチの組み合わせにより複数の電
源電圧を生成することによって回路コストの増加を抑え
ることができ、表示データのデコードが簡略化されるこ
とによってデコーダ回路の規模を低減できる。
【図１】本発明のマトリクス表示装置の駆動回路の原理
図である。
図である。
【図２】本実施例の要部構成を示す概略ブロック図であ
る。
る。
【図３】本実施例におけるデコード回路の回路構成例を
説明するための回路図である。
説明するための回路図である。
【図４】他の実施例におけるデコード回路の回路構成例
を説明するための回路図である。
を説明するための回路図である。
【図５】８階調表示を行う駆動回路の１出力分の要部構
成を示す図である。
成を示す図である。
【図６】１６階調表示を行う駆動回路の１出力分の要部
構成を示す図である。
構成を示す図である。
１ 符号化回路（符号化手段） ２ データレジスタ（データ保持手段） ３ 電圧印加手段 ４ デコーダ ５ アナログスイッチ ６ シフトレジスタ ７ ラッチ １０ 電源電圧供給手段 １１ アナログスイッチ １２ デコーダ回路 ＤＬ 駆動線
Claims (4)
- 【請求項１】複数の表示画素をマトリクス状に配置して
なるマトリクス表示装置の該各表示画素に対し、所定の
表示データに対応する駆動電圧を印加して該各表示画素
により階調表示を行うマトリクス表示装置の駆動回路で
あって、 前記表示データを符号化する符号化手段と、 該符号化手段によって符号化された符号化データを保持
するデータ保持手段と、 該データ保持手段に保持された符号化データに基づいて
前記表示画素に所定の駆動電圧を印加する電圧印加手段
と、 を備えることを特徴とするマトリクス表示装置の駆動回
路。 - 【請求項２】前記電圧印加手段は、前記データ保持手段
に保持された符号化データを解読するデコーダと、予め
用意されたｎレベルの駆動電圧の中から該デコーダによ
り解読されたデータに基づいて該ｎ個の駆動電圧の１
つ、あるいは隣接する２つの駆動電圧を選択するアナロ
グスイッチとを有し、 ｎより多くの電圧レベルの駆動電圧を印加することを特
徴とする請求項１記載のマトリクス表示装置の駆動回
路。 - 【請求項３】前記符号化手段は、前記表示データを交番
２進符号化することを特徴とする請求項２記載のマトリ
クス表示装置の駆動回路。 - 【請求項４】前記データ保持手段は、表示データのビッ
ト数よりも多いビット数のデータを保持するデータレジ
スタであり、前記符号化手段は、前記表示データを冗長
符号化することを特徴とする請求項２記載のマトリクス
表示装置の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17842992A JPH0619423A (ja) | 1992-07-06 | 1992-07-06 | マトリクス表示装置の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17842992A JPH0619423A (ja) | 1992-07-06 | 1992-07-06 | マトリクス表示装置の駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619423A true JPH0619423A (ja) | 1994-01-28 |
Family
ID=16048359
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17842992A Pending JPH0619423A (ja) | 1992-07-06 | 1992-07-06 | マトリクス表示装置の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619423A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005309393A (ja) * | 2004-04-21 | 2005-11-04 | Magnachip Semiconductor Ltd | ディスプレイ駆動装置及びその駆動方法 |
| US8209905B2 (en) | 2003-06-13 | 2012-07-03 | Kawada Construction Co., Ltd. | Greening system |
-
1992
- 1992-07-06 JP JP17842992A patent/JPH0619423A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8209905B2 (en) | 2003-06-13 | 2012-07-03 | Kawada Construction Co., Ltd. | Greening system |
| US8701345B2 (en) | 2003-06-13 | 2014-04-22 | Kawada Construction Co., Ltd. | Greening system |
| JP2005309393A (ja) * | 2004-04-21 | 2005-11-04 | Magnachip Semiconductor Ltd | ディスプレイ駆動装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3977412B2 (ja) | ディスプレイのコラムを制御する装置 | |
| KR100564283B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| KR100524443B1 (ko) | 기준 전압 발생 회로, 표시 구동 회로, 표시 장치 및 기준 전압 발생 방법 | |
| US6441829B1 (en) | Pixel driver that generates, in response to a digital input value, a pixel drive signal having a duty cycle that determines the apparent brightness of the pixel | |
| US6806859B1 (en) | Signal line driving circuit for an LCD display | |
| US7286105B2 (en) | Image display | |
| US6459416B1 (en) | Multi-gray level display apparatus and method of displaying an image at many gray levels | |
| JP5373680B2 (ja) | デジタルアナログ変換回路とデータドライバ及び表示装置 | |
| JP2006106574A (ja) | ガンマ補正回路、表示ドライバ、電気光学装置、及び電子機器 | |
| US7961167B2 (en) | Display device having first and second vertical drive circuits | |
| US6977637B2 (en) | Method of driving liquid crystal display | |
| KR101009836B1 (ko) | 액티브 매트릭스 디스플레이 및 그 구동 방법 | |
| JP2000137467A (ja) | 液晶ディスプレイ用信号線駆動回路 | |
| KR930005369B1 (ko) | 많은색의 컬러 표시방법 및 장치 | |
| US7355577B1 (en) | Linear DAC in liquid crystal display column driver | |
| JPH0619423A (ja) | マトリクス表示装置の駆動回路 | |
| US20250316209A1 (en) | Display pixel comprising light-emitting diodes and display screen having such display pixels | |
| US12094387B2 (en) | Offset drive scheme for digital display | |
| KR20060036953A (ko) | 액정표시장치 및 그 구동방법 | |
| JPH06161391A (ja) | 液晶駆動回路 | |
| KR100864208B1 (ko) | 표시장치용 구동회로 및 이를 이용한 표시장치용 데이터의압축/복원 방법 | |
| JP5369484B2 (ja) | 電気光学装置、その駆動方法および電子機器 | |
| JPH11153981A (ja) | 液晶セルの駆動回路 | |
| JP4687070B2 (ja) | 表示駆動装置、表示装置及び表示駆動装置の駆動制御方法 | |
| CN121909499A (zh) | 包括发光二极管的显示像素和具有这种显示像素的显示屏 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010925 |