JPH06196610A - サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 - Google Patents
サブパッケージおよびサブパッケージを用いた半導体装置の実装方法Info
- Publication number
- JPH06196610A JPH06196610A JP4343718A JP34371892A JPH06196610A JP H06196610 A JPH06196610 A JP H06196610A JP 4343718 A JP4343718 A JP 4343718A JP 34371892 A JP34371892 A JP 34371892A JP H06196610 A JPH06196610 A JP H06196610A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- groove
- semiconductor device
- subpackage
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/301—Assembling printed circuits with electric components, e.g. with resistors by means of a mounting structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Casings For Electric Apparatus (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 表面実装型半導体装置におけるリード変形に
よる実装不良の低減。 【構成】 実装において、半導体装置１０にサブパッケ
ージ１を取り付けてリフローを行う。サブパッケージ１
は絶縁性のプラスチックによって形成された下部が開口
した矩形箱体となっている。矩形の枠部３の下端面には
アウターリード１４の先端の実装端１３上に溝底面が載
る溝４が設けられている。これにより、サブパッケージ
１の自重が各リード１２（実装端１３）に加わり、リー
ド先端は浮き上がることなく配線基板３０上のランド３
１に半田２５で固定される。また、前記溝４はテーパ状
の溝となり、リード１２を溝底面に案内する構造となっ
ている。これにより、テーパによって曲がったリードを
修正しながら溝４に収容するため、実装歩留りが向上す
る。
よる実装不良の低減。 【構成】 実装において、半導体装置１０にサブパッケ
ージ１を取り付けてリフローを行う。サブパッケージ１
は絶縁性のプラスチックによって形成された下部が開口
した矩形箱体となっている。矩形の枠部３の下端面には
アウターリード１４の先端の実装端１３上に溝底面が載
る溝４が設けられている。これにより、サブパッケージ
１の自重が各リード１２（実装端１３）に加わり、リー
ド先端は浮き上がることなく配線基板３０上のランド３
１に半田２５で固定される。また、前記溝４はテーパ状
の溝となり、リード１２を溝底面に案内する構造となっ
ている。これにより、テーパによって曲がったリードを
修正しながら溝４に収容するため、実装歩留りが向上す
る。
Description
【０００１】
【産業上の利用分野】本発明は、サブパッケージおよび
サブパッケージを用いた半導体装置の実装方法、特に表
面実装型半導体装置の実装方法に関する。
サブパッケージを用いた半導体装置の実装方法、特に表
面実装型半導体装置の実装方法に関する。
【０００２】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装が可能な構造に移行してきている。また、
電子部品の製造コストの低減のために、パッケージ形態
は材料が安くかつ生産性が良好な樹脂（レジン）による
レジンパッケージが多用されている。表面実装について
は、たとえば、日経ＢＰ社発行「日経エレクトロニク
ス」１９９０年３月１９日号（４９５号）、Ｐ１１９〜
Ｐ１３６に記載されている。この文献には、多端子・狭
ピッチＬＳＩのパッケージ形態として、プラスチックＱ
ＦＰ (Quad Flat Package)やプラスチックＳＯＰ(Small
Outline Package) 等のプラスチック・フラット・パッ
ケージ、テープキャリアパッケージ（ＴＣＰ：Tape Car
rier Package）としてのＴＡＢ（Tape Automated Bondi
ng）、テープキャリアパッケージ（ＴＣＰ）としてのト
ランスファモールドによるモールドＴＡＢがあり、これ
らＬＳＩパッケージにおけるアウターリードの狭ピッチ
化は、０．３ｍｍ〜０．２ｍｍに移行しつつある旨記載
されている。また、この文献には、「アウターリードの
曲がりや、アウターリードの浮きによるプリント配線基
板へのアウターリードの接続不良を防ぐため、ＬＳＩメ
ーカーはアウターリードを切り離さずに出荷し、ユーザ
ーが搭載直前にアウターリードを成形し、直にマウント
する。」旨記載されている。
が、実装面から軽量化，小型化，薄型化が要請されてい
る。このため、電子機器に組み込まれる電子部品の多く
は、表面実装が可能な構造に移行してきている。また、
電子部品の製造コストの低減のために、パッケージ形態
は材料が安くかつ生産性が良好な樹脂（レジン）による
レジンパッケージが多用されている。表面実装について
は、たとえば、日経ＢＰ社発行「日経エレクトロニク
ス」１９９０年３月１９日号（４９５号）、Ｐ１１９〜
Ｐ１３６に記載されている。この文献には、多端子・狭
ピッチＬＳＩのパッケージ形態として、プラスチックＱ
ＦＰ (Quad Flat Package)やプラスチックＳＯＰ(Small
Outline Package) 等のプラスチック・フラット・パッ
ケージ、テープキャリアパッケージ（ＴＣＰ：Tape Car
rier Package）としてのＴＡＢ（Tape Automated Bondi
ng）、テープキャリアパッケージ（ＴＣＰ）としてのト
ランスファモールドによるモールドＴＡＢがあり、これ
らＬＳＩパッケージにおけるアウターリードの狭ピッチ
化は、０．３ｍｍ〜０．２ｍｍに移行しつつある旨記載
されている。また、この文献には、「アウターリードの
曲がりや、アウターリードの浮きによるプリント配線基
板へのアウターリードの接続不良を防ぐため、ＬＳＩメ
ーカーはアウターリードを切り離さずに出荷し、ユーザ
ーが搭載直前にアウターリードを成形し、直にマウント
する。」旨記載されている。
【０００３】一方、工業調査会発行「電子材料」１９８
４年９月号、昭和５９年９月１日発行、６４頁には、一
般のフラット・パッケージにおける端子形状の種類とし
て、（ａ）Ｊ型リード（Rolled-under) 、（ｂ）ガルウ
ィング (Gull-wing)、（ｃ）バットリード (Butt-lea
d)、（ｄ）ラットリード (Flat lead)がある旨記載され
ている。
４年９月号、昭和５９年９月１日発行、６４頁には、一
般のフラット・パッケージにおける端子形状の種類とし
て、（ａ）Ｊ型リード（Rolled-under) 、（ｂ）ガルウ
ィング (Gull-wing)、（ｃ）バットリード (Butt-lea
d)、（ｄ）ラットリード (Flat lead)がある旨記載され
ている。
【０００４】一方、日本電気文化センター発行「ＮＥＣ
技報」１９８７年９月号（第４０巻）、昭和６２年１０
月５日発行、Ｐ９６〜Ｐ９９には、ＱＦＰ実装システム
について記載されている。このシステムでは、画像認識
を用いて各部を認識し、ＱＦＰの全リード曲がりチェッ
ク，ＱＦＰの位置ズレ補正，基板の位置ズレ補正を行っ
てＱＦＰの搭載を行う構成となっている。また、工業調
査会発行「電子材料」１９９１年４月号、平成３年４月
１日発行、Ｐ３４〜Ｐ３７には、０．５ｍｍリードピッ
チ対応表面実装機が開示されている。
技報」１９８７年９月号（第４０巻）、昭和６２年１０
月５日発行、Ｐ９６〜Ｐ９９には、ＱＦＰ実装システム
について記載されている。このシステムでは、画像認識
を用いて各部を認識し、ＱＦＰの全リード曲がりチェッ
ク，ＱＦＰの位置ズレ補正，基板の位置ズレ補正を行っ
てＱＦＰの搭載を行う構成となっている。また、工業調
査会発行「電子材料」１９９１年４月号、平成３年４月
１日発行、Ｐ３４〜Ｐ３７には、０．５ｍｍリードピッ
チ対応表面実装機が開示されている。
【０００５】
【発明が解決しようとする課題】前記文献にも記載され
ているように、表面実装型半導体装置の多ピン化に伴
い、アウターリード寸法やリードピッチはより小さくな
る傾向にある。このため、アウターリードの変形による
リード間ショートやアウターリードの浮きによる断線不
良が発生し易い。また、実装後アウターリードが他のも
のと接触したりすると、リード先端が配線基板のランド
から剥離したり、あるいは曲がって隣のリードに接触す
る等の不良も発生する。
ているように、表面実装型半導体装置の多ピン化に伴
い、アウターリード寸法やリードピッチはより小さくな
る傾向にある。このため、アウターリードの変形による
リード間ショートやアウターリードの浮きによる断線不
良が発生し易い。また、実装後アウターリードが他のも
のと接触したりすると、リード先端が配線基板のランド
から剥離したり、あるいは曲がって隣のリードに接触す
る等の不良も発生する。
【０００６】本発明の目的は、半導体装置の実装時、配
線基板のランドにリードを確実に接触させる働きをする
サブパッケージおよびこのサブパッケージを用いた実装
技術を提供することにある。
線基板のランドにリードを確実に接触させる働きをする
サブパッケージおよびこのサブパッケージを用いた実装
技術を提供することにある。
【０００７】本発明の他の目的は、実装後の半導体装置
のリードを保護するサブパッケージを提供することにあ
る。本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
のリードを保護するサブパッケージを提供することにあ
る。本発明の前記ならびにそのほかの目的と新規な特徴
は、本明細書の記述および添付図面からあきらかになる
であろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のサブパッケージ
は、表面実装型半導体装置のパッケージの周囲を囲む枠
部を有する下部が開口した箱体からなるとともに、前記
枠部の下端面には半導体装置のパッケージから突出する
各リードをそれぞれ案内する溝が設けられている。この
溝は溝底に向かって溝幅が徐々に狭まるテーパ状となる
とともに、前記溝底面がリード上面に載る構造となって
いる。また、このサブパッケージは絶縁性のプラスチッ
クによって形成されている。このようなサブパッケージ
を用いて行う表面実装型半導体装置の実装方法において
は、配線基板のランド上にリード（アウターリード）の
先端を重ねた半導体装置に対して、前記サブパッケージ
が被うように取り付けられる。この際、半導体装置の各
リードはサブパッケージの各溝内に入り、かつリードに
は溝底面が接触してサブパッケージの負荷（自重）が加
えられる。この結果、各リードはランドに押し付けられ
る。そして、この状態でリフローが行われ、前記ランド
および／またはリードにあらかじめ塗布してある接合材
（半田）を溶かしてリードをランドに接続する。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明のサブパッケージ
は、表面実装型半導体装置のパッケージの周囲を囲む枠
部を有する下部が開口した箱体からなるとともに、前記
枠部の下端面には半導体装置のパッケージから突出する
各リードをそれぞれ案内する溝が設けられている。この
溝は溝底に向かって溝幅が徐々に狭まるテーパ状となる
とともに、前記溝底面がリード上面に載る構造となって
いる。また、このサブパッケージは絶縁性のプラスチッ
クによって形成されている。このようなサブパッケージ
を用いて行う表面実装型半導体装置の実装方法において
は、配線基板のランド上にリード（アウターリード）の
先端を重ねた半導体装置に対して、前記サブパッケージ
が被うように取り付けられる。この際、半導体装置の各
リードはサブパッケージの各溝内に入り、かつリードに
は溝底面が接触してサブパッケージの負荷（自重）が加
えられる。この結果、各リードはランドに押し付けられ
る。そして、この状態でリフローが行われ、前記ランド
および／またはリードにあらかじめ塗布してある接合材
（半田）を溶かしてリードをランドに接続する。
【０００９】本発明の他の実施例では、サブパッケージ
の溝底面はリードには載らないように深くなっている。
そして、このサブパッケージは実装後の半導体装置を被
うように取り付けられてリードを保護するようになって
いる。
の溝底面はリードには載らないように深くなっている。
そして、このサブパッケージは実装後の半導体装置を被
うように取り付けられてリードを保護するようになって
いる。
【００１０】
【作用】上記した手段によれば、本発明のサブパッケー
ジは、表面実装型半導体装置のパッケージを被うように
して溝内にリードを案内し、かつ溝底面がリード上面に
載る構造となっていることから、半導体装置の実装時に
使用すれば、溝内にそれぞれ各リードを案内するととも
に、リードにサブパッケージの自重を加えるため、反り
返っているリードは配線基板のランドに確実に接触す
る。また、ある程度曲がっているリードも溝がテーパ状
となっていることから、サブパッケージがリードに対し
て下降動作する際、修正されて溝内に入りランド上に載
るように正しく位置決めされる。したがって、リードの
ランドに対する接続は確実に行われることになり、実装
歩留りが向上する。
ジは、表面実装型半導体装置のパッケージを被うように
して溝内にリードを案内し、かつ溝底面がリード上面に
載る構造となっていることから、半導体装置の実装時に
使用すれば、溝内にそれぞれ各リードを案内するととも
に、リードにサブパッケージの自重を加えるため、反り
返っているリードは配線基板のランドに確実に接触す
る。また、ある程度曲がっているリードも溝がテーパ状
となっていることから、サブパッケージがリードに対し
て下降動作する際、修正されて溝内に入りランド上に載
るように正しく位置決めされる。したがって、リードの
ランドに対する接続は確実に行われることになり、実装
歩留りが向上する。
【００１１】本発明の他の実施例である溝底面がリード
上面に接触せず、リードおよびパッケージを保護するサ
ブパッケージの場合は、実装後の半導体装置に取り付け
ることによって、サブパッケージでリードを保護するこ
とから、リードに直接外力が加わり難くなり、リード曲
がりによる隣のリードとの接触によるショート不良やリ
ードがランドから剥離するリード剥離不良が発生しなく
なる。なお、リードに溝底面が接触する前記サブパッケ
ージも、実装後の半導体装置に取り付けてリードおよび
パッケージの保護が行える。
上面に接触せず、リードおよびパッケージを保護するサ
ブパッケージの場合は、実装後の半導体装置に取り付け
ることによって、サブパッケージでリードを保護するこ
とから、リードに直接外力が加わり難くなり、リード曲
がりによる隣のリードとの接触によるショート不良やリ
ードがランドから剥離するリード剥離不良が発生しなく
なる。なお、リードに溝底面が接触する前記サブパッケ
ージも、実装後の半導体装置に取り付けてリードおよび
パッケージの保護が行える。
【００１２】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例によるサブパッケ
ージを用いて表面実装型半導体装置の実装を行う状態を
示す断面図、図２は同じくサブパッケージを半導体装置
に取り付けた状態を示す斜視図、図３は同じく実装時に
おけるランド，リードおよびサブパッケージの溝との位
置関係を示す一部の拡大断面図、図４は本発明の半導体
装置の実装方法における配線基板，半導体装置およびサ
ブパッケージの積層順序を示す断面図、図５は本発明に
よって実装された半導体装置を示す断面図である。
て説明する。図１は本発明の一実施例によるサブパッケ
ージを用いて表面実装型半導体装置の実装を行う状態を
示す断面図、図２は同じくサブパッケージを半導体装置
に取り付けた状態を示す斜視図、図３は同じく実装時に
おけるランド，リードおよびサブパッケージの溝との位
置関係を示す一部の拡大断面図、図４は本発明の半導体
装置の実装方法における配線基板，半導体装置およびサ
ブパッケージの積層順序を示す断面図、図５は本発明に
よって実装された半導体装置を示す断面図である。
【００１３】この実施例では、図１に示すように、パッ
ケージ１１の周縁から突出するリード１２がガルウィン
グ構造となる表面実装型の半導体装置１０に対して使用
するサブパッケージ１について説明する。本発明のサブ
パッケージ１は、図１および図２に示すように、下面が
開口した偏平矩形箱構造となっている。このサブパッケ
ージ１は絶縁性材質、たとえばプラスチックで形成され
ている。サブパッケージ１は、図に示すように、矩形の
天井板部２と、この天井板部２の下面周縁に沿って突出
する矩形枠状の枠部３とからなっている。また、このサ
ブパッケージ１の枠部３の下端面には、このサブパッケ
ージ１が使用される対象である半導体装置１０のリード
１２に対応して溝４が設けられている。
ケージ１１の周縁から突出するリード１２がガルウィン
グ構造となる表面実装型の半導体装置１０に対して使用
するサブパッケージ１について説明する。本発明のサブ
パッケージ１は、図１および図２に示すように、下面が
開口した偏平矩形箱構造となっている。このサブパッケ
ージ１は絶縁性材質、たとえばプラスチックで形成され
ている。サブパッケージ１は、図に示すように、矩形の
天井板部２と、この天井板部２の下面周縁に沿って突出
する矩形枠状の枠部３とからなっている。また、このサ
ブパッケージ１の枠部３の下端面には、このサブパッケ
ージ１が使用される対象である半導体装置１０のリード
１２に対応して溝４が設けられている。
【００１４】前記サブパッケージ１は、半導体装置１０
に取り付けた際、半導体装置１０のパッケージ１１を上
から被うとともに、前記各溝４内に半導体装置１０の各
リード１２におけるアウターリード１４の先端の実装端
１３を収容するような寸法に形成されている。また、前
記溝４の深さは、図３に示すように、リード１２の厚さ
よりも小さくなり、配線基板３０のランド３１上にリー
ド１２の平坦な実装端１３が載った状態において、サブ
パッケージ１の枠部３の下端面が、配線基板３０やラン
ド３１に接触しないように構成されている。これは、前
記溝４内にリード１２を収容した際、溝４の溝底面がリ
ード１２上面に載るため、サブパッケージ１の自重（負
荷）をリード１２に加え、リード１２が浮くことなくラ
ンド３１に接触させるためである。
に取り付けた際、半導体装置１０のパッケージ１１を上
から被うとともに、前記各溝４内に半導体装置１０の各
リード１２におけるアウターリード１４の先端の実装端
１３を収容するような寸法に形成されている。また、前
記溝４の深さは、図３に示すように、リード１２の厚さ
よりも小さくなり、配線基板３０のランド３１上にリー
ド１２の平坦な実装端１３が載った状態において、サブ
パッケージ１の枠部３の下端面が、配線基板３０やラン
ド３１に接触しないように構成されている。これは、前
記溝４内にリード１２を収容した際、溝４の溝底面がリ
ード１２上面に載るため、サブパッケージ１の自重（負
荷）をリード１２に加え、リード１２が浮くことなくラ
ンド３１に接触させるためである。
【００１５】また、前記溝４の溝幅はリード１２の幅よ
りもわずかに広くなっているとともに、溝底に向かうに
つれて溝幅が徐々に狭くなるテーパ状となっている。こ
れは、パッケージ１１の周縁から突出するリード１２
（アウターリード１４）が途中から曲がっていても、溝
４の最大幅以内にリード１２が位置していれば、このテ
ーパ部分でリード１２の曲がりを修正しながらリード１
２の先端の接続部１３をランド３１上に正しく位置させ
るような働きをさせるためである。
りもわずかに広くなっているとともに、溝底に向かうに
つれて溝幅が徐々に狭くなるテーパ状となっている。こ
れは、パッケージ１１の周縁から突出するリード１２
（アウターリード１４）が途中から曲がっていても、溝
４の最大幅以内にリード１２が位置していれば、このテ
ーパ部分でリード１２の曲がりを修正しながらリード１
２の先端の接続部１３をランド３１上に正しく位置させ
るような働きをさせるためである。
【００１６】一方、図２に示すように、半導体装置１０
は外観的には矩形のプラスチックからなるパッケージ１
１と、このパッケージ１１の周縁から突出する複数のリ
ード１２（アウターリード１４）とからなっている。こ
の半導体装置１０はアウターリード１４の形状がガルウ
ィング構造となり、図４に示すように、アウターリード
１４の先端は平坦な実装端１３となっている。前記パッ
ケージ１１の内部には、タブ１５と呼称される支持板が
配設されているとともに、このタブ１５上には半導体チ
ップ１６が接合材１７を介して接続されている。また、
この半導体チップ１６の上面の図示しない電極と、パッ
ケージ１１内に延在するリード１２、すなわちインナー
リード１９の内端部分は、導電性のワイヤ２０を介して
電気的に接続されている。
は外観的には矩形のプラスチックからなるパッケージ１
１と、このパッケージ１１の周縁から突出する複数のリ
ード１２（アウターリード１４）とからなっている。こ
の半導体装置１０はアウターリード１４の形状がガルウ
ィング構造となり、図４に示すように、アウターリード
１４の先端は平坦な実装端１３となっている。前記パッ
ケージ１１の内部には、タブ１５と呼称される支持板が
配設されているとともに、このタブ１５上には半導体チ
ップ１６が接合材１７を介して接続されている。また、
この半導体チップ１６の上面の図示しない電極と、パッ
ケージ１１内に延在するリード１２、すなわちインナー
リード１９の内端部分は、導電性のワイヤ２０を介して
電気的に接続されている。
【００１７】つぎに、このようなサブパッケージ１を使
用して行う本発明の半導体装置の実装方法について説明
する。図４に示すように、配線基板３０を用意した後、
配線基板３０の上方から矢印の方向に半導体装置１０を
降下させて配線基板３０に半導体装置１０を重ねるとと
もに、上方からサブパッケージ１を矢印の方向に降下さ
せてサブパッケージ１を半導体装置１０に取り付ける。
半導体装置１０は、アウターリード１４の先端の実装端
１３が、配線基板３０のランド３１上に載るように位置
決めされて重ねられる。また、サブパッケージ１は、図
２に示すように、半導体装置１０の各アウターリード１
４の実装端１３が溝４内に収容されるように重ねられ
る。このサブパッケージ１の取り付け時、アウターリー
ド１４が曲がっていても、溝４の最大幅以内に位置して
いれば前記溝４のテーパ部分に案内されることから修正
され、図３に示すように、アウターリード１４の実装端
１３（リード１２）の上面が確実に溝底に接触するよう
に収容される。また、実装端１３（リード１２）の上面
に溝４の溝底面が載るため、サブパッケージ１の自重
（負荷）がリード１２に加わり、アウターリード１４の
先端の実装端１３（リード１２）が浮くことなくランド
３１に接触する（図１参照）。
用して行う本発明の半導体装置の実装方法について説明
する。図４に示すように、配線基板３０を用意した後、
配線基板３０の上方から矢印の方向に半導体装置１０を
降下させて配線基板３０に半導体装置１０を重ねるとと
もに、上方からサブパッケージ１を矢印の方向に降下さ
せてサブパッケージ１を半導体装置１０に取り付ける。
半導体装置１０は、アウターリード１４の先端の実装端
１３が、配線基板３０のランド３１上に載るように位置
決めされて重ねられる。また、サブパッケージ１は、図
２に示すように、半導体装置１０の各アウターリード１
４の実装端１３が溝４内に収容されるように重ねられ
る。このサブパッケージ１の取り付け時、アウターリー
ド１４が曲がっていても、溝４の最大幅以内に位置して
いれば前記溝４のテーパ部分に案内されることから修正
され、図３に示すように、アウターリード１４の実装端
１３（リード１２）の上面が確実に溝底に接触するよう
に収容される。また、実装端１３（リード１２）の上面
に溝４の溝底面が載るため、サブパッケージ１の自重
（負荷）がリード１２に加わり、アウターリード１４の
先端の実装端１３（リード１２）が浮くことなくランド
３１に接触する（図１参照）。
【００１８】つぎに、サブパッケージ１を取り付けた状
態でリフローを行い、特に図示はしてなかったが、前記
ランド３１および／またはアウターリード１４（実装端
１３）にあらかじめ塗布してある半田（接合材）を溶か
し、図１に示すように、リード１２の実装端１３をラン
ド３１に半田２５で接続する。実装後、前記サブパッケ
ージ１を取り除けば、図５に示すように、半導体装置１
０の実装が完了する。なお、図１に示すように、実装後
もサブパッケージ１を半導体装置１０に取り付けておけ
ば、アウターリード１４の先端の実装端１３を除く半導
体装置部分をサブパッケージ１が被うため、塵埃の付着
を防止できるとともに、リード１２が外力によって損傷
することを防止できる。すなわち、リード１２に直接外
力が加わり難くなり、リード曲がりによる隣のリードと
の接触によるショート不良やリード１２がランド３１か
ら剥離するリード剥離不良が発生しなくなる。
態でリフローを行い、特に図示はしてなかったが、前記
ランド３１および／またはアウターリード１４（実装端
１３）にあらかじめ塗布してある半田（接合材）を溶か
し、図１に示すように、リード１２の実装端１３をラン
ド３１に半田２５で接続する。実装後、前記サブパッケ
ージ１を取り除けば、図５に示すように、半導体装置１
０の実装が完了する。なお、図１に示すように、実装後
もサブパッケージ１を半導体装置１０に取り付けておけ
ば、アウターリード１４の先端の実装端１３を除く半導
体装置部分をサブパッケージ１が被うため、塵埃の付着
を防止できるとともに、リード１２が外力によって損傷
することを防止できる。すなわち、リード１２に直接外
力が加わり難くなり、リード曲がりによる隣のリードと
の接触によるショート不良やリード１２がランド３１か
ら剥離するリード剥離不良が発生しなくなる。
【００１９】
【発明の効果】（１）本発明のサブパッケージにあって
は、半導体装置の実装時、配線基板上に位置決め載置さ
れた半導体装置に取り付けられた際、半導体装置のリー
ド先端の実装端を案内する構造となっていることから、
リードの実装端は確実にランド上に重なる。したがっ
て、この状態でリフローを行う本発明の半導体装置の製
造方法によれば、リードが隣のリードに接触するような
ショート不良を発生することなく半導体装置の実装が行
えるという効果が得られる。
は、半導体装置の実装時、配線基板上に位置決め載置さ
れた半導体装置に取り付けられた際、半導体装置のリー
ド先端の実装端を案内する構造となっていることから、
リードの実装端は確実にランド上に重なる。したがっ
て、この状態でリフローを行う本発明の半導体装置の製
造方法によれば、リードが隣のリードに接触するような
ショート不良を発生することなく半導体装置の実装が行
えるという効果が得られる。
【００２０】（２）本発明のサブパッケージにあって
は、半導体装置の実装時、配線基板上に位置決め載置さ
れた半導体装置に取り付けられた際、半導体装置のリー
ド先端の実装端を案内するとともに、リード先端の実装
端を配線基板のランドに押し付ける。したがって、この
状態でリフローを行う本発明の半導体装置の製造方法に
よれば、リードがランドから剥離するようなリード剥離
不良を発生させることなく半導体装置の実装が行えると
いう効果が得られる。
は、半導体装置の実装時、配線基板上に位置決め載置さ
れた半導体装置に取り付けられた際、半導体装置のリー
ド先端の実装端を案内するとともに、リード先端の実装
端を配線基板のランドに押し付ける。したがって、この
状態でリフローを行う本発明の半導体装置の製造方法に
よれば、リードがランドから剥離するようなリード剥離
不良を発生させることなく半導体装置の実装が行えると
いう効果が得られる。
【００２１】（３）本発明のサブパッケージにあって
は、配線基板に実装された半導体装置に取り付ければ、
アウターリードの先端の実装端を除く半導体装置部分を
被うため、塵埃の付着を防止できるとともに、リードが
外力によって損傷することを防止することができるとい
う効果が得られる。すなわち、本発明のサブパッケージ
は、その使用によって、リード曲がりによるショート不
良やリード剥離不良の発生を抑止でき、実装の信頼性向
上を達成できるという効果が得られる。
は、配線基板に実装された半導体装置に取り付ければ、
アウターリードの先端の実装端を除く半導体装置部分を
被うため、塵埃の付着を防止できるとともに、リードが
外力によって損傷することを防止することができるとい
う効果が得られる。すなわち、本発明のサブパッケージ
は、その使用によって、リード曲がりによるショート不
良やリード剥離不良の発生を抑止でき、実装の信頼性向
上を達成できるという効果が得られる。
【００２２】（４）本発明のサブパッケージは、半導体
装置の実装後そのまま半導体装置に取り付けておいて
も、サブパッケージ全体が絶縁体で形成されていること
から、各リードは電気的独立が維持されることになり、
電気特性検査がそのまま行えるという効果が得られる。
装置の実装後そのまま半導体装置に取り付けておいて
も、サブパッケージ全体が絶縁体で形成されていること
から、各リードは電気的独立が維持されることになり、
電気特性検査がそのまま行えるという効果が得られる。
【００２３】（５）上記（１）〜（４）により、本発明
によれば、半導体装置の実装の歩留りを向上させること
ができるとともに、実装後の半導体装置のリード損傷を
防止できるサブパッケージを提供することができるとい
う相乗効果が得られる。
によれば、半導体装置の実装の歩留りを向上させること
ができるとともに、実装後の半導体装置のリード損傷を
防止できるサブパッケージを提供することができるとい
う相乗効果が得られる。
【００２４】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例においては、サブパッケージをプラスチック
で形成したが、導電性の金属で形成しても、半導体装置
の電気特性検査を除く使用に対しては、特に支障を来す
ものではなく、前記実施例同様な効果が得られる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例においては、サブパッケージをプラスチック
で形成したが、導電性の金属で形成しても、半導体装置
の電気特性検査を除く使用に対しては、特に支障を来す
ものではなく、前記実施例同様な効果が得られる。
【００２５】図６は本発明の他の実施例によるサブパッ
ケージを示す斜視図である。この実施例のサブパッケー
ジ１は、矩形状の枠部３のみで構成される枠体となって
いる。そして、この枠部３の下端面には、半導体装置の
各リードに対応する溝４が設けられている。この構造の
サブパッケージ１は、半導体装置の実装時のリード案
内，リードへの負荷を加えることができ、前記実施例同
様にリードショート不良やリード剥離不良を起こすこと
なく実装が行える。また、このサブパッケージ１は半導
体装置のパッケージの汚れ防止はできないが、実装後の
リード保護が可能であり、リード損傷を防ぐことができ
る。
ケージを示す斜視図である。この実施例のサブパッケー
ジ１は、矩形状の枠部３のみで構成される枠体となって
いる。そして、この枠部３の下端面には、半導体装置の
各リードに対応する溝４が設けられている。この構造の
サブパッケージ１は、半導体装置の実装時のリード案
内，リードへの負荷を加えることができ、前記実施例同
様にリードショート不良やリード剥離不良を起こすこと
なく実装が行える。また、このサブパッケージ１は半導
体装置のパッケージの汚れ防止はできないが、実装後の
リード保護が可能であり、リード損傷を防ぐことができ
る。
【００２６】図７は本発明の他の実施例によるサブパッ
ケージの一部を示す断面図である。この図はサブパッケ
ージ１の一部と、配線基板３０，ランド３１，リード１
２が示されている。この実施例のサブパッケージ１にお
いては、枠部３の下端面に設ける溝４は、リード１２の
厚さおよび配線基板３０上のランド３１の厚さの和以上
の深さとなっている。したがって、このサブパッケージ
１は、溝底面がリード１２の上面に接触せず、単にリー
ド１２をガイドする構造となり、半導体装置の実装後、
半導体装置に取り付けられて、パッケージおよびリード
を被う。したがって、パッケージやリードの汚染を防ぐ
カバーとして作用するとともに、リード損傷防止のカバ
ーの役割を果たす。
ケージの一部を示す断面図である。この図はサブパッケ
ージ１の一部と、配線基板３０，ランド３１，リード１
２が示されている。この実施例のサブパッケージ１にお
いては、枠部３の下端面に設ける溝４は、リード１２の
厚さおよび配線基板３０上のランド３１の厚さの和以上
の深さとなっている。したがって、このサブパッケージ
１は、溝底面がリード１２の上面に接触せず、単にリー
ド１２をガイドする構造となり、半導体装置の実装後、
半導体装置に取り付けられて、パッケージおよびリード
を被う。したがって、パッケージやリードの汚染を防ぐ
カバーとして作用するとともに、リード損傷防止のカバ
ーの役割を果たす。
【００２７】図８は本発明の他の実施例によるサブパッ
ケージの溝部分を示す斜視図である。この実施例のサブ
パッケージ１は、枠部３が厚くなり、アウターリード１
４の付け根まで延在するようになっている。そして、枠
部３の下端面に設けられる溝４においては、外側部分が
浅溝３５となり、内側部分が深溝３６となっている。前
記浅溝３５の部分では、前記実施例同様にアウターリー
ド１４の実装端１３を規定通りに位置決めしかつサブパ
ッケージ１の自重を実装端１３に加えるようになってい
る。また、深溝３６の溝底はアウターリード１４の付け
根部分が当たらないように深くなっている。また、この
深溝３６においては、溝入口のテーパ部分の溝幅は前記
浅溝３５に比較して幅広となり、サブパッケージ１が下
降した際、この幅広のテーパ部分にアウターリード１４
の付け根部分が確実に入るように配慮されている。この
溝構造は、アウターリード１４が外力によって横方向に
曲がっていても、パッケージ１１から突出するアウター
リード１４の付け根部分の相互の位置関係は、パッケー
ジ１１によって規定されていることから、このアウター
リード１４の付け根部分を最初に溝４内に入れ、サブパ
ッケージ１の下降によって深溝３６のテーパ部分でアウ
ターリード１４の曲がりを修正し、最終的に浅溝３５で
アウターリード１４の実装端１３の位置決めを行うとの
考えに基づくものである。
ケージの溝部分を示す斜視図である。この実施例のサブ
パッケージ１は、枠部３が厚くなり、アウターリード１
４の付け根まで延在するようになっている。そして、枠
部３の下端面に設けられる溝４においては、外側部分が
浅溝３５となり、内側部分が深溝３６となっている。前
記浅溝３５の部分では、前記実施例同様にアウターリー
ド１４の実装端１３を規定通りに位置決めしかつサブパ
ッケージ１の自重を実装端１３に加えるようになってい
る。また、深溝３６の溝底はアウターリード１４の付け
根部分が当たらないように深くなっている。また、この
深溝３６においては、溝入口のテーパ部分の溝幅は前記
浅溝３５に比較して幅広となり、サブパッケージ１が下
降した際、この幅広のテーパ部分にアウターリード１４
の付け根部分が確実に入るように配慮されている。この
溝構造は、アウターリード１４が外力によって横方向に
曲がっていても、パッケージ１１から突出するアウター
リード１４の付け根部分の相互の位置関係は、パッケー
ジ１１によって規定されていることから、このアウター
リード１４の付け根部分を最初に溝４内に入れ、サブパ
ッケージ１の下降によって深溝３６のテーパ部分でアウ
ターリード１４の曲がりを修正し、最終的に浅溝３５で
アウターリード１４の実装端１３の位置決めを行うとの
考えに基づくものである。
【００２８】したがって、サブパッケージ１を半導体装
置１０に取り付ける際、サブパッケージ１を位置決めし
て降下させた場合、アウターリード１４のパッケージ１
１から突出する付け根部分が溝４の深溝３６に入る。深
溝３６の溝入口部分は幅広となっていることから、確実
に溝４内にアウターリード１４の付け根部分が捉えられ
る。そして、サブパッケージ１の降下に伴ってアウター
リード１４の付け根部分は、テーパ部分を通って深溝３
６の奥の細溝部３７に入るが、アウターリード１４の付
け根部分が曲がっていた場合、深溝３６のテーパ面でし
ごかれてアウターリード１４の付け根部分は細溝部３７
に向かって動く。また、前記細溝部３７は、所定の長さ
（深さ）を有することから、アウターリード１４はこの
細溝部３７に強制されて延在することになり、アウター
リード１４全体は曲がりが修正されて直立する。この結
果、サブパッケージ１のさらなる降下に伴って、アウタ
ーリード１４の先端の実装端１３は確実に溝４、すなわ
ち、浅溝３５内に入り、サブパッケージ１の自重によっ
て加圧されることになる。この結果、この実施例のサブ
パッケージ１を用いて行う半導体装置の実装において
は、実装端１３にはサブパッケージ１の自重が加わり、
実装端１３は配線基板３０のランド３１に押し付けられ
ることになり、アウターリード１４の先端の実装端１３
はランド３１上に正確に固定されることになる。なお、
図８において、図が不明瞭となることから、一部の断面
ではハッチングを省略してある。
置１０に取り付ける際、サブパッケージ１を位置決めし
て降下させた場合、アウターリード１４のパッケージ１
１から突出する付け根部分が溝４の深溝３６に入る。深
溝３６の溝入口部分は幅広となっていることから、確実
に溝４内にアウターリード１４の付け根部分が捉えられ
る。そして、サブパッケージ１の降下に伴ってアウター
リード１４の付け根部分は、テーパ部分を通って深溝３
６の奥の細溝部３７に入るが、アウターリード１４の付
け根部分が曲がっていた場合、深溝３６のテーパ面でし
ごかれてアウターリード１４の付け根部分は細溝部３７
に向かって動く。また、前記細溝部３７は、所定の長さ
（深さ）を有することから、アウターリード１４はこの
細溝部３７に強制されて延在することになり、アウター
リード１４全体は曲がりが修正されて直立する。この結
果、サブパッケージ１のさらなる降下に伴って、アウタ
ーリード１４の先端の実装端１３は確実に溝４、すなわ
ち、浅溝３５内に入り、サブパッケージ１の自重によっ
て加圧されることになる。この結果、この実施例のサブ
パッケージ１を用いて行う半導体装置の実装において
は、実装端１３にはサブパッケージ１の自重が加わり、
実装端１３は配線基板３０のランド３１に押し付けられ
ることになり、アウターリード１４の先端の実装端１３
はランド３１上に正確に固定されることになる。なお、
図８において、図が不明瞭となることから、一部の断面
ではハッチングを省略してある。
【００２９】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガルウ
ィング構造の半導体装置の実装技術に適用した場合につ
いて説明したが、それに限定されるものではない。たと
えば、図９はバットリード構造の半導体装置１０の実装
に本発明のサブパッケージ１を適用した例を示す断面図
である。また、図１０はＪ型リード構造の半導体装置１
０の実装に本発明のサブパッケージ１を適用した例を示
す断面図である。これらの実施例において、サブパッケ
ージ１の溝４の溝底面が、パッケージ１１から突出する
リード１２の付け根部分に載る構造となっている。これ
によって、半導体装置１０の実装時、リード１２にサブ
パッケージ１の自重を加えることによって、リード１２
の先端部分をランド３１に確実に接触させ、半田２５に
よってリード１２の先端部分をランド３１に確実に接続
することができる。また、バットリードおよびＪ型リー
ドの半導体装置に対しても、図７に示すような溝底面が
リード上面に接触しないカバー構造のサブパッケージを
使用することができる。また、本発明はＴＣＰ（Tape C
arrier Package）やモールドＴＣＰの実装技術にも同様
に適用でき同様な効果が得られる。本発明は少なくとも
表面実装型の半導体装置の実装技術には適用できる。
なされた発明をその背景となった利用分野であるガルウ
ィング構造の半導体装置の実装技術に適用した場合につ
いて説明したが、それに限定されるものではない。たと
えば、図９はバットリード構造の半導体装置１０の実装
に本発明のサブパッケージ１を適用した例を示す断面図
である。また、図１０はＪ型リード構造の半導体装置１
０の実装に本発明のサブパッケージ１を適用した例を示
す断面図である。これらの実施例において、サブパッケ
ージ１の溝４の溝底面が、パッケージ１１から突出する
リード１２の付け根部分に載る構造となっている。これ
によって、半導体装置１０の実装時、リード１２にサブ
パッケージ１の自重を加えることによって、リード１２
の先端部分をランド３１に確実に接触させ、半田２５に
よってリード１２の先端部分をランド３１に確実に接続
することができる。また、バットリードおよびＪ型リー
ドの半導体装置に対しても、図７に示すような溝底面が
リード上面に接触しないカバー構造のサブパッケージを
使用することができる。また、本発明はＴＣＰ（Tape C
arrier Package）やモールドＴＣＰの実装技術にも同様
に適用でき同様な効果が得られる。本発明は少なくとも
表面実装型の半導体装置の実装技術には適用できる。
【図１】本発明の一実施例によるサブパッケージを用い
て表面実装型半導体装置の実装を行う状態を示す断面図
である。
て表面実装型半導体装置の実装を行う状態を示す断面図
である。
【図２】本発明の一実施例によるサブパッケージを半導
体装置に取り付けた状態を示す斜視図である。
体装置に取り付けた状態を示す斜視図である。
【図３】本発明の一実施例によるサブパッケージを用い
る実装におけるランド，リードおよびサブパッケージの
溝との位置関係を示す一部の拡大断面図である。
る実装におけるランド，リードおよびサブパッケージの
溝との位置関係を示す一部の拡大断面図である。
【図４】本発明の半導体装置の実装方法における配線基
板，半導体装置およびサブパッケージの積層順序を示す
断面図である。
板，半導体装置およびサブパッケージの積層順序を示す
断面図である。
【図５】本発明によって実装された半導体装置を示す断
面図である。
面図である。
【図６】本発明の他の実施例によるサブパッケージを示
す斜視図である。
す斜視図である。
【図７】本発明の他の実施例によるサブパッケージを用
いる実装におけるランド，リードおよびサブパッケージ
の溝との位置関係を示す一部の拡大断面図である。
いる実装におけるランド，リードおよびサブパッケージ
の溝との位置関係を示す一部の拡大断面図である。
【図８】本発明の他の実施例によるサブパッケージの溝
部分を示す斜視図である。
部分を示す斜視図である。
【図９】バットリード構造の半導体装置の実装に本発明
のサブパッケージを適用した例を示す断面図である。
のサブパッケージを適用した例を示す断面図である。
【図１０】Ｊ型リード構造の半導体装置の実装に本発明
のサブパッケージを適用した例を示す断面図である。
のサブパッケージを適用した例を示す断面図である。
１…サブパッケージ、２…天井板部、３…枠部、４…
溝、１０…半導体装置、１１…パッケージ、１２…リー
ド、１３…実装端、１４…アウターリード、１５…タ
ブ、１６…半導体チップ、１７…接合材、１９…インナ
ーリード、２０…ワイヤ、２５…半田、３０…配線基
板、３１…ランド、３５…浅溝、３６…深溝、３７…細
溝部。
溝、１０…半導体装置、１１…パッケージ、１２…リー
ド、１３…実装端、１４…アウターリード、１５…タ
ブ、１６…半導体チップ、１７…接合材、１９…インナ
ーリード、２０…ワイヤ、２５…半田、３０…配線基
板、３１…ランド、３５…浅溝、３６…深溝、３７…細
溝部。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 哲治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 細江 英之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (4)
- 【請求項１】 パッケージと、このパッケージの周囲か
ら突出するリードとを有する半導体装置用のサブパッケ
ージであって、前記パッケージの周囲を囲む枠部を有す
る枠体または箱体からなり、かつ前記枠部の下端面には
前記各リードをそれぞれ案内する溝が設けられているこ
とを特徴とするサブパッケージ。 - 【請求項２】 前記溝は溝底に向かって溝幅が徐々に狭
まるテーパ状となるとともに、前記溝底面がリード上面
に載る構造となっていることを特徴とする請求項１記載
のサブパッケージ。 - 【請求項３】 前記枠部は絶縁性材料で形成されている
ことを特徴とする請求項１または請求項２記載のサブパ
ッケージ。 - 【請求項４】 半導体装置のリードの先端を配線基板の
ランド上に重ね、前記ランドおよび／またはリードにあ
らかじめ塗布してある接合材を溶かしてリードをランド
に接続する半導体装置の実装方法であって、前記半導体
装置のリード先端を前記ランドに重ね合わせた後、前記
半導体装置のパッケージの周囲を囲む枠部を有する枠体
または箱体からなりかつ前記枠部の下端面に前記各リー
ドをそれぞれ案内する溝を有するサブパッケージを前記
半導体装置に位置決めして取り付けて前記溝底面で各リ
ードに負荷を加え、その後前記接合材を溶かして前記リ
ードをランドに固定することを特徴とする半導体装置の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343718A JPH06196610A (ja) | 1992-12-24 | 1992-12-24 | サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4343718A JPH06196610A (ja) | 1992-12-24 | 1992-12-24 | サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196610A true JPH06196610A (ja) | 1994-07-15 |
Family
ID=18363719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4343718A Withdrawn JPH06196610A (ja) | 1992-12-24 | 1992-12-24 | サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196610A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0828293A1 (en) * | 1996-09-05 | 1998-03-11 | Oki Electric Industry Co., Ltd. | Reflow soldering method for surface mounted semiconductor device |
| JPH11511085A (ja) * | 1995-07-21 | 1999-09-28 | シーメンス アクチエンゲゼルシヤフト | 屋根付きコンテナ |
| CN102738011A (zh) * | 2012-07-09 | 2012-10-17 | 上海华岭集成电路技术股份有限公司 | 芯片引脚调整装置 |
| JP2013051373A (ja) * | 2011-08-31 | 2013-03-14 | Fujifilm Corp | 電子機器の製造方法 |
| CN104466596A (zh) * | 2014-12-31 | 2015-03-25 | 马瑞利汽车电子(广州)有限公司 | 一种pcb板连接器的安装装置 |
-
1992
- 1992-12-24 JP JP4343718A patent/JPH06196610A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11511085A (ja) * | 1995-07-21 | 1999-09-28 | シーメンス アクチエンゲゼルシヤフト | 屋根付きコンテナ |
| EP0828293A1 (en) * | 1996-09-05 | 1998-03-11 | Oki Electric Industry Co., Ltd. | Reflow soldering method for surface mounted semiconductor device |
| US6019274A (en) * | 1996-09-05 | 2000-02-01 | Oki Electric Industry Co., Ltd. | Semiconductor device and mounting method therefor |
| JP2013051373A (ja) * | 2011-08-31 | 2013-03-14 | Fujifilm Corp | 電子機器の製造方法 |
| CN102738011A (zh) * | 2012-07-09 | 2012-10-17 | 上海华岭集成电路技术股份有限公司 | 芯片引脚调整装置 |
| CN104466596A (zh) * | 2014-12-31 | 2015-03-25 | 马瑞利汽车电子(广州)有限公司 | 一种pcb板连接器的安装装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250841A (en) | Semiconductor device with test-only leads | |
| US5446313A (en) | Thin type semiconductor device and module structure using the device | |
| US6181009B1 (en) | Electronic component with a lead frame and insulating coating | |
| US5471097A (en) | Resin encapsulated semiconductor device with an electrically insulating support and distortion preventing member | |
| JP2002151625A (ja) | 半導体装置及びその製造方法 | |
| EP3817033B1 (en) | Semiconductor package and fabrication method thereof | |
| US7777311B2 (en) | Circuit substrate, molding semiconductor device, tray and inspection socket | |
| JPH0376582B2 (ja) | ||
| KR0185570B1 (ko) | 칩 스케일 패키지의 제조 방법 | |
| JPH0955399A (ja) | 半導体パッケージ及びその実装方法 | |
| EP3982405A1 (en) | Semiconductor package with improved board level reliability | |
| JPH08186151A (ja) | 半導体装置及びその製造方法 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| KR100226335B1 (ko) | 플라스틱 성형회로 패키지 | |
| US6037662A (en) | Chip scale package | |
| JPH06196610A (ja) | サブパッケージおよびサブパッケージを用いた半導体装置の実装方法 | |
| JP2002334964A (ja) | 半導体装置 | |
| CN214672613U (zh) | 一种扇出型封装结构 | |
| JPH02222568A (ja) | 半導体装置およびその製造方法、並びにその半導体装置の位置合わせ方法および位置合わせ装置 | |
| JPH04184968A (ja) | 電子部品およびその製造に用いるリードフレームならびに電子部品の実装方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2001223325A (ja) | 半導体装置 | |
| JPH0669277A (ja) | 電子部品搭載装置 | |
| KR100247908B1 (ko) | 반도체장치 | |
| JP3288973B2 (ja) | 半導体装置、積層体及びモジュール構造体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |