JPH06196661A - 拡散層書換え方式のｎｏｒ−ｘ型マスクｒｏｍ - Google Patents
拡散層書換え方式のｎｏｒ−ｘ型マスクｒｏｍInfo
- Publication number
- JPH06196661A JPH06196661A JP35767492A JP35767492A JPH06196661A JP H06196661 A JPH06196661 A JP H06196661A JP 35767492 A JP35767492 A JP 35767492A JP 35767492 A JP35767492 A JP 35767492A JP H06196661 A JPH06196661 A JP H06196661A
- Authority
- JP
- Japan
- Prior art keywords
- lines
- rom
- diffusion layer
- ground
- type mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 ＮＯＲ−Ｘ型マスクＲＯＭにおいて、動作速
度を確保することを目的とする。 【構成】 ＮＯＲ−Ｘ型マスクＲＯＭの記憶内容の０ま
たは１を区別するため、拡散層による書き換え方式を用
いる。ビット線２、グランド線４とが４５度の角度で結
ばれる部分に拡散層１０があるか否かによってデータの
０または１を区別する。
度を確保することを目的とする。 【構成】 ＮＯＲ−Ｘ型マスクＲＯＭの記憶内容の０ま
たは１を区別するため、拡散層による書き換え方式を用
いる。ビット線２、グランド線４とが４５度の角度で結
ばれる部分に拡散層１０があるか否かによってデータの
０または１を区別する。
Description
【０００１】
【産業上の利用分野】本発明は、ＮＯＲ−Ｘ型マスクＲ
ＯＭに関するものである。
ＯＭに関するものである。
【０００２】
【従来の技術】半導体集積回路におけるマスクＲＯＭ
は、読み出し時のビット線の電圧レベルによって０また
は１の区別をして情報を記憶する。この電圧レベルの差
は通常の場合、読み出されるアドレスに対するデバイス
の有無、またはデバイスのしきい値電圧の違いによって
発生される。
は、読み出し時のビット線の電圧レベルによって０また
は１の区別をして情報を記憶する。この電圧レベルの差
は通常の場合、読み出されるアドレスに対するデバイス
の有無、またはデバイスのしきい値電圧の違いによって
発生される。
【０００３】マスクＲＯＭにはＮＡＮＤ型とＮＯＲ型と
があり、どちらも製造プロセス中のイオン注入によりデ
バイスのしきい値電圧Ｖthを変化させて０または１の区
別を行なうが、ＮＡＮＤ型ではデプレッションタイプ
が、ＮＯＲ型ではしきい値電圧Ｖthの高いデバイスが使
用される。またＮＯＲ型の１種であるＮＯＲ−Ｘ型のマ
スクＲＯＭにおいても同様に、高Ｖthのデバイスが使用
される。
があり、どちらも製造プロセス中のイオン注入によりデ
バイスのしきい値電圧Ｖthを変化させて０または１の区
別を行なうが、ＮＡＮＤ型ではデプレッションタイプ
が、ＮＯＲ型ではしきい値電圧Ｖthの高いデバイスが使
用される。またＮＯＲ型の１種であるＮＯＲ−Ｘ型のマ
スクＲＯＭにおいても同様に、高Ｖthのデバイスが使用
される。
【０００４】電子回路の高機能化、複雑化によるシステ
ムの大規模化に伴って、部品である半導体集積回路も高
速化が進んでいる。特に、システム内のスピードを律速
しているのは不揮発性メモリやマスクＲＯＭを含む記憶
素子であり、演算処理等を行なう素子が高速化されても
データの記憶や読み出しができないために、システムの
動作速度を落とさざるを得ない場合も出ている。また半
導体集積回路の内部にメモリが存在する場合において
も、これがチップ全体のスピードを決定する場合が少な
くない。
ムの大規模化に伴って、部品である半導体集積回路も高
速化が進んでいる。特に、システム内のスピードを律速
しているのは不揮発性メモリやマスクＲＯＭを含む記憶
素子であり、演算処理等を行なう素子が高速化されても
データの記憶や読み出しができないために、システムの
動作速度を落とさざるを得ない場合も出ている。また半
導体集積回路の内部にメモリが存在する場合において
も、これがチップ全体のスピードを決定する場合が少な
くない。
【０００５】一般にＮＯＲ−Ｘ型マスクＲＯＭでは、選
択されたワード線に対するデバイスのオン／オフによっ
てプリチャージされたビット線のレベルを保持するかデ
ィスチャージするかで、ＲＯＭコードと呼ばれるデータ
の０／１を区別する。したがって、メモリセルとしては
デバイスのオン／オフの違いがでるような構成にすれば
よい。このため、ＭＯＳのＶthを変えることにより、選
択ワード線の電圧レベルでオンするデバイスとしないデ
バイスとを作り分けるのが、イオン注入による書き替え
方式である。
択されたワード線に対するデバイスのオン／オフによっ
てプリチャージされたビット線のレベルを保持するかデ
ィスチャージするかで、ＲＯＭコードと呼ばれるデータ
の０／１を区別する。したがって、メモリセルとしては
デバイスのオン／オフの違いがでるような構成にすれば
よい。このため、ＭＯＳのＶthを変えることにより、選
択ワード線の電圧レベルでオンするデバイスとしないデ
バイスとを作り分けるのが、イオン注入による書き替え
方式である。
【０００６】
【発明が解決しようとする課題】ここで選択ワード線の
電圧レベルを電源電圧であるとすると、１をリードする
場合のオンしないデバイスのＶthはそれ以上にする必要
がある。ところが現在のＬＳＩでは電源電圧を５Ｖとし
ているため、Ｖthがこれ以上のデバイスを作ることはプ
ロセス上困難である。そこでワード線の選択レベルを例
えば３Ｖにすれば、このＶthは３．５Ｖでよいことにな
る。この場合には、ワード線のレベルを３Ｖにするため
に電圧のレベルを制限することになるが、このためにＲ
ＯＭの動作速度が遅くなる場合が多い。
電圧レベルを電源電圧であるとすると、１をリードする
場合のオンしないデバイスのＶthはそれ以上にする必要
がある。ところが現在のＬＳＩでは電源電圧を５Ｖとし
ているため、Ｖthがこれ以上のデバイスを作ることはプ
ロセス上困難である。そこでワード線の選択レベルを例
えば３Ｖにすれば、このＶthは３．５Ｖでよいことにな
る。この場合には、ワード線のレベルを３Ｖにするため
に電圧のレベルを制限することになるが、このためにＲ
ＯＭの動作速度が遅くなる場合が多い。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
め、本発明ではＮＯＲ−Ｘ型マスクＲＯＭの書き換え方
式において、拡散層によるデバイス形成の有無を用い
る。
め、本発明ではＮＯＲ−Ｘ型マスクＲＯＭの書き換え方
式において、拡散層によるデバイス形成の有無を用い
る。
【０００８】すなわち本発明によれば、基板上に部分的
に拡散層が形成され、拡散層上に複数のビット線および
複数のグランド線が形成され、さらに複数のビット線お
よびグランド線に交差する複数のゲート線が形成され、
拡散層の有無により、データの有無を区別するＮＯＲ−
Ｘ型マスクＲＯＭが提供される。
に拡散層が形成され、拡散層上に複数のビット線および
複数のグランド線が形成され、さらに複数のビット線お
よびグランド線に交差する複数のゲート線が形成され、
拡散層の有無により、データの有無を区別するＮＯＲ−
Ｘ型マスクＲＯＭが提供される。
【０００９】
【作用】本発明の作用について、以下に説明する。イオ
ン注入による書き換え方式と異なり、拡散層による書き
換え方式はデバイスの形成の有無によってＲＯＭコード
０／１の区別をする。すなわち、選択されたアドレスに
対応する位置にデバイスが存在すれば、そのデバイスが
オンすることによりプリチャージされたビット線がディ
スチャージされる。また選択アドレスにデバイスがなけ
れば、ビット線のレベルは保持される。
ン注入による書き換え方式と異なり、拡散層による書き
換え方式はデバイスの形成の有無によってＲＯＭコード
０／１の区別をする。すなわち、選択されたアドレスに
対応する位置にデバイスが存在すれば、そのデバイスが
オンすることによりプリチャージされたビット線がディ
スチャージされる。また選択アドレスにデバイスがなけ
れば、ビット線のレベルは保持される。
【００１０】このように、１をリードする場合にはデバ
イスが存在しないことになり、デバイスのＶthには関係
なく選択ワード線を電源電圧のレベルにすることができ
る。したがって余分な回路を使う必要はなく、動作速度
に影響を与えることはない。
イスが存在しないことになり、デバイスのＶthには関係
なく選択ワード線を電源電圧のレベルにすることができ
る。したがって余分な回路を使う必要はなく、動作速度
に影響を与えることはない。
【００１１】
【実施例】本発明の実施例を、以下に示す。
【００１２】図１は、本発明によるＮＯＲ−Ｘ型マスク
ＲＯＭの実施例である。同図は、ＮＯＲ−Ｘ型マスクＲ
ＯＭにおいて、拡散層書き換え方式によりＲＯＭコード
の０／１を区別している場合のレイアウト例である。こ
のＲＯＭにおいては、ビット線２とグラウンド線４が交
互に配置され、その間隙をゲートとなるポリシリコン６
が通っている。ビット線２およびグラウンド線４上には
それぞれ拡散層８が配置されている。
ＲＯＭの実施例である。同図は、ＮＯＲ−Ｘ型マスクＲ
ＯＭにおいて、拡散層書き換え方式によりＲＯＭコード
の０／１を区別している場合のレイアウト例である。こ
のＲＯＭにおいては、ビット線２とグラウンド線４が交
互に配置され、その間隙をゲートとなるポリシリコン６
が通っている。ビット線２およびグラウンド線４上には
それぞれ拡散層８が配置されている。
【００１３】横方向に配置されたポリシリコン６がワー
ド線であり、縦方向に配置されたビット線２とグラウン
ド線４はＭetall により形成されている。
ド線であり、縦方向に配置されたビット線２とグラウン
ド線４はＭetall により形成されている。
【００１４】このＲＯＭにおいては、ビット線２とグラ
ウンド線４を４５度の角度に結ぶ部分に拡散層１０が存
在するかどうかで、デバイスの形成をコントロールして
おり、データの０／１が決定される。したがって、ここ
での拡散層１０がＲＯＭ書き換え層となる。
ウンド線４を４５度の角度に結ぶ部分に拡散層１０が存
在するかどうかで、デバイスの形成をコントロールして
おり、データの０／１が決定される。したがって、ここ
での拡散層１０がＲＯＭ書き換え層となる。
【００１５】このようなＮＯＲ−Ｘ型マスクＲＯＭによ
れば、イオン注入による書き換え方式と異なり、デバイ
スの形成の有無によってＲＯＭコード０／１の区別をし
ている。すなわち、選択されたアドレスに対応する位置
にデバイスが存在すれば、そのデバイスがオンすること
によりプリチャージされたビット線がディスチャージさ
れる。また選択アドレスにデバイスがなければ、ビット
線のレベルは保持される。
れば、イオン注入による書き換え方式と異なり、デバイ
スの形成の有無によってＲＯＭコード０／１の区別をし
ている。すなわち、選択されたアドレスに対応する位置
にデバイスが存在すれば、そのデバイスがオンすること
によりプリチャージされたビット線がディスチャージさ
れる。また選択アドレスにデバイスがなければ、ビット
線のレベルは保持される。
【００１６】このように、１をリードする場合にはデバ
イスが存在しないことになり、デバイスのＶthには関係
なく選択ワード線を電源電圧のレベルにすることができ
る。したがって余分な回路を使う必要がないから内部に
クランプ回路などが必要なく、動作速度を高速にするこ
とができる。
イスが存在しないことになり、デバイスのＶthには関係
なく選択ワード線を電源電圧のレベルにすることができ
る。したがって余分な回路を使う必要がないから内部に
クランプ回路などが必要なく、動作速度を高速にするこ
とができる。
【００１７】
【発明の効果】本発明によれば、ＮＯＲ−Ｘ型マスクＲ
ＯＭにおいて、内部にクランプ回路などが必要ないため
動作速度を高速にすることができる。
ＯＭにおいて、内部にクランプ回路などが必要ないため
動作速度を高速にすることができる。
【図１】本発明によるＮＯＲ−Ｘ型マスクＲＯＭの一実
施例を示す図である。
施例を示す図である。
２ ビット線 ４ グランド線 ６ ポリシリコン ８、１０ 拡散層
Claims (1)
- 【請求項１】 基板上に部分的に拡散層が形成され、該
拡散層上に複数のビット線および複数のグランド線が形
成され、さらに前記複数のビット線およびグランド線に
交差する複数のゲート線が形成され、前記拡散層の有無
により、データの有無を区別することを特徴とするＮＯ
Ｒ−Ｘ型マスクＲＯＭ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35767492A JPH06196661A (ja) | 1992-12-24 | 1992-12-24 | 拡散層書換え方式のｎｏｒ−ｘ型マスクｒｏｍ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35767492A JPH06196661A (ja) | 1992-12-24 | 1992-12-24 | 拡散層書換え方式のｎｏｒ−ｘ型マスクｒｏｍ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196661A true JPH06196661A (ja) | 1994-07-15 |
Family
ID=18455332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35767492A Withdrawn JPH06196661A (ja) | 1992-12-24 | 1992-12-24 | 拡散層書換え方式のｎｏｒ−ｘ型マスクｒｏｍ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06196661A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000073002A (ko) * | 1999-05-04 | 2000-12-05 | 윤종용 | Ｔａｔ를 단축하기 위하여 메탈 패터닝으로 프로그래밍하는 읽기 전용 메모리 장치 |
| KR100468724B1 (ko) * | 2001-04-18 | 2005-01-29 | 삼성전자주식회사 | 고속의 프로그래머블 롬 시스템 및 그를 위한 메모리 셀구조와 상기 프로그래머블 롬에서의 데이터 기록 및 독출방법 |
| KR100504191B1 (ko) * | 1998-10-29 | 2005-09-26 | 매그나칩 반도체 유한회사 | 고집적 마스크롬의 단위셀구조_ |
-
1992
- 1992-12-24 JP JP35767492A patent/JPH06196661A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100504191B1 (ko) * | 1998-10-29 | 2005-09-26 | 매그나칩 반도체 유한회사 | 고집적 마스크롬의 단위셀구조_ |
| KR20000073002A (ko) * | 1999-05-04 | 2000-12-05 | 윤종용 | Ｔａｔ를 단축하기 위하여 메탈 패터닝으로 프로그래밍하는 읽기 전용 메모리 장치 |
| KR100468724B1 (ko) * | 2001-04-18 | 2005-01-29 | 삼성전자주식회사 | 고속의 프로그래머블 롬 시스템 및 그를 위한 메모리 셀구조와 상기 프로그래머블 롬에서의 데이터 기록 및 독출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734602A (en) | Virtual ground read only memory circuit | |
| US7505327B2 (en) | Method of controlling a semiconductor device by a comparison of times for discharge of bit lines connected to different memory cell arrays | |
| GB2157489A (en) | A semiconductor integrated circuit memory device | |
| US5399917A (en) | High voltage tolerant switch constructed for a low voltage CMOS process | |
| EP0607780A2 (en) | Flash EEPROM having redundant memory cell array | |
| EP1123547B1 (en) | Bit line biasing method to eliminate program disturbance in a non-volatile memory device and memory device employing the same | |
| US6067251A (en) | Non-volatile semiconductor memory device | |
| US5469397A (en) | Semiconductor memory device with a reference potential generator | |
| US20040109361A1 (en) | Source-biased memory cell array | |
| EP0417484A2 (en) | Semiconductor memory device and process for making the same | |
| EP1102279A2 (en) | Method of operating EEPROM memory cells having transistors with thin gate oxide and reduced disturb | |
| US4803662A (en) | EEPROM cell | |
| US5455787A (en) | Semiconductor memory device | |
| US6388911B1 (en) | Bank select structure layout of read only memory without the junction leakage | |
| US7233513B2 (en) | Semiconductor memory device with MOS transistors each having floating gate and control gate | |
| US5493526A (en) | Method and apparatus for enhanced EPROM and EEPROM programmability and process scaling | |
| CN1072040A (zh) | 与非型掩码只读存储器 | |
| JPH06283691A (ja) | 読出し専用メモリ | |
| KR19990030233A (ko) | 연관 메모리 및 상기 메모리의 작동 방법 | |
| US7289355B2 (en) | Pre-written volatile memory cell | |
| JP2943543B2 (ja) | 半導体スタティックメモリ | |
| EP0778581B1 (en) | Nonvolatile memory device | |
| CN100362661C (zh) | 具对称性选择晶体管的快闪存储器 | |
| JPH0582757A (ja) | マスクｒｏｍおよびその製造方法 | |
| JPH11162187A (ja) | 半導体メモリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |