JPH0619840A - データプロセッサ - Google Patents
データプロセッサInfo
- Publication number
- JPH0619840A JPH0619840A JP19598492A JP19598492A JPH0619840A JP H0619840 A JPH0619840 A JP H0619840A JP 19598492 A JP19598492 A JP 19598492A JP 19598492 A JP19598492 A JP 19598492A JP H0619840 A JPH0619840 A JP H0619840A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- selection signal
- selector
- frequency
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 1
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 効率を低下することなく、動作周波数の設定
をダイナミックに変更可能としたデータプロセッサを得
る。 【構成】 他のユニットへのアクセスの待合わせクロッ
ク数や周期をクロック選択信号１０３によって設定する
セレクタ手段１４と、クロック選択信号によらず一定周
波数のクロック１０１を入力し、このクロックをカウン
トするカウンタ手段１５と、インターバル選択信号１０
９によってカウンタ手段１５の出力を選択するセレクタ
手段１６とを有しており、各セレクタ手段１４，１６か
らの出力によりバスコントロールユニット１７が各種バ
スサイクルを起動するように構成する。
をダイナミックに変更可能としたデータプロセッサを得
る。 【構成】 他のユニットへのアクセスの待合わせクロッ
ク数や周期をクロック選択信号１０３によって設定する
セレクタ手段１４と、クロック選択信号によらず一定周
波数のクロック１０１を入力し、このクロックをカウン
トするカウンタ手段１５と、インターバル選択信号１０
９によってカウンタ手段１５の出力を選択するセレクタ
手段１６とを有しており、各セレクタ手段１４，１６か
らの出力によりバスコントロールユニット１７が各種バ
スサイクルを起動するように構成する。
Description
【０００１】
【産業上の利用分野】本発明はバスマスタとなるユニッ
トと他の外部／内部ユニットとの待合わせ制御機構また
は定間隔アクセス制御機構を備えたデータプロセッサに
関する。
トと他の外部／内部ユニットとの待合わせ制御機構また
は定間隔アクセス制御機構を備えたデータプロセッサに
関する。
【０００２】
【従来の技術】従来、この種の外部／内部クロックを分
周するクロックジェネレータを有するデータプロセッサ
では、１系統のクロックを大部分のユニットで共通に使
用し、分周比を変更した場合にはその全てのユニットで
同時に処理速度が変化する機構となっていた。このた
め、バスマスタとスレーブのウェイト制御やダイナミッ
クメモリのリフレッシュ間隔等のように実時間が問題と
なる場合には、使用する全ての分周比において条件を満
足する設定とするか、分周比の変更の前または後にウェ
イトコントローラやリフレッシュコントローラの設定値
を変更する必要があった。
周するクロックジェネレータを有するデータプロセッサ
では、１系統のクロックを大部分のユニットで共通に使
用し、分周比を変更した場合にはその全てのユニットで
同時に処理速度が変化する機構となっていた。このた
め、バスマスタとスレーブのウェイト制御やダイナミッ
クメモリのリフレッシュ間隔等のように実時間が問題と
なる場合には、使用する全ての分周比において条件を満
足する設定とするか、分周比の変更の前または後にウェ
イトコントローラやリフレッシュコントローラの設定値
を変更する必要があった。
【０００３】
【発明が解決しようとする課題】しかし、設定値を全て
の分周比において条件を満足する設定とすると、周波数
が高い時すなわち高速処理が必要なときに必要以上のリ
フレッシュサイクル等が起動され、また周波数が低い時
には必要以上のウェイトサイクルが挿入され極端に処理
速度が低下するなど、効率が大きく低下するという問題
がある。また、設定をダイナミックに変更するために
は、一般的にプログラムによる設定の変更等が必要であ
るが、これらの設定は一般的に分周比を上げる時と下げ
る時で逆である必要があるため同一のルーチンが使用で
きず、プログラムを繁雑にし、サイズを増大させ、誤り
を増加させる等の問題がある。本発明の目的は、効率を
低下することなく、動作周波数の設定をダイナミックに
変更可能としたデータプロセッサを提供することにあ
る。
の分周比において条件を満足する設定とすると、周波数
が高い時すなわち高速処理が必要なときに必要以上のリ
フレッシュサイクル等が起動され、また周波数が低い時
には必要以上のウェイトサイクルが挿入され極端に処理
速度が低下するなど、効率が大きく低下するという問題
がある。また、設定をダイナミックに変更するために
は、一般的にプログラムによる設定の変更等が必要であ
るが、これらの設定は一般的に分周比を上げる時と下げ
る時で逆である必要があるため同一のルーチンが使用で
きず、プログラムを繁雑にし、サイズを増大させ、誤り
を増加させる等の問題がある。本発明の目的は、効率を
低下することなく、動作周波数の設定をダイナミックに
変更可能としたデータプロセッサを提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明は、他のユニット
へのアクセスの待合わせクロック数や周期をクロック選
択信号によって設定するセレクタ手段と、クロック選択
信号によらず一定周波数のクロックを入力し、このクロ
ックをカウントするカウンタ手段と、インターバル選択
信号によってカウンタ手段の出力を選択するセレクタ手
段とを有しており、各セレクタ手段からの出力によりバ
スコントロールユニットが各種バスサイクルを起動する
ように構成する。
へのアクセスの待合わせクロック数や周期をクロック選
択信号によって設定するセレクタ手段と、クロック選択
信号によらず一定周波数のクロックを入力し、このクロ
ックをカウントするカウンタ手段と、インターバル選択
信号によってカウンタ手段の出力を選択するセレクタ手
段とを有しており、各セレクタ手段からの出力によりバ
スコントロールユニットが各種バスサイクルを起動する
ように構成する。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例のブロック図である。本
実施例は、動作クロックの分周比に応じて外部アクセス
時のウェイト数およびリフレッシュ間隔を自動的に制御
するデータプロセッサの例である。同図において、１１
は分周器であり、入力クロック１０１を分周して 1/2か
ら 1/2n のクロック群１０２を出力する。１２はクロッ
クセレクタであり、クロック選択信号１０３の指示によ
って前記分周されたクロック１０２の１つを選択し、基
本クロック１０４として各ユニットに供給する。
る。図１は本発明の第１実施例のブロック図である。本
実施例は、動作クロックの分周比に応じて外部アクセス
時のウェイト数およびリフレッシュ間隔を自動的に制御
するデータプロセッサの例である。同図において、１１
は分周器であり、入力クロック１０１を分周して 1/2か
ら 1/2n のクロック群１０２を出力する。１２はクロッ
クセレクタであり、クロック選択信号１０３の指示によ
って前記分周されたクロック１０２の１つを選択し、基
本クロック１０４として各ユニットに供給する。
【０００６】１３はウェイトカウンタであり、バスステ
ータス信号１０５とクロック１０４よりウェイトカウン
ト信号群１０６を生成する。１４はウェイトセレクタで
ありウェイトカウンタ１３の設定値およびクロック選択
信号１０３によってウェイトカウント信号群１０６より
適切なものを選択し、ウェイト信号１０７として出力す
る。
ータス信号１０５とクロック１０４よりウェイトカウン
ト信号群１０６を生成する。１４はウェイトセレクタで
ありウェイトカウンタ１３の設定値およびクロック選択
信号１０３によってウェイトカウント信号群１０６より
適切なものを選択し、ウェイト信号１０７として出力す
る。
【０００７】１５はリフレッシュカウンタであり、分周
されたクロック群１０２の固定された１つをさらに分周
して各周期のリフレッシュ要求信号群１０８を生成す
る。１６はリフレッシュインターバルセレクタであり、
リフレッシュインターバル選択信号１０９によりリフレ
ッシュ要求信号群１０８より１つを選択してリフレッシ
ュ要求信号１１０を出力する。１７はバスコントロール
ユニットであり、ウェイト信号１０７とリフレッシュ要
求信号１１０をもとに各種バスサイクルを起動する。
されたクロック群１０２の固定された１つをさらに分周
して各周期のリフレッシュ要求信号群１０８を生成す
る。１６はリフレッシュインターバルセレクタであり、
リフレッシュインターバル選択信号１０９によりリフレ
ッシュ要求信号群１０８より１つを選択してリフレッシ
ュ要求信号１１０を出力する。１７はバスコントロール
ユニットであり、ウェイト信号１０７とリフレッシュ要
求信号１１０をもとに各種バスサイクルを起動する。
【０００８】この第１実施例において、ウェイトセレク
タ１４は各バスサイクルのウェイト数をクロック選択信
号１０３によって自動的に変更するので、プログラムは
動作周波数を意識することなくアクセスを行うことがで
きる。また、リフレッシュカウンタ１５はクロック選択
信号１０３によらず常に同一周期のクロックが供給され
るため、リフレッシュ周期を動作周波数に関係無く一定
に保つことができる。これにより、プロセッサの動作周
波数をダイナミックに変更する場合にもプログラムは周
波数を意識する必要が無く、また、各周波数におけるパ
フォーマンスも最大限に保つことが可能となる。
タ１４は各バスサイクルのウェイト数をクロック選択信
号１０３によって自動的に変更するので、プログラムは
動作周波数を意識することなくアクセスを行うことがで
きる。また、リフレッシュカウンタ１５はクロック選択
信号１０３によらず常に同一周期のクロックが供給され
るため、リフレッシュ周期を動作周波数に関係無く一定
に保つことができる。これにより、プロセッサの動作周
波数をダイナミックに変更する場合にもプログラムは周
波数を意識する必要が無く、また、各周波数におけるパ
フォーマンスも最大限に保つことが可能となる。
【０００９】図２は本発明の第２実施例のブロック図で
あり、図１の第１実施例と同一部分には同一符号を付し
てある。この第２実施例では、分周器１１，クロックセ
レクタ１２は設けてはおらず、入力クロック１０１を直
接ウェイトカウンタ１３，リフレッシュカウンタ１５，
バスコントロールユニット１７に入力させ、クロック切
替情報１１１をウェイトセレクタ１４，リフレッシュイ
ンターバルセレクタ１６に入力させている。
あり、図１の第１実施例と同一部分には同一符号を付し
てある。この第２実施例では、分周器１１，クロックセ
レクタ１２は設けてはおらず、入力クロック１０１を直
接ウェイトカウンタ１３，リフレッシュカウンタ１５，
バスコントロールユニット１７に入力させ、クロック切
替情報１１１をウェイトセレクタ１４，リフレッシュイ
ンターバルセレクタ１６に入力させている。
【００１０】この第２実施例によれば、第１実施例では
クロック入力１０１が固定である必要があるのに対し、
クロック切替情報１１１を使用することによって入力ク
ロック１０１自体が変化する場合にも対応可能とした例
である。この例では、リフレッシュカウンタ１５の入力
クロック１０１の変化をクロック切替情報１１１をリフ
レッシュインターバルセレクタ１６が識別して打消すこ
とにより、入力クロック１０１自体の変化を可能として
いる点で第１実施例より有効である。
クロック入力１０１が固定である必要があるのに対し、
クロック切替情報１１１を使用することによって入力ク
ロック１０１自体が変化する場合にも対応可能とした例
である。この例では、リフレッシュカウンタ１５の入力
クロック１０１の変化をクロック切替情報１１１をリフ
レッシュインターバルセレクタ１６が識別して打消すこ
とにより、入力クロック１０１自体の変化を可能として
いる点で第１実施例より有効である。
【００１１】
【発明の効果】以上説明したように、本発明は動作クロ
ック設定信号によって各種設定値を自動的に変換するこ
と、または動作クロック設定信号に影響されないクロッ
クを使用することによって、プロセッサの動作周波数を
ダイナミックに変更する場合にもプログラムで周波数を
意識する必要が無く、また、各周波数におけるパフォー
マンスも最大限に保つことが可能となる。
ック設定信号によって各種設定値を自動的に変換するこ
と、または動作クロック設定信号に影響されないクロッ
クを使用することによって、プロセッサの動作周波数を
ダイナミックに変更する場合にもプログラムで周波数を
意識する必要が無く、また、各周波数におけるパフォー
マンスも最大限に保つことが可能となる。
【図１】本発明のデータプロセッサの第１実施例のブロ
ック図である。
ック図である。
【図２】本発明の第２実施例のブロック図である。
１１ 分周器 １２ クロックセレクタ １３ ウェイトカウンタ １４ ウェイトセレクタ １５ リフレッシュカウンタ １６ リフレッシュインターバルカウンタ １７ バスコントロールユニット
Claims (1)
- 【請求項１】 他のユニットへのアクセスの待合わせク
ロック数や周期をクロック選択信号によって設定するセ
レクタ手段と、クロック選択信号によらず一定周波数の
クロックを入力し、このクロックをカウントするカウン
タ手段と、インターバル選択信号によって前記カウンタ
手段の出力を選択するセレクタ手段とを有し、前記各セ
レクタ手段からの出力によりバスコントロールユニット
が各種バスサイクルを起動するように構成したことを特
徴とするデータプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19598492A JPH0619840A (ja) | 1992-06-30 | 1992-06-30 | データプロセッサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19598492A JPH0619840A (ja) | 1992-06-30 | 1992-06-30 | データプロセッサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0619840A true JPH0619840A (ja) | 1994-01-28 |
Family
ID=16350282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19598492A Pending JPH0619840A (ja) | 1992-06-30 | 1992-06-30 | データプロセッサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0619840A (ja) |
-
1992
- 1992-06-30 JP JP19598492A patent/JPH0619840A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3776449B2 (ja) | マルチタスク低電力制御装置 | |
| US4984195A (en) | Extended bus controller | |
| US5414816A (en) | Data transfer apparatus having means for controlling the difference in speed between data input/output ports and memory access | |
| US5465333A (en) | Apparatus for programming the speed at which an expansion card generates ready signals to insure compatibility with the speed of an attached bus | |
| US7380027B2 (en) | DMA controller and DMA transfer method | |
| JPH04255043A (ja) | 改良された外部メモリアクセス制御システム | |
| US5872961A (en) | Microcomputer allowing external monitoring of internal resources | |
| JPH10149311A (ja) | メモリ制御装置 | |
| JPH01120610A (ja) | マイクロプロセッサのクロック入力装置 | |
| US7707450B1 (en) | Time shared memory access | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JP2918570B2 (ja) | 中央演算処理装置 | |
| JP2647962B2 (ja) | 表示制御装置 | |
| JPH05120206A (ja) | Ｄｍａコントローラ | |
| JPH04346140A (ja) | 共有メモリのアクセス制御装置 | |
| JP2809001B2 (ja) | 制御信号集約装置 | |
| JPH0580089A (ja) | タイマ装置 | |
| JPH05258082A (ja) | マイクロコンピュータ | |
| JP2912090B2 (ja) | タイムスロットインタチェンジ回路 | |
| JPS5935452B2 (ja) | アドレス指定方法および装置 | |
| JPS6362067A (ja) | 複数プロセツサの制御記憶アクセス配分回路 | |
| JPS6260195A (ja) | リフレツシユ制御回路 | |
| JPH03152657A (ja) | マルチプロセッサシステム | |
| JPH0317143B2 (ja) | ||
| JPS62196729A (ja) | マイクロプログラムロ−ド方式 |