JPH0619878B2 - 磁気テ−プ装置のサ−ボ回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオテープレコーダ（ＶＴＲ）又はこれに
類似の磁気テープ装置のサーボ回路に関し、更に詳細に
は、コントロール信号（以下ＣＴＬ信号と呼ぶ）の処理
回路に関する。

［従来の技術］ ＶＨＳ方式、ベータ方式、Ｕマチック方式等の斜め走査
方式のＶＴＲでは、記録トラックを回転ヘッドで正確に
走査するために、記録時に予めコントロールトラックに
ＣＴＬ信号を記録する。再生時にはＣＴＬ信号を基準に
して回転ヘッド（ビデオヘッド）の記録トラックに対す
る位相を制御し、最良のトラッキング状態を得る。

磁気テープ上にはデュティ約５０％でＣＴＬ信号が記録
されているので、ＣＴＬヘッドでこれを再生すると、こ
こから第４図（Ａ）で示すような微分出力が得られる。
ＣＴＬヘッドの出力段のＣＴＬ再生回路でしきい電圧Ｖ
ｔを有して波形整形及び増幅すると第４図（Ｂ）の再生
ＣＴＬ信号が得られる。第４図（Ｂ）のＣＴＬパルス前
縁時点ｔ１、ｔ４が回転ヘッドと記録トラックとの位相
制御の基準になる。

ところで、ＣＴＬヘッドから得られる再生出力のレベル
は極めて低いのでｔ２時点で点線で示すようにしきい電
圧Ｖｔ以上のノイズが混入する恐れがある。このノイズ
が再生ＣＴＬ信号と同じにテープ走行制御回路（キャプ
スタン制御回路）に入力すると、テープ走行の乱れが生
じる。この問題を解決するために、ＣＴＬ再生回路の出
力段には通常モノマルチバイブレータ（以下ＭＭＶと呼
ぶ）が設けられており、ノイズを除去（マスク）してい
る。第４図（Ｃ）はＭＭＶの出力を示し、ＣＴＬパルス
の前縁時点ｔ１でトリガされ、次のＣＴＬパルスの前縁
時点ｔ４の少し前のｔ３時点で出力パルスが高レベルか
ら低レベルに転換している。ＭＭＶを再トリガ不可能な
構成とすることによって、ＭＭＶはｔ２時点でのノイズ
に応答しない。従って、第４図（Ｃ）の出力は、ｔ１〜
ｔ３の区間で発生するノイズに無関係なものとなる。ｔ
３〜ｔ４期間はノイズに対して無防備であるが、この期
間を短く設定することによってノイズによるＣＴＬ信号
の乱れをほぼ完全に防ぐことができる。キャプスタン制
御回路は、ＣＴＬパルスの前縁時点ｔ１、ｔ４を示す情
報をもらえば十分にテープを制御することができる。

［発明が解決しようとする問題点］ ところで、サーボモードの場合には、テープ速度が例え
ば３倍、５倍のように変化する。このため再生ＣＴＬ信
号の周波数（周期）も変化する。もし、ＭＭＶの出力パ
ルスを変えなければ、ＭＭＶの出力パルス幅がＣＴＬパ
ルスの周期よりも長くなり、ノイズと同様にＣＴＬパル
スもＭＭＶで除去される。従って、従来はテープ速度の
切り換えに応じてＭＭＶのＲＣ時定数を切り換えた。し
かし、高精度な抵抗及びコンデンサを得ることが困難で
あるため、第４図のｔ３〜ｔ４期間を極端に狭くするこ
とが不可能であった。また、複数種類の抵抗又はコンデ
ンサを用意すると、必然的にコスト高になった。

そこで、本発明の目的は、容易且つ正確にＣＴＬ信号の
ノイズを除去することができる回路を提供することにあ
る。

［問題点を解決するための手段］ 上記目的を達成するための本発明は、回転ヘッドによっ
て磁気テープを斜め走査して情報を記録再生する磁気テ
ープ装置におけるサーボ回路であって、前記磁気テープ
のコントロールトラックに記録されているコントロール
信号をコントロールヘッドで順次再生するコントロール
信号再生回路と、前記コントロール信号を基準にして前
記回転ヘッドと前記磁気テープ上の記録トラックとの位
相を制御する制御回路と、前記コントロール信号再生回
路と前記制御回路間に設けられたゲート回路と、前記磁
気テープの走行速度に対応した繰返し周波数で第１のパ
ルスを発生する第１のパルス発生回路と、前記コントロ
ール信号再生回路と前記第１のパルス発生回路と前記ゲ
ート回路とに接続され、前記コントロール信号によって
初期化された後に、前記第１のパルスを所定数カウント
して前記コントロール信号の発生周期より短い時間幅を
有し且つ前記コントロール信号発生回路から順次に発生
するコントロール信号の相互間に位置する第２のパルス
を発生し、この第２のパルスを前記ゲート回路に送る第
２のパルス発生回路とを備え、前記コントロール信号発
生回路の出力の前記制御回路に対する伝送を前記ゲート
回路によって前記第２のパルスの期間だけ禁止するよう
に構成されていることを特徴とする磁気テープ装置のサ
ーボ回路に係わるものである。なお、第１のパルス発生
回路は例えば実施例の周波数発生器（ＦＧ）６であり、
第２のパルス発生回路は例えば実施例の、ＮＡＮＤゲー
ト１４、２０、カウンタ１６、プリセット回路１７、Ｏ
Ｒゲート１９から成る回路であり、ゲート回路は実施例
のＮＡＮＤゲート１３、１５から成る回路である。

［作 用］ 第２のパルス発生回路における計数入力パルスとして固
定のクロック信号を使用しないで、磁気テープの走行速
度に応じて変化する第１のパルスを使用するので、第２
のパルスの時間幅を適切に決定することができ、ノイズ
除去を良好に行うことができる。

［実施例］ 次に、第１図〜第３図を参照して本発明の実施例に係わ
るＶＴＲのサーボ回路を説明する。第１図に示すＶＴＲ
は汎用の小型ＶＴＲと同様に磁気テープ１を回転ヘッド
２で斜め走査して例えばＮＴＳＣ方式のテレビ信号を記
録再生するものである。斜め走査するために、磁気テー
プ１はドラム３の軸に対して傾斜して巻き付けられてい
る。磁気テープ１の走行は、キャプスタン４と、ここに
当接されるピンチローラと、図示されていないリールモ
ータとによって行われる。

キャプスタン４、回転ドラム３、及び磁気ヘッド３を回
転するために直流モータ５が設けられ、この速度検出の
ためにモータ５に周波数発生器６（以下単にＦＧと呼
ぶ）が結合されている。ＦＧ６とモータ５との間には公
知の速度制御回路７が接続されている。制御回路７はラ
イン８のＣＴＬ信号にも応答してトラッキングがとれる
ようにテープ速度を制御し、またライン９から与えられ
る速度切換信号に応答して複数段階のテープ速度が得ら
れるようにモータ５を制御する。

記録時には磁気テープ１のコントロールトラックにＣＴ
Ｌ信号を記録し、再生時にはコントロールトラックから
ＣＴＬ信号を検出するＣＴＬヘッド１０にはＣＴＬ信号
再生回路１１が接続され、図示されていないＣＴＬ信号
記録回路も接続されている。ＣＴＬ信号再生回路１１の
出力ラインはＮＯＴ回路１２を介して２入力ＮＡＮＤゲ
ート１３に接続されていると共に、２入力ＮＡＮＤゲー
ト１４にも接続されている。

ＮＡＮＤゲート１３の出力はもう１つのＮＡＮＤゲート
１５の一方の入力端子に接続され、ＮＡＮＤゲート１５
の出力端子はＮＡＮＤゲート１３の入力端子に接続され
ていると共に、ライン８で制御回路７に接続されてい
る。

１６はプリセット可能なデイジタルカウンタから成る分
周器であり、例えばＭＣ１４５６９と呼ばれているＩＣ
によって構成することができる。この分周器１６はクロ
ック入力端子ＣＫの他に、プリゼット端子ａ〜ｎを有
し、このプリセット端子ａ〜ｎはプリセット回路１７に
接続されている。分周器１６の出力ライン１８はＮＡＮ
Ｄゲート１４とＯＲゲートとＮＡＮＤゲート２０とを介
してクロック入力端子ＣＫに帰還され、また抵抗２１と
コンデンサ２２とから成る遅延回路を介してＮＡＮＤゲ
ート１５に接続されている。ＮＡＮＤゲート２０のもう
一つの入力端子はＦＧ６に接続されている。

記録再生判別信号ライン２３は、記録時に高レベル
（Ｈ）状態になり、再生時に低レベル（Ｌ）状態になる
ものであり、プリセット回路１７とＯＲゲート１９とに
接続されている。

（再生時動作） 再生時には第１図のＡ〜Ｇ点が第２図に示す如く変化す
る。ＣＴＬ信号再生回路１１から第２図（Ａ）に示す再
生ＣＴＬ信号が得られる。この再生ＣＴＬ信号は周期的
に発生するＣＴＬパルスから成る。ｔ１時点で高レベル
のＣＴＬパルスが発生すると、ＮＯＴ回路１２で反転さ
れてＮＡＮＤゲート１３の一方の入力となる。ＮＡＮＤ
ゲート１３の他方の入力は第２図（Ｇ）に示す如く高レ
ベルに保たれているので、ＮＡＮＤゲート１３の出力が
ｔ１で低レベルから高レベルに転換する。この結果、も
う１つのＮＡＮＤゲート１５の両入力が高レベルにな
り、ＮＡＮＤゲート１５の出力が第２図（Ｇ）に示す如
く低レベルに転換する。これにより、ＣＴＬパルスの前
縁時点を示す情報が制御回路７に与えられる。制御回路
７はＣＴＬパルスの前縁時点ｔ１を基準にして回転ヘッ
ド２の記録トラックに対する位置を制御する。

ところで、ＣＴＬ信号再生回路１１から発生する恐れの
ある例えば第２図（Ａ）で点線でしめすようなノイズが
制御回路７に入力することをＮＡＮＤゲート１５で阻止
しなければならない。次にこの動作を説明する。

第２図のｔ１でＣＴＬパルスが高レベルになると、ＮＯ
Ｔ回路１２の出力が低レベルになり、ＮＡＮＤゲート１
４の出力が高レベルに転換し、ＯＲゲート１９の出力即
ちＮＡＮＤゲート２０の一方の入力も第２図（Ｃ）に示
す如く高レベルに転換する。なお、再生時にはライン２
３は第２図（Ｆ）に示す如く低レベルであるので、ＮＡ
ＮＤゲート１４の出力は、制限を受けずにＮＡＮＤゲー
ト２０の一方の入力となる。ＮＡＮＤゲート２０の一方
の入力がｔ１で高レベルに転換すると、ＮＡＮＤゲート
２０のもう一方の入力である第２図（Ｂ）のＦＧ出力パ
ルスが通過可能になり、ＮＡＮＤゲート２０の出力端子
に第２図（Ｄ）に示すクロックパルスが得られ、分周器
１６のクロック入力端子ＣＫに与えられる。これによ
り、分周器１６は、第２図（Ｄ）のクロックパルスの前
縁ｔ２に応答してカウントを開始し、プリセット回路１
７で与えられた所定値（例えば９クロック）を計数した
時点ｔ４で出力端子が第２図（Ｅ）に示す如く低レベル
から高レベルに転換する。即ち、1/9に分周した低レベ
ル出力パルスを発生する。

ｔ２で分周器１６の出力が低レベルに転換してもＮＡＮ
Ｄゲート１４の出力は高レベルに保たれているために、
第２図（Ｄ）のクロックパルスの発生は継続される。分
周器１６の出力は例えば１５０ＫΩの抵抗２１と0.001
μＦのコンデンサ２２とからなる約100μsの遅延回路を
通ってＮＡＮＤゲート１５に入力するため、ＮＡＮＤゲ
ート１５の出力は第２図（Ｇ）に示す如く第２図（Ｅ）
の分周器出力転換時点ｔ２よりも僅かに遅れたｔ３時点
で高レベルに転換する。ＮＡＮＤゲート１５の出力が高
レベルに戻っても、制御回路７が要求する情報は、ＣＴ
Ｌパルスの前縁時点ｔ１であるから何らの問題も生じな
い。ｔ２〜ｔ４期間において分周器１６の出力が低レベ
ルに保たれていれば、再生ＣＴＬ信号中にたとえノイズ
が含まれていても、ＮＡＮＤゲート１５によって阻止さ
れる。換言すれば、ｔ２〜ｔ４期間のノイズによってＮ
ＡＮＤゲート１５の出力が低レベルに転換しない。

ｔ４時点以後になって、第２図（Ｃ）のＮＡＮＤゲート
２０の１つの入力が低レベルになり、第２図（Ｇ）のノ
イズ除去後のＣＴＬ出力が高レベルになると、ｔ１時点
以前と同じ状態であるから、ｔ５時点で発生する次のＣ
ＴＬパルスに応答することが可能になる。第２図ではｔ
４〜ｔ５期間が約２クロックになっているが、ここを１
クロックに狭めてもよい。

サーチモード等のために再生テープ速度の切り換えが行
われると、これを示す信号がライン９から制御回路７に
与えられ、テープ１は、新しい速度になるように制御さ
れる。テープ速度が変化すると、第２図（Ａ）に示すＣ
ＴＬパルスの発生周期も当然変化する。もし、第２図
（Ｅ）に示す低レベル期間ｔ２〜ｔ４が変化しないとす
れば、テープ速度が速くなった時には、ＣＴＬパルスが
正しく制御回路７に送られない。しかし、第１図の回路
では、ＦＧ出力信号が反転したものが分周器１６のクロ
ックとして入力するので、再生ＣＴＬパルスの周期の変
化に追従して分周器１６即ちノイズ除去ＭＭＶの出力パ
ルスの幅が変化する。従って、ＣＴＬパルスの周期ｔ１
〜ｔ５に対するノイズ除去期間ｔ１〜ｔ４の割合いがテ
ープ速度の変化に無関係にほぼ一定に保たれる。このた
め高いノイズ除去効果をテープ速度の変化に拘らず得る
ことができる。

（記録時動作） 記録時には、ＣＴＬ信号が無いので、これを使用してキ
ャプスタン制御を行うことができない。記録専用のキャ
プスタン制御回路を設けても差支えないが、回路構成を
簡略化するために再生と記録とで同一の制御回路を使用
することが有利である。このため、一般的なＶＴＲでは
ＦＧ信号を分周して再生ＣＴＬ信号と等価な信号を形成
し、これを制御回路に入力させている。本実施例では、
分周器１６がＦＧ信号の分周に使用されている。換言す
れば、記録時に使用されるＦＧ信号の分周器１６を再生
時のノイズ除去のＭＭＶに兼用している。

第３図は記録時における第１図の各部の状態を示す。記
録時には、ライン２３が第３図（Ｆ）に示す如く高レベ
ルに保たれる。また、ＣＴＬ信号再生回路１１の出力は
第３図（Ａ）に示す如く低レベルである。ライン２３が
高レベルであるので、ＯＲゲート１９の出力即ちＮＡＮ
Ｄゲート２０の一方の入力は第３図（Ｃ）に示す如く常
に高レベルである。このため、ＮＡＮＤゲート２０の出
力端子に第３図（Ｄ）に示すＦＧ信号の反転信号が常に
得られる。分周器１６のプリセット値は、記録時には例
えば１１クロックに設定される。分周器１６が１１クロ
ックを計数することによって第３図（Ｅ）に示す如くｔ
１時点で高レベル出力に転換し、この状態において、次
のクロックがｔ２時点で入力すると、再び分周動作を開
始し、その出力は低レベルに転換される。そして、ｔ２
時点から１１クロックの計数を開始する。ｔ４時点で１
１クロックの計数が終了すると、分周器１６の出力は第
３図（Ｅ）に示す如く高レベルに転換する。この結果、
１１クロック毎に第３図（Ｇ）に示すＮＡＮＤゲート１
５の出力を低レベルに転換し、第２図（Ｇ）に対応する
制御信号が得られる。

分周器１６は、記録時のＦＧ信号の分周と、再生時のノ
イズ除去のＭＭＶ回路の構成との両方に使用されている
ので、回路が大幅に簡略化される。

［変形例］ 本発明は、上述の実施例に限定されるものでなく、変形
可能なものである。例えば、第５図に示す如く、第１図
とは別の回路構成の再トリガ不可能なデイジタルＭＭＶ
１６ａを設け、トリガ端子に第１図のＣＴＬ信号回路１
１を接続し、クロック入力端子ＣＫに第１図のＦＧ６を
接続して、ＣＴＬパルスでトリガした後に所定数のクロ
ック（ＦＧパルス）を計数することによって所定幅の出
力パルスを発生するように構成し、ノイズ除去ＣＴＬ信
号を第１図の制御回路７に送るようにしてもよい。ま
た、キャプスタン４とドラム３とでモータを共有せず
に、それぞれに独立に設けてもよい。

［発明の効果］ 上述から明かな如く、本発明によればＣＴＬ信号のノイ
ズ除去を容易且つ良好に達成することができる。

【図面の簡単な説明】

第１図は本発明の実施例に係わるＶＴＲの一部を示すブ
ロック図、 第２図は再生時における第１図の各部の電圧を示す波形
図、 第３図は記録時における第１図の各部の電圧を示す波形
図、 第４図は従来のＶＴＲにおけるＣＴＲ信号のノイズ除去
を説明するための波形図、 第５図は変形例のノイズ除去回路を示すブロック図であ
る。 １……テープ、２……ヘッド、４……キャプスタン、５
……モータ、６……ＦＧ、７……制御回路、１０……Ｃ
ＴＬヘッド、１１……ＣＴＬ信号再生回路、１５……Ｎ
ＡＮＤゲート、１６……分周器、

Claims (1)

【特許請求の範囲】
1. 【請求項１】回転ヘッドによって磁気テープを斜め走査
   して情報を記録再生する磁気テープ装置におけるサーボ
   回路であって、 前記磁気テープのコントロールトラックに記録されてい
   るコントロール信号をコントロールヘッドで順次再生す
   るコントロール信号再生回路と、 前記コントロール信号を基準にして前記回転ヘッドと前
   記磁気テープ上の記録トラックとの位相を制御する制御
   回路と、 前記コントロール信号再生回路と前記制御回路間に設け
   られたゲート回路と、 前記磁気テープの走行速度に対応した繰返し周波数で第
   １のパルスを発生する第１のパルス発生回路と、 前記コントロール信号再生回路と前記第１のパルス発生
   回路と前記ゲート回路とに接続され、前記コントロール
   信号によって初期化された後に、前記第１のパルスを所
   定数カウントして前記コントロール信号の発生周期より
   短い時間幅を有し且つ前記コントロール信号発生回路か
   ら順次に発生するコントロール信号の相互間に位置する
   第２のパルスを発生し、この第２のパルスを前記ゲート
   回路に送る第２のパルス発生回路と を備え、前記コントロール信号発生回路の出力の前記制
   御回路に対する伝送を前記ゲート回路によって前記第２
   のパルスの期間だけ禁止するように構成されていること
   を特徴とする磁気テープ装置のサーボ回路。