JPH0619956A - 高速演算装置および方法，信号解析システム，ならびに計測装置および方法 - Google Patents

高速演算装置および方法，信号解析システム，ならびに計測装置および方法

Info

Publication number
JPH0619956A
JPH0619956A JP4195922A JP19592292A JPH0619956A JP H0619956 A JPH0619956 A JP H0619956A JP 4195922 A JP4195922 A JP 4195922A JP 19592292 A JP19592292 A JP 19592292A JP H0619956 A JPH0619956 A JP H0619956A
Authority
JP
Japan
Prior art keywords
stage
input data
arithmetic
data
circuit means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP4195922A
Other languages
English (en)
Other versions
JP2736584B2 (ja
Inventor
Nobuyuki Isshiki
信之 一色
Kimie Sannomiya
公江 三宮
Takanobu Uchida
隆信 内田
Toshiharu Numata
敏晴 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kao Corp
Original Assignee
Kao Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kao Corp filed Critical Kao Corp
Priority to JP4195922A priority Critical patent/JP2736584B2/ja
Priority to EP93913602A priority patent/EP0648357B1/en
Priority to US08/356,250 priority patent/US5537344A/en
Priority to DE69313641T priority patent/DE69313641T2/de
Priority to PCT/JP1993/000889 priority patent/WO1994000821A2/en
Publication of JPH0619956A publication Critical patent/JPH0619956A/ja
Application granted granted Critical
Publication of JP2736584B2 publication Critical patent/JP2736584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
    • G01R23/16—Spectrum analysis; Fourier analysis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G10—MUSICAL INSTRUMENTS; ACOUSTICS
    • G10L—SPEECH ANALYSIS TECHNIQUES OR SPEECH SYNTHESIS; SPEECH RECOGNITION; SPEECH OR VOICE PROCESSING TECHNIQUES; SPEECH OR AUDIO CODING OR DECODING
    • G10L25/00—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00
    • G10L25/27—Speech or voice analysis techniques not restricted to a single one of groups G10L15/00 - G10L21/00 characterised by the analysis technique

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【目的】 高精度かつ高速でウェイブレット変換を行な
う。 【構成】 入力データＳ0 とガボール関数Ｇα，ωとの
畳み込み演算が演算部20で行なわれ，第０段のウェイブ
レット係数Ｔｇ（２0 ，ｂ）が得られる。入力データＳ
0 はロウ・パス・フィルタ30に与えられ，ガウス型フィ
ルタをかけられることにより，高周波成分の周波数が１
／２になった第１段のための入力データＳ1 に変換され
る。この入力データＳ1 とガボール関数Ｇ
α／３，２ω／３との畳み込み演算が演算部21で行なわ
れ第１段の係数Ｔｇ（２1 ，ｂ）が得られる。この第１
段の畳み込み演算においてサンプリング間隔は第０段の
２倍でよい。以下，同様にして，後段の演算におけるサ
ンプリング間隔は２倍ずつになっていくので，各段にお
いて演算量が増加することがなく，かつ各段で同一の精
度で係数Ｔｇ（２j ，ｂ）を求めることができる。

Description

【発明の詳細な説明】
【０００１】
【技術分野】この発明は高速演算装置および方法，信号
解析システム，ならびに計測装置および方法に関し，と
くにウェイブレット（Wavelet)変換を利用した装置およ
び方法に関する。
【０００２】
【背景技術】近年，ウェイブレット変換の音声認識，画
像処理，乱流理論，非線形非平衡物理学，カオス，フラ
クタル等への応用が盛んとなってきている。
【０００３】ウェイブレット解析は，データに含まれて
いる情報として周波数だけではなく，時間または位置も
知りたいときに用いられる信号解析である。ウェイブレ
ット解析は，フーリエ（Fourier ）解析で用いられてい
る三角関数のように時間（空間）的に一様に広がった関
数ではなく，ある時刻（空間）のまわりに局在化した関
数を基底関数として選び，その平行移動と相似変換によ
って信号の分解を行なう。そうすることによって，周波
数だけではなく，イベントの位置の特定が可能となる。
【０００４】また，基底の拡大縮小という相似変換によ
り信号を分解するため，急激な変化（高周波数）に対し
ては時間分解能が高くなり，緩やかな変化（低周波数）
に対しては周波数分解能が高くなるという性質を持って
いる。
【０００５】基底関数をＧ(t) としたときに入力信号Ｓ
(t) のウェイブレット変換Ｔｇ（ａ，ｂ）は以下のよう
に定義される。
【０００６】
【数１】
【０００７】ここで＊は共役複素数を表わす。Ｔ
ｇ（ａ，ｂ）はウェイブレット係数と呼ばれる。またａ
はスケール（基底関数Ｇ(t) の広がりの範囲）を，ｂは
シフト（基底関数の空間的または時間的位置）をそれぞ
れ表わす。式１は基底関数Ｇ(t) と入力信号Ｓ(t) との
畳み込み積分である。
【０００８】基底関数および入力信号を離散化してそれ
ぞれＧ（ (n-b)／ａ），Ｓ(n) （ｎ＝１，２，…）で表
わすと，式１は次のように表現される。
【０００９】
【数２】
【００１０】図24はウェイブレット変換とフーリエ変換
の違いを示している。
【００１１】図24(A) はウェイブレット変換の様子を示
すもので，入力信号Ｓ(t) はある時間（空間）のまわり
に局在化された信号Ｇα０，ω０(t) ，Ｇ
α１，ω１(t) に分解される。ここで２ω０＝ω１であ
る。図に示された関数Ｇα，ω(t) は基底関数として一
般的に用いられるガボール（Gabor)関数であり次式で表
わされる。
【００１２】
【数３】
【００１３】図24(B) はフーリエ変換の様子を示してい
る。入力信号Ｓ(t) は時間（空間）的に一様に広がって
正弦波Ｅ1 sin（ωf0ｔ＋ψ1 ），Ｅ2 sin（ωf1ｔ＋
ψ2）等に分解される。
【００１４】フーリエ変換はＦＦＴ（高速フーリエ変
換）という優れた高速化アルゴリズムの開発により，一
般的に広く応用されるようになった。
【００１５】しかしながら，ウェイブレット変換につい
ては高精度で高速な処理を行なうアルゴリズムはまだ開
発されていない。
【００１６】問題は，式２にしたがってウェイブレット
係数を求める場合，用いる基底関数Ｇの台の大きさが低
周波になると大きくなることである。そのため，同一の
サンプリング間隔であればサンプリング数が増加してし
まう。
【００１７】周波数の低いウェイブレット係数を求める
とき，基底関数について線形補間をすることによって，
サンプル数を減らすことが提案されている。ｊ段目のウ
ェイブレット係数を求めることを考える。（ｊ−１）段
目では基底関数がＮ個のサンプル点Ｇi （ｉ＝１，２，
…Ｎ）によって構成されるとする。これらの点から線形
補間してｊ段目の基底関数を構成する。この補間の仕方
によっては，正しくない結果が得られることがある。
【００１８】
【発明の開示】この発明は高速でかつ厳密な解析結果を
得ることができるウェイブレット変換のための高速演算
装置および方法を提供することを目的とする。
【００１９】この発明はまた上記の高速演算装置を利用
した信号解析システムを提供することを目的とする。
【００２０】この発明はさらに上記高速演算装置および
方法を利用した計測装置および方法を提供することを目
的とする。
【００２１】この発明の第１の特徴による高速演算装置
は，複数段の演算回路手段から構成される。
【００２２】各段の演算回路手段は，入力データを記憶
しかつ与えられるクロック・パルスに応答して順次シフ
トする縦続接続された複数のシフトレジスタ手段，同一
の関数の畳み込み積分が元の関数と同じになる性質をも
つ基底関数について所定のサンプリング周期でサンプリ
ングされた関数値を記憶する第１の複数の記憶回路手
段，１を除く正の整数をＭとして，入力データのもつ周
波数成分の周波数をそのＭ分の１の周波数の周波数成分
をもつ次段のための入力データに変換するためのロウ・
パス・フィルタ関数について，上記所定のサンプリング
周期でサンプリングされた関数値を記憶する第２の複数
の記憶回路手段，上記シフトレジスタ手段の入力データ
または出力データと上記第１の記憶回路手段に記憶され
ている対応する関数値とをそれぞれ乗算する第１の複数
の乗算回路手段，およびこれらの第２の乗算回路手段の
出力データを相互に加算する第１の加算回路手段，なら
びに上記シフトレジスタ手段の入力データまたは出力デ
ータと上記第２の記憶回路手段に記憶されている対応す
る関数値とをそれぞれ乗算する第２の複数の乗算回路手
段，およびこれらの第２の乗算回路手段の出力データを
相互に加算する第２の加算回路手段を備えている。
【００２３】各段の演算回路手段における乗算と加算が
上記クロック・パルスの一周期の間に行なわれる。後段
の演算回路手段におけるシフトレジスタ手段が前段の演
算回路手段におけるシフトレジスタ手段のＭ倍の個数設
けられ，かつこれらのシフトレジスタ手段の入力または
出力データのうちＭ倍のサンプリング周期をもつデータ
が上記第１および第２の乗算回路手段に与えられる。第
２の加算回路手段の出力データが入力データとして次段
の演算回路手段に与えられる。
【００２４】演算結果は上記第１の加算回路手段から得
られる。
【００２５】この発明の第２の特徴による高速演算装置
は，複数段にわたって繰返し畳み込み積分演算を行なう
ための演算回路手段，この演算回路手段に与えられる入
力データを各段ごとに記憶するメモリ手段，ならびにこ
のメモリ手段へのデータの書込み，読出しおよび上記演
算回路手段における演算の繰返しを制御する制御回路手
段から構成される。
【００２６】上記演算回路手段は，同一の関数の畳み込
み積分が元の関数と同じになる性質をもつ基底関数につ
いて所定のサンプリング周期でサンプリングされた関数
値を記憶する第１の複数の記憶回路手段，１を除く正の
整数をＭとして，入力データのもつ周波数成分をそのＭ
分の１の周波数成分をもつ次段のための入力データに変
換するためのロウ・パス・フィルタ関数について，上記
所定のサンプリング周期でサンプリングされた関数値を
記憶する第２の複数の記憶回路手段，各段の演算におい
て，上記メモリ手段に記憶されているその段の入力デー
タと上記第１の記憶回路手段に記憶されている対応する
関数値とをそれぞれ乗算する第１の複数の乗算回路手
段，およびこれらの第１の乗算回路手段の出力データを
相互に加算する第１の加算回路手段，ならびに各段の演
算において，上記メモリ手段に記憶されているその段の
入力データと上記第２の記憶回路手段に記憶されている
対応する関数値とをそれぞれ乗算する第２の乗算回路手
段，およびこれらの第２の乗算回路手段の出力データを
相互に加算する第２の加算回路手段を備えている。
【００２７】上記メモリ手段には，各段の入力データの
数がその前段の入力データの数のＭ倍記憶されており，
かつ各段の演算において後段の演算のための入力データ
が上記第２の加算回路手段から得られたときにこの得ら
れた入力データが上記後段の入力データとして上記メモ
リ手段に記憶されるとともに上記メモリ手段に記憶され
ている上記後段の入力データが順次シフトされる。
【００２８】上記制御回路手段は，一定周期で，各段の
演算のための入力データを，後段の入力データの読出し
サンプリング周期を前段の読出しサンプリング周期のＭ
倍になるようにして上記メモリ手段から読出して上記演
算回路手段に与え，かつ上記演算回路手段の上記第２の
加算回路手段から得られるデータを次段の入力データと
して上記メモリ手段に与える。
【００２９】演算結果は上記第１の加算回路手段から得
られる。
【００３０】この発明の第３の特徴による高速演算装置
は，畳み込み積分演算を繰返し行なうための演算回路手
段，この演算回路手段に与えるべき次段の演算のための
入力データを記憶するメモリ手段，ならびにこのメモリ
手段へのデータの書込み，読出しおよび上記演算回路手
段における演算の繰返しを制御する制御回路手段から構
成されている。
【００３１】上記演算回路手段は，同一の関数の畳み込
み積分が元の関数と同じになる性質をもつ基底関数につ
いて所定のサンプリング周期でサンプリングされた関数
値を記憶する第１の複数の記憶回路手段，１を除く正の
整数をＭとして，入力データのもつ周波数成分をそのＭ
分の１の周波数成分をもつ次段のための入力データに変
換するためのロウ・パス・フィルタ関数について，上記
所定のサンプリング周期でサンプリングされた関数値を
記憶する第２の複数の記憶回路手段，各段の演算におい
て，上記メモリ手段から読出された入力データと上記第
１の記憶回路手段に記憶されている対応する関数値とを
それぞれ乗算する第１の複数の乗算回路手段，およびこ
れらの第１の乗算回路手段の出力データを相互に加算す
る第１の加算回路手段，ならびに各段の演算において，
上記メモリ手段から読出された入力データと上記第２の
記憶回路手段に記憶されている対応する関数値とをそれ
ぞれ乗算する第２の乗算回路手段，およびこれらの第２
の乗算回路手段の出力データを相互に加算する第２の加
算回路手段を備えている。
【００３２】上記制御回路手段は，上記第１および第２
の記憶手段に記憶されている関数値の数と等しい数の初
段の演算のための入力データを上記メモリ手段から読出
して上記演算回路手段に与える動作を，与えるべき入力
データを順次シフトしながら，初段の演算のためのすべ
ての入力データについて繰返して行ない，かつ上記演算
回路手段における演算ごとに上記第２の加算回路手段か
ら得られる次段のための入力データを上記メモリ手段に
順次記憶させる。
【００３３】また上記制御回路手段は，初段以降の演算
においては，各段ごとに，前段の演算における上記メモ
リ手段からの入力データの読出しサンプリング周期のＭ
倍の読出しサンプリング周期で，上記関数値の数に等し
い数の入力データを，読出すべき入力データを順次シフ
トしながら上記メモリ手段から読出して上記演算回路手
段に与え，かつ上記演算回路手段における演算ごとに上
記第２の加算回路手段から得られる次段のための入力デ
ータを上記メモリ手段に順次記憶させ，最終段の演算に
おいては入力データを上記メモリ手段から読出して上記
演算回路手段に与える動作のみを行なう。
【００３４】演算結果は上記第１の加算回路手段から得
られる。
【００３５】この発明の第４の特徴による高速演算装置
は，入力データと，同一の関数の畳み込み積分が元の関
数と同じになる性質をもつ基底関数の関数データとの畳
み込み積分を実行する複数段の演算回路手段，および１
を除く正の整数をＭとして，前段の入力データのもつ周
波数成分をそのＭ分の１の周波数成分をもつ次段のため
の入力データに変換するための，上記演算回路手段より
も１段数の少ない段数のロウ・パス・フィルタリング回
路手段から構成される。
【００３６】上記の各段の演算回路手段には，前段の演
算回路手段に設定された関数データのＭ倍の範囲に引延
ばされた関数データが設定されている。
【００３７】上記各段の演算回路手段およびロウ・パス
・フィルタリング回路手段はそれぞれ，前段の演算回路
手段およびロウ・パス・フィルタリング手段におけるサ
ンプリング周期のＭ倍の周期のサンプリング周期で畳み
込み積分およびロウ・パス・フィルタリング演算を実行
するものであり，初段の演算回路手段のための入力デー
タが初段のロウ・パス・フィルタリング回路手段に与え
られ，上記各ロウ・パス・フィルタリング回路手段によ
り得られる入力データが次段の演算回路手段および次段
のロウ・パス・フィルタリング回路手段に与えられる。
【００３８】演算結果を上記複数段の演算回路手段から
得ることができる。
【００３９】この発明の第５の特徴による高速演算方法
は，入力データと，同一の関数の畳み込み積分が元の関
数と同じになる性質をもつ基底関数の関数データとの畳
み込み積分を実行する複数段の演算回路手段，および１
を除く正の整数をＭとして，前段の入力データのもつ周
波数成分をそのＭ分の１の周波数成分をもつ次段のため
の入力データに変換するための，上記演算回路手段より
も１段数の少ない段数のロウ・パス・フィルタリング回
路手段を用いる。
【００４０】上記の各段の演算回路手段に，前段の演算
回路手段に設定された関数データの２倍の範囲に引延ば
された関数データを設定しておき，上記各段の演算回路
手段およびロウ・パス・フィルタリング回路手段にそれ
ぞれ，前段の演算回路手段およびロウ・パス・フィルタ
リング手段におけるサンプリング周期のＭ倍の周期のサ
ンプリング周期で畳み込み積分およびロウ・パス・フィ
ルタリング演算を実行させ，初段の演算回路手段のため
の入力データを初段のロウ・パス・フィルタリング回路
手段に与え，上記各ロウ・パス・フィルタリング回路手
段により得られる入力データを次段の演算回路手段およ
び次段のロウ・パス・フィルタリング回路手段に与え
る。
【００４１】演算結果を上記演算回路手段から得ること
ができる。
【００４２】この発明の第６の特徴による高速演算方法
は，同一の関数の畳み込み積分が元の関数と同じになる
性質をもつ基底関数の関数データがあらかじめ設定さ
れ，入力データとこの関数データとの畳み込み積分を実
行する演算手段と，１を除く正の整数をＭとして，入力
データのもつ周波数成分をそのＭ分の１の周波数成分を
もつ次段のための入力データに変換するためのロウ・パ
ス・フィルタリング手段と，上記演算手段で用いられる
入力データを各段ごとに記憶する記憶手段とを用いる。
【００４３】上記記憶手段には各段の入力データの数が
その前段の入力データの数のＭ倍となるように入力デー
タを記憶させ，かつ初段のための入力データが与えられ
たときに，および各段の演算において次段のための入力
データが上記ロウ・パス・フィルタリング手段から得ら
れたときにこれらの入力データを対応する段の入力デー
タとして上記記憶手段に記憶させるとともに上記記憶手
段に記憶されている対応する段の入力データを順次シフ
トする。
【００４４】初段のための入力データが与えられたとき
に上記記憶手段から初段のための入力データを読出して
上記演算手段および上記ロウ・パス・フィルタリング手
段に与え，上記演算手段から得られるデータを初段の出
力データとし，上記ロウ・パス・フィルタリング手段か
ら得られるデータを次段の入力データとして上記記憶手
段に記憶させ，次段以降においては一定周期で，各段の
演算のための入力データを，後段の入力データの読出し
サンプリング周期を前段の読出しサンプリング周期のＭ
倍になるようにして上記記憶手段から読出して上記演算
手段およびロウ・パス・フィルタリング手段に与え，上
記演算手段から得られるデータを各段の出力データと
し，上記ロウ・パス・フィルタリング手段から得られる
データを次段の入力データとして上記記憶手段に与え
る。
【００４５】上記動作を所定段にわたって繰返し，最終
段においてはロウ・パス・フィルタリング手段をディス
エーブル状態とし，所定段にわたる上記動作の繰返しが
終了するごとに初段のための入力データを取込んで再び
上記の繰返し動作を開始する。
【００４６】この発明の第７の特徴による高速演算方法
は，同一の関数の畳み込み積分が元の関数と同じになる
性質をもつ基底関数の関数データがあらかじめ設定さ
れ，入力データとこの関数データとの畳み込み積分を実
行する演算手段と，１を除く正の整数をＭとして，入力
データのもつ周波数成分をそのＭ分の１の周波数成分を
もつ次段のための入力データに変換するためのロウ・パ
ス・フィルタリング手段と，上記演算手段で用いられる
入力データを記憶する記憶手段とを用いる。
【００４７】上記演算手段に設定されている関数データ
の数と等しい数の初段の演算のための入力データを上記
記憶手段から読出して上記演算手段および上記ロウ・パ
ス・フィルタリングに与える動作を，与えるべき入力デ
ータを順次シフトしながら，初段の演算のためのすべて
の入力データについて繰返して行ない，上記演算手段か
ら得られるデータを初段の出力データとし，上記ロウ・
パス・フィルタリング手段から得られる次段のための入
力データを上記記憶手段に順次記憶させる。
【００４８】初段以降の演算においては，各段ごとに，
前段の演算における上記記憶手段からの入力データの読
出しサンプリング周期のＭ倍の読出しサンプリング周期
で，上記関数データの数に等しい数の入力データを，読
出すべき入力データを順次シフトしながら上記記憶手段
から読出して上記演算手段および上記ロウ・パス・フィ
ルタリングに与え，上記演算手段から得られるデータを
各段の出力データとし，各ロウ・パス・フィルタリング
手段から得られる次段のための入力データを上記記憶手
段に順次記憶させる。
【００４９】上記の動作を所定の複数段にわたって行な
い，最終段の演算においては入力データを上記記憶手段
から読出して上記演算手段に与える動作のみを行なう。
【００５０】この発明によると，ウェイブレット変換の
ための基底関数として，同一の関数の畳み込み積分が元
の関数と同じになる性質をもつものを採用している。こ
のような関数を用いると，次段のための入力データを求
める畳み込み積分がロウ・パス・フィルタリングと等価
となり，次段の演算のための入力データの高周波成分の
周波数が前段のＭ分の１になる。したがって，入力デー
タのサンプリング間隔をＭ倍とすることができる。一
方，基底関数の積分領域も次段になるとＭ倍に広がるが
サンプリング間隔もＭ倍となり，サンプル数は同一とな
る。
【００５１】このようにしてこの発明によると，どの段
においても同数のデータを用いた畳み込み積分が可能と
なり，演算のためのデータ数が増加することがない。し
たがって，この発明によると，所望の精度をどの段の演
算においても維持することができ，しかもデータ数が増
加することがないので演算の高速化を図ることができ
る。
【００５２】この発明はまた上記の高速演算装置を用い
た信号解析システムを提供している。
【００５３】この発明による信号解析システムは，与え
られる物理的信号を電気的入力信号に変換する入力回
路，上記入力回路から出力される入力信号をディジタル
入力データに変換するＡ／Ｄ変換回路，および上記Ａ／
Ｄ変換回路から出力されるディジタル入力データを解析
する解析用演算装置から構成される。上記解析用演算装
置は上述した高速演算装置により実現される。
【００５４】したがって，この発明による信号解析シス
テムを用いると，外部から与えられる超音波，電磁波，
地震波等の種々の物理的形態をもつ信号の解析を高精度
でかつ高速に行なうことができる。
【００５５】この発明の信号解析システムの好ましい実
施態様では，上記Ａ／Ｄ変換回路から得られる入力デー
タおよび上記演算手段から得られる解析結果データを記
憶する記憶装置がさらに設けられている。したがって，
入力データを一旦記憶装置に記憶したのちに記憶装置か
ら読出して信号解析に用いることができる。また，信号
解析結果も一旦記憶装置に記憶したのちに後述する後処
理，表示等に用いることができる。
【００５６】この発明の他の実施態様においては，信号
解析システムは，上記演算手段から得られる解析結果デ
ータを表示に適したデータに変換する後処理装置をさら
に備えている。
【００５７】これにより，見やすくかつ分りやすい解析
データの表示が可能となる。
【００５８】さらに信号解析システムは好ましくは，上
記演算手段から得られる解析結果データ，上記記憶装置
に記憶されている解析結果データまたは上記後処理装置
から得られる後処理後のデータを可視情報として出力す
る出力装置をさらに備えている。
【００５９】この発明はさらに計測装置および計測方法
を提供している。
【００６０】この発明による計測装置は，物理的信号を
対象物に向けて送信する送信手段，対象物から反射して
戻ってくる物理的信号を受信し，これを電気的入力信号
に変換する受信手段，上記受信手段から出力される入力
信号をディジタル入力データに変換するＡ／Ｄ変換回
路，および上記Ａ／Ｄ変換回路から出力されるディジタ
ル入力データを解析する解析用演算装置から構成され，
上記解析用演算装置が上記高速演算装置により実現され
る。
【００６１】この発明による計測方法は，物理的信号を
対象物に向けて送信し，対象物から反射して戻ってくる
物理的信号を受信し，これを電気的入力信号に変換し，
変換された電気的入力信号をディジタル入力データに変
換し，変換された入力データをウェイブレット解析する
ものであり，上記ウェイブレット解析を上記高速演算方
法により実行する。
【００６２】この発明によると，超音波，電磁波，地震
波等の物理的形態の信号を対象物に向けて送波し，その
対象物からの反射波を受波したのち，この受波に基づく
入力信号をウェイブレット解析しているので，対象物の
位置，挙動等を適格にしかも高速，高精度に検出するこ
とが可能となる。
【００６３】
【実施例の説明】
(1) 信号解析システムの全体構成 図１は信号解析システムの全体的な構成の概要を示すも
のである。
【００６４】信号入力装置11はこの信号解析システムの
応用に応じて種々の形態をとる。超音波を用いた非破壊
検査，魚群探査，後述する血流の計測等を行なう場合に
は信号入力装置11は対象物からの反射超音波を受波する
超音波受波器である。レーダ等の電磁波を利用した探知
システムにおいては信号入力装置11は反射電磁波の受信
機として実現される。人口地震波を地中に向けて送波
し，その地殻からの反射波の解析に基づいて地下内部構
造同定，石油溜りの発見等に応用される場合には信号入
力装置11としては地震計が用いられる。音声解析，音声
認識への応用においてはマイクロフォン等の音／電気変
換トランスデューサが信号入力装置11に相当する。さら
に心電波形の解析および脳波検査の応用においては信号
入力装置11はそれぞれ心電計および脳波計として実現さ
れよう。
【００６５】いずれにしても信号入力装置11は，外部か
ら与えられる種々な形態の物理的信号を電気信号に変換
して出力する。信号入力装置11の出力アナログ信号Ｓ
(t) はアナログ／ディジタル変換器（Ａ／Ｄ変換器）12
において，入力信号Ｓ(t) の特徴を保存し得る程度の適
当なサンプリング周期でディジタル・データＳ(k) （ｋ
はサンプル番号）に変換され，ウェイブレット変換装置
13または入力データ／解析結果記憶装置15に与えられ
る。
【００６６】ウェイブレット変換装置13にはＡ／Ｄ変換
器12から直接に，または記憶装置15に一旦記憶されたの
ちそこから読出されて入力データＳ(k) が与えられる。
ウェイブレット変換装置13は与えられる入力データＳ
(k) のウェイブレット変換を実行し，この変換により得
られるウェイブレット係数Ｔｇを出力する。入力データ
Ｓ(k) および変換装置13から得られるウェイブレット係
数Ｔｇは，必要に応じて，入力データ／解析結果記憶装
置15に記憶される。この記憶装置15は公知の半導体メモ
リ，磁気メモリ等により実現される。ウェイブレット変
換装置13の詳細については後述する。
【００６７】ウェイブレット変換装置13から得られるウ
ェイブレット係数Ｔｇは直接に，または一旦記憶装置15
に記憶されたのちそこから読出されてい後処理装置14に
与えられる。後処理装置14はウェイブレット係数Ｔｇを
用いて周波数断面，時間断面，しきい値断面，時間積分
等を表わすデータを作成する。これらの後処理されたデ
ータは表示装置17に表示され，またはプリンタ等の出力
装置18から可視情報として出力される。後処理結果もま
た記憶装置15に記憶するようにしてもよい。ウェイブレ
ット変換または後処理において用いられる解析パラメー
タ（たとえばガボール関係のパラメータα，ω，ウェイ
ブレット変換のパラメータａ，ｂ等）は解析パラメータ
入力／設定装置16から入力または設定される。
【００６８】(2) ウェイブレット変換の基本的な考え方 上述したようにウェイブレット変換は式１または式２で
表わされ，ウェイブレット係数Ｔｇ（ａ，ｂ）は基底関
数ｇ(t) と入力信号Ｓ(t) との畳み込み積分によって求
められる。
【００６９】今，同一の関数同志の畳み込み積分が元の
関数と同じになるという性質をもつ関数をウェイブレッ
ト変換の基底関数として用いることとする。この性質は
次式で表わされる。
【００７０】
【数４】 ここでｃは定数である。
【００７１】以下の説明では，表現の簡略化のためにで
きるだけ式４の左辺によって表わされる畳み込み積分の
記号を用いることにする。
【００７２】式４で表わされる性質をもつ基底関数の一
例として上述した式３によって表わされるガボール関数
がある。
【００７３】基底関数としてガボール関数を用いると，
式１によって表わされるウェイブレット係数Ｔｇ（ａ，
ｂ）は次式で表わされる。
【００７４】
【数５】
【００７５】ここで，ガボール関数同志の畳み込み積分
はガボール関数になるという式４によって表わされる性
質を利用し，かつ
【数６】 と置いて式５を展開すると次の結果が得られる。
【００７６】ｊ＝０の場合
【数７】
【数８】 ｊ＝１の場合
【数９】
【数１０】
【数１１】
【数１２】 ｊ＝２の場合
【数１３】
【数１４】
【数１５】
【数１６】 ｊ＝３の場合
【数１７】
【数１８】
【数１９】
【数２０】
【００７７】ｊ≧１に対して一般式で表わすと次ように
なる。
【００７８】
【数２１】
【００７９】
【数２２】
【００８０】
【数２３】
【００８１】
【数２４】
【００８２】
【数２５】
【００８３】図２は上述した式７から式25で表わされる
演算を実行する機能ブロックを示している。入力信号Ｓ
をＳ0 と置く。
【００８４】第０段目の演算部20では入力信号Ｓ0 につ
いての式７で表わされる畳み込み積分が実行され，ウェ
イブレット係数Ｔｇ（２0 ，ｂ）が得られる。
【００８５】同じように第０段目の演算部30では入力信
号Ｓ0 についての式10で表わされる畳み込み積分が行わ
れ，第１段目の入力信号Ｓ1 が得られる。
【００８６】第１段目においてはこの入力信号Ｓ1 が用
いられる。すなわち，演算部21では式９で表わされる畳
み込み積分が行なわれ，ウェイブレット係数Ｔ
ｇ（２1 ，ｂ）が得られ，演算部31では式14で表わされ
る畳み込み積分が行なわれ，第２段目の入力信号Ｓ2 が
得られる。
【００８７】第２段目以降についても同じように式13，
式18，式17，式21〜25によって表わされる畳み込み積分
が行なわれ，各段のウェイブレット係数Ｔｇ（２j ，
ｂ）および次段のための入力信号Ｓj+1 が得られる。
【００８８】各演算部における畳み込み積分はガボール
関数の絶対値が実用上無視し得る程度に小さな値εとな
る範囲にわたって行なわれる。
【００８９】また，実用的な解析結果が得られる程度の
段数（たとえば10段程度）にわたって上記の演算を行な
えばよい。
【００９０】実際の演算にあたってはすべての入力信号
（入力データ）が一旦記憶装置15に記憶される。そし
て，その後シフトｂを固定し，記憶されている入力デー
タを記憶装置15から読出しながら固定したシフトｂにつ
いてすべてのウェイブレット係数が求められる。この演
算はシフトｂを変えながら繰返される。
【００９１】図３(A1)，(B1)および(C1)は第０段，第１
段および第２段の入力信号Ｓ0 ，Ｓ1 およびＳ2 の波形
の一例を，同図(A2)，(B2)および(C2)はこれらの入力信
号Ｓ0 ，Ｓ1 およびＳ2 の周波数スペクトルを示してい
る。ｆm は入力信号Ｓ0 に含まれる最大周波数である。
【００９２】また，図４(A) ，(B) および(C) は第０
段，第１段および第２段の演算部20，21および22におけ
る畳み込み積分でそれぞれ用いられるガボール関数Ｇ
α，ω，Ｇα／３，２ω／３，およびＧα／12，ω／３
を示すものである。
【００９３】さらに図５(A) ，(B) および(C) は第０
段，第１段および第２段の演算部30，31および32におけ
る畳み込み積分でそれぞれ用いられるガボール関数Ｇ
α，０，Ｇα／３，０，およびＧα／12，０を示すもの
である。
【００９４】ここで非常に重要なことは，次段の入力信
号Ｓj （ｊ＝１，２，…）を生成する演算部30，31，3
2，…，3jにおける畳み込み積分で用いられるガボール
関数の振動成分が無い，すなわちω＝０であるというこ
とである。このためにこれらのガボール関数は図５(A)
〜(C) に示されているようにガウス関数となる。
【００９５】入力信号とガウス関数との畳み込み積分
は，入力信号にガウス型フィルタをかけること，すなわ
ちロウ・パス・フィルタをかけることと等価である。
【００９６】したがって，図３(A1)〜(C1)に最もよく表
わされているように，段数が高くなるほど入力信号Ｓj
の高周波成分が除去されていく。図３(A2)〜(C2)には周
波数スペクトルとして表現されている。第０段の入力信
号Ｓ0 のもつ最大周波数をｆm とすると，第１段の入力
信号Ｓ1 の最大周波数はその半分，すなわちｆm ／２と
なる。第２段の入力信号Ｓ2 の最大周波数はさらにその
半分，すなわちｆm ／４となる。このように段数が高く
なるにつれて最大周波数成分は最大周波数ｆmの１／２
j になる。
【００９７】このことは，段数が高くなるにつれて入力
信号Ｓj のデータを間引いてデータ間隔（サンプリング
周期）を２j 倍にして演算しても演算精度が低下しない
ことを意味している。
【００９８】図３(A) に示すように，第０段の入力信号
Ｓ0 のサンプリング周期をΔｔとする。この周期Δｔは
Ａ／Ｄ変換器12のサンプリング周期に等しい。
【００９９】第１段の入力信号Ｓ1 を用いた演算を行な
う演算部21および31ではサンプリング周期を２Δｔとす
ることができる。さらに第２段の入力信号Ｓ2 を用いて
演算を行なう演算部22，32ではサンプリング周期を４Δ
ｔとすることができる。このように，より高次の段数の
演算部にいくほど入力データを間引いて演算に使用する
データの間隔を広くすることができる。
【０１００】一方，図４および図５から分るように，ガ
ボール関数の絶対値が上記の値ε以上である範囲は段数
が高くなるほど広くなる。すなわち，より高次の演算部
ほど畳み込み積分の範囲が広くなる。この積分範囲は２
j で広くなっていく。
【０１０１】しかしながら，上述のように入力データの
サンプリング周期を２j で広くすることができるので，
これに対応するガボール関数のサンプリング周期も２j
で広くすることができる。畳み込み積分範囲は２j で広
くなってもデータのサンプリング周期を２j で広くする
ことができるので，結局，どの次数の段においても同じ
演算量で同じ精度の演算が可能となる。
【０１０２】後段の入力信号の最大周波数をその前段の
入力信号の最大周波数の１／Ｍ（Ｍは１以外の正の整
数）にすることも可能である。この場合には，後段の演
算部におけるサンプリング周期をその前段の演算部にお
けるサンプリング周期のＭ倍とすることができる。ｊ段
の演算部3jからはウェイブレット係数Ｔｇ（Ｍj ，ｂ）
が得られる。また，式４を満足するものであればガボー
ル関数以外の基底関数を利用できるのはいうまでもな
い。
【０１０３】(3) ウェイブレット変換装置の構成（その
１） 上述した考え方にしたがって具体的に構成されたウェイ
ブレット変換装置13の一例が図６に示されている。
【０１０４】図２に示す機能ブロック構成と対応させる
と，図６に示す回路において，第０段の演算回路40は第
０段の演算部20と30を含むものである。同じように第１
段の演算回路41は第１の演算部21および31に対応し，第
ｊ段の演算回路4jは演算部2jおよび3jに対応する。
【０１０５】まず第０段の演算回路40について説明す
る。
【０１０６】第０段の演算回路40は，式７にしたがって
第０次のウェイブレット係数Ｔｇ（２0 ，ｂ）を求める
とともに，式10にしたがって第１段の入力信号Ｓ1 を求
めるものである。
【０１０７】これらの式７および式10ではガボール関数
Ｇα，ωとＧα，０とが用いられる。これらのガボール
関数の積分範囲内をサンプリング周期Δｔで分割する。
Ｎ個のサンプリング点があるものとし，各サンプリング
点におけるガボール関数Ｇα，ωの値をＷn （ｎ＝Ｎ〜
１），ガボール関数Ｇα，０の値をＶn （ｎ＝Ｎ〜１）
とする。図４(A) および図５(A) にはこれらのガボール
関数値の代表として，サンプル点Ｊ，Ｊ＋１における値
ＷJ ，ＷJ+1 およびＶJ ，ＶJ+1 が示されている。
【０１０８】これらのガボール関数値を表わすデータは
関数発生器58および59から発生する。この関数発生器58
および59はソフトウェアで実現することもできるし，あ
らかじめ算出された関数値Ｗn ，Ｖn をそれぞれストア
したメモリ（ＲＯＭまたはＲＡＭ）によって実現するこ
ともできる。
【０１０９】関数発生器58および59から発生したガボー
ル関数値Ｗn ，Ｖn をそれぞれ表わすデータはラッチ回
路56および57にそれぞれ記憶される。
【０１１０】演算回路40には（Ｎ−１）段のシフトレジ
スタ51が縦続接続されている。これらのシフトレジスタ
51にはクロック・パルス（周波数ｆ0 ）が与えられ，ク
ロック・パルスごとに，前段のシフトレジスタ51に格納
されていたデータが後段のシフトレジスタ51に順次シフ
トされて格納される。入力データＳ0 (k) が与えられた
ときに（Ｎ−１）個のシフトレジスタには過去の入力デ
ータＳ0 (k-1) 〜Ｓ0(k-N+1) が記憶されている。入力
データＳ0 (k) がＡ／Ｄ変換器12からウェイブレット変
換装置13に直接に与えられる場合にはクロック・パルス
の周期はＡ／Ｄ変換器12のサンプリング周期Δｔに等し
いが，入力データＳ0 (k) が記憶装置15から読出されて
与えられる場合にはクロック・パルスの周期は記憶装置
15からのデータ読出サイクルに等しく設定される。
【０１１１】ラッチ回路56にラッチされた関数値Ｗ
n （ｎ＝Ｎ〜１）を用いてガボール関数Ｇα，ωを離散
的に表現し，入力データＳ0 (k) とシフトレジスタ51に
格納されている過去の入力データＳ0 (n) （ｎ＝ｋ−１
〜ｋ−Ｎ＋１）とを用いて入力データ列を離散的に表現
すると，式７は次の離散式で表現される。
【０１１２】
【数２６】
【０１１３】入力データＳ0 (k) およびシフトレジスタ
51に格納されている過去の入力データＳ0 (n) と，ラッ
チ回路56にラッチされている関数値Ｗn とがそれぞれＮ
個の対応する乗算器52に与えられて対応するデータ同志
の積が演算される。これらの乗算器52から出力される積
Ｓ(k-N+n) ・Ｗn が，クロック・パルスの１周期の間
に，Ｎ個の加算器53によって順次加算され，最終的な総
和によって表わされる第０次のウェイブレット係数Ｔｇ
（２0 ，ｂ）が最終段の加算器53から出力される。
【０１１４】式10で表わされる第１段の入力データＳ1
の算出式も離散的に表現すると次のようになる。
【０１１５】
【数２７】
【０１１６】ウェイブレット係数の演算と全く同じよう
に，式27の演算がＮ個の乗算器54とＮ個の加算器55とに
より行なわれ（ロウ・パス・フィルタリング），第１段
の入力データＳ1 が出力される。この入力データＳ1 は
第１段の演算回路41に与えられる。
【０１１７】第１段の演算回路41においては，入力デー
タＳ1 をクロック・パルスに応じて順次シフトするシフ
トレジスタ51Ａ，51Ｂが２（Ｎ−１）個設けられ，縦続
接続されている。そして，１つ置きのシフトレジスタ51
Ｂの出力データが乗算器52，54に与えられる。これは，
上述したように第１段の演算回路41においてはサンプリ
ング間隔を２Δｔにすることができ，そのために入力デ
ータＳ1 を１つ置きに演算のために用いるからである。
【０１１８】また，ラッチ回路56，57には第０段の演算
回路41のラッチ回路56，57と全く同じ関数値データ
Ｗn ，Ｖn がそれぞれ格納されている。これは図４(A)
と(B) との比較，および図５(A) と(B) との比較から分
るように，第１段の演算で用いられるガボール関数の範
囲が第０段で用いられるガボール関数の範囲の２倍とな
り，かつサンプリング周期も２倍となっているので，全
く同じ関数値データを用いることができるからである。
【０１１９】第０段の演算回路40と第１段の演算回路41
とは，第１段の演算回路41においてシフトレジスタの数
が２倍になっている点を除いて，全く同じ構成であり，
全く同じように動作する。すなわち，クロック・パルス
の周期で，シフトレジスタ51Ａ，51Ｂのデータが１段ず
つシフトされ，第０段から与えられる入力データと１つ
置きのシフトレジスタ51Ｂに格納されている入力データ
とを用いて，乗算器52と加算器53とによりウェイブレッ
ト係数Ｔｇ（２1 ，ｂ）が生成され，乗算器54と加算器
55とにより次段（第２段）の演算回路のための入力デー
タＳ2 が生成される（ロウ・パス・フィルタリング）。
１つ置きのシフトレジスタ51Ｂの出力データが演算のた
めに用いられるのでサンプリング周期は２Δｔとなる。
演算はクロック・パルスの周期で実行されるので，クロ
ック・パルスの周期ごとにウェイブレット係数Ｔｇ（２
1 ，ｂ）と次段の入力データＳ2 とが得られる。
【０１２０】第ｊ段の演算回路4jも第０段の演算回路40
と比較すると，シフトレジスタの数が２j 倍になってい
る点を除いて演算回路40と同じ構成である。シフトレジ
スタ51Ａ〜51（２j ）はクロック・パルスに同期してシ
フト動作を行ない，前段からの入力データおよび（２
j+1 −１）個置きずつのシフトレジスタ51（２j ）の出
力データが，乗算器52，54に与えられＴｇ（２j ，ｂ）
とＳj+1 とが算出される。サンプリング周期は２j Δｔ
となる。また，クロック・パルスの周期ごとにＴｇ（２
j ，ｂ）とＳj+1 とが得られる。
【０１２１】図６に関する上記の説明においては係数Ａ
0 ，Ａ1 ，Ａ2 ，Ａ3 ，…，Ｂ0 ，Ｂ1 ，Ｂ2 ，…等に
ついて言及されていないが，これらの係数は各演算回路
40，41，4jに係数器を設けるか，または乗算器52，54も
しくは加算器53，55においてこれらの係数を乗じる処理
を行なうことにより，演算処理の中に組込むことができ
る。また，乗算器52，54および加算器53，55にはクロッ
ク・パルス（周波数ｆ0 ）よりも高周波数のクロック・
パルスが与えられ，この高周波クロック・パルスに同期
して入力データのラッチ，乗算または加算の演算，演算
結果の出力が行なわれるのはいうまでもない。
【０１２２】上記実施例では各段の演算回路40，41，4j
において，入力データＳ0 ，Ｓ1 ，Ｓ2 をただちに乗算
器52，54に入力して乗算の対象としているが，これらの
入力データを一旦シフトレジスタ51，51Ａ，51Ｂ，51Ａ
〜51（２j ）等に一時記憶させたのち乗算器52，54にそ
れぞれ与えるようにしてもよい。この場合には各演算回
路40，41，4jにおいて，シフトレジスタはＮ個，２Ｎ
個，２j Ｎ個必要となるであろう。
【０１２３】周波数成分を半分ではなく１／Ｍに落と
し，サンプリング間隔をＭ倍にする場合には，０段，１
段，…ｊ段のシフトレジスタの数はＮ個，Ｍ・Ｎ個，…
Ｍj ・Ｎ個になる。ｊ段目の演算回路4jではウェイブレ
ット係数Ｔｇ（Ｍj ，ｂ）が算出されることになる。
【０１２４】(4) ウェイブレット変換装置の構成（その
２） 図６に示す演算回路の構成を通して明らかになったよう
に第０段〜第ｊ段の演算回路の構成はシフトレジスタを
除いて全く同じである。このことは，シフトレジスタを
除いて１つの演算回路をすべての段の演算のために共用
できることを意味している。
【０１２５】図７はシフトレジスタを除いて１つの演算
回路をすべての段の演算のために共用して回路構成を簡
素化した実施例を示すものである。シフトレジスタに代
えて，各段の演算で用いられるデータを格納するために
ＲＡＭ62が設けられている。ＲＡＭ62には図８に示すよ
うに各段の入力データを記憶するエリアが設けられてい
る。第０段の演算のための入力データＳ0 (k) 〜Ｓ0 (k
-N+1) はＮ個であり，Ａ／Ｄ変換器12から直接に，また
は記憶装置15から読出されて順次与えられたデータであ
る。第１段の演算のための入力データＳ1 (k) 〜Ｓ1 (k
-2N+1)は２Ｎ個であり，第０段におけるロウ・パス・フ
ィルタリング演算により得られた入力データＳ1 であ
る。以下同じように第ｊ段の入力データは第（ｊ−１）
段におけるロウ・パス・フィルタリング演算により得ら
れた次段の入力データであり，２jＮ個記憶される。
【０１２６】演算回路60は図６または図７に示す演算回
路からシフトレジスタを除いた構成である。先に説明し
たものと同一回路には同一符号を付し重複説明を避け
る。入力データを記憶するというシフトレジスタの機能
はＲＡＭ62によって達成される。
【０１２７】ＲＡＭ62への入力データの書込み，読出
し，演算回路60への入力データの入力および出力を制御
するためにＣＰＵ61が設けられている。ＣＰＵ61はＲＡ
Ｍ62に対してアドレス信号ＡO 〜ＡK およびリード／ラ
イト信号（図示略）を出力する。第０段の入力データＳ
0 (k) の取込みを制御するために３ステート・バッファ
63が，演算回路60から得られる次段の演算のための入力
データＳj （ｊ＝１，２，…）の取込みを制御するため
に３ステート・バッファ64がそれぞれ設けられ，これら
のバッファ63，64はＣＰＵ61から与えられる制御信号
ａ，ｂによりそれぞれ制御される。
【０１２８】図９に示すタイム・チャートを参照しなが
ら図７に示すウェイブレット変換装置の動作について説
明する。
【０１２９】第０段の演算のための入力データＳ0 (k)
が与えられると，３ステート・バッファ63が導通状態と
なり，この入力データＳ0 (k) が演算回路60における初
段の乗算器52，54にそれぞれラッチされるとともに（同
時にＷN またはＶN との乗算を行なってもよい），ＲＡ
Ｍ62に読込まれる。このとき，ＲＡＭ62に記憶されてい
る入力データＳ0 (k-1) 〜Ｓ0 (k-N) は１つずつシフト
され，最も古いデータＳ0 (k-N) が消える。続いてＲＡ
Ｍ62から入力データＳ0 (k) 以外の（Ｎ−１）個の第０
段のための入力データＳ0 (k-1) 〜Ｓ0 (k-N+1) が順次
読出され，バスを通して演算回路60における対応する乗
算器52，54にそれぞれ与えられる。そして，乗算器52と
加算器53とで式26で表わされる演算が行なわれ，ウェイ
ブレット係数Ｔｇ（２0 ，ｂ）が出力される。求められ
た係数Ｔｇ（２0 ，ｂ）はＲＡＭ62または記憶装置15に
記憶される。
【０１３０】また，乗算器54と加算器55とにより式26に
したがう演算（ロウ・パス・フィルタリング）が行なわ
れることにより第１段のための入力データＳ1 (k) が得
られ，この入力データが導通状態となった３ステート・
バッファを介してＲＡＭ62に読込まれ，記憶される。こ
のとき第１段の入力データＳ1 (k-1) 〜Ｓ1 (k-2(N-1)-
1)が順次シフトされ，最も古いデータＳ1 (k-2(N-1)-1)
が消えるのは第０段のデータの場合と同じである。
【０１３１】次の周期では第１段の演算が行なわれる。
すなわち，ＲＡＭ62から第１段の入力データＳ1 (k) 〜
Ｓ1 (k-2(N-1))のうち１つ置きにＮ個のデータＳ1 (k)
，Ｓ1 (k-2) ，Ｓ1 (k-2(N-1))が順次読出されて乗算
器52に与えられ，乗算器52と加算器53とにより第１段の
ウェイブレット係数Ｔｇ（２1 ，ｂ）が求められる。こ
の係数Ｔｇ（２1 ，ｂ）もＲＡＭ62または記憶装置15に
記憶される。
【０１３２】また，ＲＡＭ62から読出されたＮ個のデー
タＳ1 (k) 〜Ｓ1 (k-2(N-1))は乗算器54にも与えられ，
乗算器54と加算器55とにより第２段の入力データＳ
2 (k) が算出される（ロウ・パス・フィルタリング）。
この第２段の入力データＳ2 (k)はバッファ64を介して
ＲＡＭ62に与えられ，最新の入力データとしてＲＡＭ62
に記憶されるとともに，ＲＡＭ62内の第２段の入力デー
タが１つずつシフトされる。
【０１３３】続く周期では第２段の演算が行なわれる。
すなわち，ＲＡＭ62から２2 Ｎ個の第２段の入力データ
Ｓ2 (k) 〜Ｓ2 (k-4(N-1))のうち（２2 −１）個置きず
つのＮ個のデータＳ2 (k) ，Ｓ2 (k-4) ，…，Ｓ2 (k-4
(N-1))が順次読出されて乗算器52，54に与えられる。乗
算器52と加算器53とによりウェイブレット係数Ｔｇ（２
2 ，ｂ）が，乗算器54と加算器55とにより第３段の入力
データＳ3 (k) がそれぞれ算出される。
【０１３４】以下同じようにして，演算回路60で生成さ
れる次段ｊのための入力データＳj(k) のＲＡＭ62への
記憶，ＲＡＭ62内におけるｊ段の入力データのシフト，
ＲＡＭ62からの（２j −１）個置きの入力データの読出
し，演算回路60におけるウェイブレット係数Ｔ
ｇ（２j ，ｂ）および次段のための入力データＳ
j+1 (k) の生成が行なわれていく。
【０１３５】そして，あらかじめ定められた所定段の演
算が終了すると，次の入力データＳ0 (k+1) が与えら
れ，同様に０段から所定段までの演算が繰返される。
【０１３６】もっとも，ＲＡＭ62に充分な記憶容量があ
れば第０段のすべての演算終了後に第１段の演算を行な
うというようにして，各段ごとに演算を行なってもよ
い。
【０１３７】すなわち，一定周期で第０段のための入力
データＳ0 (k) が順次演算回路60に与えられ，ウェイブ
レット係数Ｔｇ（２0 ，ｂ）と第１段のための入力デー
タＳ1 (k) とが求められる。得られた第１段のための入
力データＳ1 (k) はすべてＲＡＭ62に記憶される。
【０１３８】第０段のためのすべての入力データＳ
0 (k) を用いた第０段の演算が終了すると，ＲＡＭ62に
記憶された第１段のための入力データＳ1 (k) が１つ置
きにＮ個ずつ順次読出され，一定周期で演算回路60に与
えられ，ウェイブレット係数Ｔｇ（２1 ，ｂ）と第２段
のための入力データＳ2 (k) とが求められる。この入力
データＳ2 (k) はＲＡＭ62に記憶される。
【０１３９】第１段のすべての演算が終了すると，同じ
ようにして第２段のための入力データＳ2 (k) が３個置
きにＮ個ずつ順次読出され，第２段の演算が演算回路60
を用いて実行される。第２段の演算により得られた第３
段のための入力データＳ3 (k) はＲＡＭ62に記憶され
る。
【０１４０】以下，同様にして所定段まで，前段の演算
で得られた入力データの抽出（サンプリング）する間隔
を（２j −１）個置きにして順次Ｎ個ずつＲＡＭ62から
読出して，演算回路60を利用してウェイブレット係数の
演算と，次段の入力データの演算とが行なわれる。
【０１４１】 (5) ウェイブレット変換装置の構成（その３） 図７に示すウェイブレット変換装置では乗算と加算が電
気回路により実行され，入力データの記憶がメモリを用
いて行なわれ，これらの電気回路と入力データのメモリ
への書込／読出しがＣＰＵ61により制御されている。こ
の構成をさらに展開することにより，乗算と加算とをＣ
ＰＵ61に実行させるようにすることもできる。
【０１４２】この場合には，メモリには図８に示すよう
な入力データを記憶するエリアに加えて，ラッチ回路5
6，57に記憶されているガボール関数値ＷN 〜Ｗ1 ，Ｖ
N 〜Ｖ1 を記憶するエリアが設けられる。
【０１４３】図10はウェイブレット係数Ｔｇ（２j ，
ｂ）の演算と次段のウェイブレット係数の演算のための
入力データＳj (k) の演算（ロウ・パス・フィルタリン
グ）とをＣＰＵによって実行するときの処理手順を示し
ている。
【０１４４】Ａ／Ｄ変換器12を通して与えられるすべて
の入力データＳ0 (k) は記憶装置15に記憶されているも
のとする。
【０１４５】メモリの入力データを記憶するエリア（図
８参照）が初期化（クリア）されるとともに，ウェイブ
レット変換係数を求めるために用いるガボール関数値Ｗ
N 〜Ｗ1 ，ロウ・パス・フィルタリングのためのフィル
タ係数（ω＝０の場合のガボール関数値）ＶN 〜Ｖ1 等
のパラメータが算出され，メモリに記憶される（ステッ
プ70）。
【０１４６】第０段のウェイブレット係数Ｔｇ（２0 ，
ｂ）の算出のために，メモリから１個の入力データＳ0
(k) が取込まれるとともに，メモリに記憶されている
（Ｎ−１）個の過去の入力データＳ0 (k-1) 〜Ｓ0 (k-N
+1) が読出される（ステップ71，72）。メモリはクリア
されているので，過渡状態においては入力データＳ0 (k
-1) 〜Ｓ0 (k-N+1) の全部または一部は０である。取込
まれた入力データＳ0 (k) はメモリに記憶されるととも
にメモリにおける第０段の演算のための入力データのシ
フト処理が行なわれる。
【０１４７】上述した式26にしたがってデータＳ0 (k)
〜Ｓ0 (k-N+1) とＷN 〜Ｗ1 を用いて第０段のウェイブ
レット係数Ｔｇ（２0 ，ｂ）が算出される（ステップ7
3）。得られたウェイブレット係数Ｔｇ（２0 ，ｂ）は
記憶装置15に記憶される。
【０１４８】続いて入力データＳ0 (k) 〜Ｓ0 (k-N+1)
とＶN 〜Ｖ1 を用いて式27にしたがってロウ・パス・フ
ィルタリングの演算が行なわれ，第１段におけるウェイ
ブレット係数の演算のための入力データＳ1 (k) が算出
される（ステップ74）。第１段の演算のためのメモリに
記憶されている入力データＳ1 のシフト処理と得られた
入力データＳ1 (k) のメモリへの書込みが行なわれる
（ステップ75）。
【０１４９】第１段から所定段までのウェイブレット変
換のための演算はステップ76〜80の処理の繰返しにより
行なわれる。
【０１５０】第ｊ段の演算処理においては，メモリに記
憶されている第ｊ段のための入力データＳj が，前段
（ｊ−１）におけるサンプリング間隔の２倍の間隔（第
０段に比べれば２j 倍の間隔）でメモリからＮ個読出さ
れ（ステップ76），この読出されたデータと関数値ＷN
〜Ｗ1 とを用いてウェイブレット係数Ｔｇ（２j ，ｂ）
が算出される（ステップ77）。算出された係数Ｔｇ（２
j ，ｂ）は記憶装置15に格納される。
【０１５１】周波数成分を半分ではなく１／Ｍに落と
し，サンプリング間隔をＭ倍にする場合には，ｊ段目の
演算メモリを（Ｍj −１）個置きにアクセスすることに
よってウェイブレット係数Ｔｇ（Ｍj ，ｂ）が算出され
る。
【０１５２】あらかじめ定められた所定段になっていな
ければ（ステップ78），次段のウェイブレット係数の算
出のために，ステップ76で読出された入力データと関数
値ＶN 〜Ｖ1 とを用いて次段の入力データＳj+1 (k) が
算出される（ロウ・パス・フィルタリング）（ステップ
79）。この算出された入力データＳj+1 (k) はメモリに
記憶されるとともにメモリにおける（ｊ＋１）段の入力
データが１個ずつシフトされる（ステップ80）。
【０１５３】ステップ79，80，76，77の繰返しにより，
あらかじめ定められた最終段のウェイブレット係数が求
められると（ステップ78でYES ），ステップ71に戻って
次の入力データが記憶装置15から読出され，ステップ71
〜80の処理が繰返される。
【０１５４】記憶装置15に記憶されているすべての入力
データＳ0 について上述の処理が終了すると，１つのウ
ェイブレット変換が完了する。
【０１５５】上述したように，パラメータｂの値を変え
ながら図10のウェイブレット変換処理が繰返されてい
く。
【０１５６】この実施例においても，まずすべての入力
データＳ0 を用いて第０段の演算処理を行ない，その結
果得られるウェイブレット係数Ｔｇ（２0 ，ｂ）を記憶
装置15に格納するとともに，第１段のための入力データ
Ｓ1 をメモリに記憶するようにしてもよい。次に，入力
データＳ1 を用いて第１段の演算処理を行ない，第１段
のすべての演算が終了したのちに，第２段の演算に進む
ことになる。
【０１５７】(6) ウェイブレット解析結果の後処理 ウェイブレット解析結果および後処理装置14で実現され
る解析結果の後処理の例について説明する。
【０１５８】図11は入力信号（入力データ）の一例を示
すものである。入力信号は基本的には異なる周波数成分
をもつ２つの正弦波信号が重畳されて構成され，これに
時刻ｔ1 およびｔ2 においてインパルス（ノイズ成分）
が加わったものである。正弦波信号の周波数をそれぞれ
ω1 ，ω2 ，その振幅をＤ1 ，Ｄ2 ，位相をψ1 ，ψ2
とする。また，インパルス・ノイズをデルタ関数δ（ｔ
1 ），δ（ｔ2 ）で表わすと，入力信号Ｓ(t) は次式で
表わされる。
【０１５９】
【数２８】
【０１６０】このような入力信号をフーリエ解析した場
合に，２つの周波数成分ω1 ，ω2は検出できるが，イ
ンパルス・ノイズの位置（時間ｔ1 ，ｔ2 ）を検出する
ことはできない。
【０１６１】これに対して，ウェイブレット解析による
と，２つの周波数成分ω1 ，ω2 のみならず，インパル
ス・ノイズ存在およびその時間軸上の位置を認識するこ
とができる。
【０１６２】図12はウェイブレット解析結果の一例を示
している。垂直軸はウェイブレット係数の絶対値｜Ｔｇ
（ａ，ｔ）｜（ウェイブレット係数強度）である。ここ
でシフトｂは時間ｔで表わされている。この垂直軸に直
交しかつ互いに直交する２つの水平軸は周波数ω／ａ
（中心周波数ωをスケールａで除した値）および時間ｔ
である。
【０１６３】このようなウェイブレット解析結果を，あ
る周波数ω／ａ1 を通りかつ｜Ｔｇ（ａ，ｔ）｜軸とｔ
軸とからなる平面に平行な平面で切断して得られる断面
において表わされるグラフが図13に示されている。この
断面には，時刻ｔ1 とｔ2 において，インパルス・ノイ
ズを表わすデルタ関数δ1 ，δ2 に対応するパルス状の
波形が現われている。このグラフからインパルス・ノイ
ズの存在およびその時間軸上の位置ｔ1 ，ｔ2 を検出す
ることができる。このような後処理により得られる図13
に示すグラフは表示装置17に表示されたり，出力装置18
から出力される。
【０１６４】図14は図12に示すウェイブレット解析結果
を，上述の時刻ｔ1 とｔ2 との間のある時刻ｔ3 （ｔ3
はｔ1 またはｔ2 と同時刻でなければどこでもよい）を
通り，｜Ｔｇ（ａ，ｔ）｜軸とω／ａ軸とからなる平面
に平行な平面で切断する様子を示している。
【０１６５】この切断された断面において現われるグラ
フが図15に示されている。このグラフには，２つの周波
数成分ω1 とω2 にそれぞれ対応する位置ω1 ／ａ，ω
2 ／ａに周波数スペクトルが現われている。これによっ
て，入力信号には２つの周波数成分ω1 ，ω2 が含まれ
ていることが分る。このような後処理により得られる図
15のグラフもまた表示装置17に表示されたり，出力装置
18からプリント・アウトされる。
【０１６６】図16はウェイブレット解析結果の他の例を
示している。垂直軸はウェイブレット係数の位相（位相
強度；これをＰ（Ｔｇ）で表わす）である。水平軸はω
／ａとｔである。
【０１６７】このような解析結果をある周波数ω／ａ2
を通り，Ｐ（Ｔｇ）軸とｔ軸により構成される平面と平
行な平面で切断して得られる断面には図17に示すような
位相の変化を表わすグラフが現われる。ノイズが混入し
た時刻ｔ1 とｔ2 においては位相が乱れており，ここに
ノイズが存在することが分る。他の部分では位相は規則
正しく変化している。
【０１６８】図18は図16に示すウェイブレット解析結果
を，時刻ｔ1 ，ｔ2 以外の時刻ｔ4を通り，Ｐ（Ｔｇ）
軸とω／ａ軸とにより構成される平面により切断する様
子を示すものである。この断面における位相変化が図19
に示されている。
【０１６９】図20はさらに，上述したウェイブレット係
数強度のグラフにおいて，あるしきい値強度Ｔ（Ｔｇ）
を通り，かつｔ軸とω／ａ軸とからなる平面に平行な平
面で切断する様子を示している。
【０１７０】図21はこの切断により現われるウェイブレ
ット係数強度断面を示している。周波数ω1 ／ａ，ω2
／ａの位置にそれぞれ強度断面が現われ，入力信号Ｓに
周波数ω1 とω2 の成分が含まれていることが分る。
【０１７１】図17，図19および図21に示すような後処理
結果もまた，表示装置17に表示され，または出力装置18
から出力される。
【０１７２】このようなウェイブレット解析結果に対す
る後処理を行なう後処理装置14は好ましくはコンピュー
タ・システムにより実現される。ウェイブレット解析結
果の後処理により，非常に見やすいグラフ等が得られ，
このグラフから入力信号に関する詳しい知見が得られ
る。
【０１７３】図22は以上に詳述したウェイブレット変換
により信号解析システム（図１参照）の全体的な動作を
統一的に示すものである。ウェイブレット変換装置は上
述したように専用ハードウェア・アーキテクチャをもつ
回路により実現することもできるし，ウェイブレット変
換を実行するようにプログラムされたコンピュータ・シ
ステムにより実現することもできる。後処理装置14は好
ましくはコンピュータ・システムにより，解析パラメー
タ入力／設定装置16はコンピュータ・システムの入力装
置により実現できる。したがって，ウェイブレット変換
装置13，後処理装置14，記憶装置15，解析パラメータ入
力／設定装置16，表示装置17および出力装置18を，入出
力装置および記憶装置を備えた一般的なコンピュータ・
システムで実現することが可能である。
【０１７４】まず，ウェイブレット変換処理のための各
種パラメータが解析パラメータ入力／設定装置16から入
力される（ステップ91）。
【０１７５】次に入力装置11を通して入力信号Ｓ(t) が
与えられ（ステップ92) ，この入力信号がＡ／Ｄ変換器
12によりディジタル入力データＳ(k) に変換される（ス
テップ93）。一般的にはこの入力データは記憶装置15に
一旦ストアされる。そして，記憶装置15から入力データ
が順次読出され，上述した手順にしたがってウェイブレ
ット変換装置13によりウェイブレット変換が実行され，
ウェイブレット係数Ｔｇが得られる（ステップ94）。ウ
ェイブレット係数Ｔｇは記憶装置15に記憶される。Ａ／
Ｄ変換後の入力データＳ(k) が直接にウェイブレット変
換装置13に与えられてもよい。
【０１７６】ウェイブレット変換装置13におけるウェイ
ブレット変換処理ののち，後処理が必要かどうかが判断
される（ステップ95）。システムの使用者は入力装置16
から後処理の必要性の有無を入力することができる。
【０１７７】後処理が要求されている場合には，上述し
た周波数断面，時間断面，しきい値断面等の後処理が行
なわれ（ステップ96），図13，図15，図17，図19，図21
に示すような後処理結果が表示装置17に表示されるとと
もに，出力装置18から出力される（ステップ97）。後処
理が必要ない場合には，ウェイブレット変換により得ら
れたウェイブレット係数が，たとえば図12，図14，図1
6，図18，図20に示すような形態で，または他の形態で
（たとえば数値の羅列により）表示装置17に表示され，
または出力装置18から出力される（ステップ97）。
【０１７８】(7) 信号解析システムの応用 上述したようにウェイブレット変換のための信号解析シ
ステムは，超音波を用いた非破壊検査，魚群探査，血流
の計測，電磁波を利用したレーダ，地震波を用いた地下
内部構造の解明，音声解析，音声認識，心電波形解析，
脳波検査等広い範囲にわたって応用される。
【０１７９】この応用は大別して２つの形態に分けるこ
とができる。
【０１８０】第１の形態は，何らかの物理的信号を対象
物に向けて送信し，その対象物からの反射信号を受信
し，受信した反射信号を解析するものである。送信され
る物理的信号には，超音波，電磁波，地震波等がある。
これらの信号の周波数成分，発生時点等はあらかじめ分
っているときが多いか，または計測可能である。この応
用においては，図１に示すシステム構成に加えて物理的
信号の発生源が必要となる。
【０１８１】第２の形態は対象物で発生する物理的信号
を受信し，この受信した信号を解析するものである。図
１に示すシステム構成がそのまま利用可能である。音声
解析，音声認識，心電波形の解析，脳波検査等がこれに
あたる。
【０１８２】さらに特殊な形態の応用としては画像解析
がある。この応用においては解析されるべき入力データ
があらかじめ与えられている。したがって，図１に示す
システム構成において入力装置11は不要となる。もっと
も，画像データはＣＣＤ等の固体電子撮像素子を内蔵し
たカメラを用いて対象物を撮影し，得られる映像信号を
Ａ／Ｄ変換することにより得られるので，カメラが入力
装置11に対応すると考えることもできるので，画像解析
を上記第２の形態に分類することもできる。
【０１８３】図23は血流の計測への応用を示すものであ
る。
【０１８４】生体組織100 内に血管101 ，102 があり，
この血管101 ，102 内を血液が流れている。生体組織10
0 の表面に超音波送波器103 と超音波受波器104 ，105
とが配置される。
【０１８５】超音波送波器103 からはあらかじめ定めら
れた単一周波数をもつ超音波が非常に短い時間送波され
る。この超音波パルスは生体組織100 内を伝搬し，血管
101，102 またはその内部を流れる血流によって反射す
る。反射波は超音波受波器104 ，105 によって受波され
る。超音波受波器104 ，105 が図１に示す入力装置11に
相当し，超音波受波信号がＡ／Ｄ変換ののちウェイブレ
ット解析される。２個の超音波受波器104 ，105 が図示
されているが１個のみでもよいのはいうまでもない。
【０１８６】送波器103 から送波された超音波は血管10
1 ，102 内の血流によって反射されるときにドップラ効
果によりその周波数が血流の流速に応じてシフトする。
したがって，受波超音波のウェイブレット解析において
反射超音波に含まれる周波数成分を検出し，送波超音波
の周波数と比較することにより血流の流速を知ることが
できる。またウェイブレット解析においては反射超音波
の反射位置も分るので，生体組織100 内における血管10
1 ，102 の位置を検出することができる。
【図面の簡単な説明】
【図１】信号解析システムの全体的構成を示すブロック
図である。
【図２】ウェイブレット変換の基本的な考え方を示す機
能ブロック図である。
【図３】(A1)，(B1)および(C1)は第０段，第１段および
第２段の入力信号をそれぞれ示す波形図，(A2)，(B2)お
よび(C2)はこれらの入力信号の周波数スペクトルをそれ
ぞれ示すグラフである。
【図４】(A) ，(B) および(C) は第０段，第１段および
第２段で用いられるガボール関数をそれぞれ示す波形図
である。
【図５】(A) ，(B) および(C) は第０段，第１段および
第２段でガウス型フィルタとして用いられるガボール関
数をそれぞれ示す波形図である。
【図６】ウェイブレット変換装置の第１実施例における
構成を示すブロック図である。
【図７】ウェイブレット変換装置の第２実施例における
構成を示すブロック図である。
【図８】第２実施例におけるＲＡＭの記憶エリアを示す
ものである。
【図９】第２実施例の装置の動作を示すタイム・チャー
トである。
【図１０】ウェイブレット変換装置の第３実施例におけ
る処理手順を示すフロー・チャートである。
【図１１】入力信号波形の一例を示す波形図である。
【図１２】ウェイブレット変換により得られたウェイブ
レット係数強度を示すグラフである。
【図１３】ウェイブレット係数強度の周波数断面を示す
グラフである。
【図１４】ウェイブレット係数強度を示すグラフであ
る。
【図１５】ウェイブレット係数強度の時間断面を示すグ
ラフである。
【図１６】ウェイブレット変換により得られたウェイブ
レット係数位相を示すグラフである。
【図１７】ウェイブレット係数位相の周波数断面を示す
グラフである。
【図１８】ウェイブレット係数位相を示すグラフであ
る。
【図１９】ウェイブレット係数位相の時間断面を示すグ
ラフである。
【図２０】ウェイブレット係数強度を示すグラフであ
る。
【図２１】ウェイブレット係数強度のしきい値断面を示
すグラフである。
【図２２】信号解析システムにおける全体的な処理手順
を示すフロー・チャートである。
【図２３】血流計測への応用を示す構成図である。
【図２４】(A) はフーリエ解析を，(B) はウェイブレッ
ト解析をそれぞれ示す波形図である。
【符号の説明】
11 信号入力装置 12 Ａ／Ｄ変換器 13 ウェイブレット変換装置 14 後処理装置 15 入力データ／解析結果記憶装置 16 解析パラメータ入力／設定装置 17 表示装置 18 出力装置 20，21，22，2j，30，31，32，3(j-1)，3j 演算部 40，41，4j，60 演算回路 51，51Ａ，51Ｂ，51（２j ） シフトレジスタ 52，54 乗算器 53，55 加算器 56，57 ラッチ回路 58，59 ガボール関数値発生器 61 ＣＰＵ 62 ＲＡＭ 103 超音波送波器 104 ，105 超音波受波器

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】 複数段の演算回路手段からなり，各段の
    演算回路手段が，入力データを記憶しかつ与えられるク
    ロック・パルスに応答して順次シフトする縦続接続され
    た複数のシフトレジスタ手段，同一の関数の畳み込み積
    分が元の関数と同じになる性質をもつ基底関数について
    所定のサンプリング周期でサンプリングされた関数値を
    記憶する第１の複数の記憶回路手段，１を除く正の整数
    をＭとして，入力データのもつ周波数成分の周波数をそ
    のＭ分の１の周波数の周波数成分をもつ次段のための入
    力データに変換するためのロウ・パス・フィルタ関数に
    ついて，上記所定のサンプリング周期でサンプリングさ
    れた関数値を記憶する第２の複数の記憶回路手段，上記
    シフトレジスタ手段の入力データまたは出力データと上
    記第１の記憶回路手段に記憶されている対応する関数値
    とをそれぞれ乗算する第１の複数の乗算回路手段，およ
    びこれらの第２の乗算回路手段の出力データを相互に加
    算する第１の加算回路手段，ならびに上記シフトレジス
    タ手段の入力データまたは出力データと上記第２の記憶
    回路手段に記憶されている対応する関数値とをそれぞれ
    乗算する第２の複数の乗算回路手段，およびこれらの第
    ２の乗算回路手段の出力データを相互に加算する第２の
    加算回路手段を備え，各段の演算回路手段における乗算
    と加算が上記クロック・パルスの一周期の間に行なわ
    れ，後段の演算回路手段におけるシフトレジスタ手段が
    前段の演算回路手段におけるシフトレジスタ手段のＭ倍
    の個数設けられ，かつこれらのシフトレジスタ手段の入
    力または出力データのうちＭ倍のサンプリング周期をも
    つデータが上記第１および第２の乗算回路手段に与えら
    れ，第２の加算回路手段の出力データが入力データとし
    て次段の演算回路手段に与えられる，高速演算装置。
  2. 【請求項２】 最終段の演算回路手段が，上記第２の記
    憶回路手段，第２の乗算回路手段および第２の加算回路
    手段を欠いている，請求項１に記載の高速演算装置。
  3. 【請求項３】 複数段にわたって繰返し畳み込み積分演
    算を行なうための演算回路手段，この演算回路手段に与
    えられる入力データを各段ごとに記憶するメモリ手段，
    ならびにこのメモリ手段へのデータの書込み，読出しお
    よび上記演算回路手段における演算の繰返しを制御する
    制御回路手段から構成され，上記演算回路手段は，同一
    の関数の畳み込み積分が元の関数と同じになる性質をも
    つ基底関数について所定のサンプリング周期でサンプリ
    ングされた関数値を記憶する第１の複数の記憶回路手
    段，１を除く正の整数をＭとして，入力データのもつ周
    波数成分をそのＭ分の１の周波数成分をもつ次段のため
    の入力データに変換するためのロウ・パス・フィルタ関
    数について，上記所定のサンプリング周期でサンプリン
    グされた関数値を記憶する第２の複数の記憶回路手段，
    各段の演算において，上記メモリ手段に記憶されている
    その段の入力データと上記第１の記憶回路手段に記憶さ
    れている対応する関数値とをそれぞれ乗算する第１の複
    数の乗算回路手段，およびこれらの第１の乗算回路手段
    の出力データを相互に加算する第１の加算回路手段，な
    らびに各段の演算において，上記メモリ手段に記憶され
    ているその段の入力データと上記第２の記憶回路手段に
    記憶されている対応する関数値とをそれぞれ乗算する第
    ２の乗算回路手段，およびこれらの第２の乗算回路手段
    の出力データを相互に加算する第２の加算回路手段を備
    えており，上記メモリ手段には，各段の入力データの数
    がその前段の入力データの数の２倍記憶されており，か
    つ各段の演算において後段の演算のための入力データが
    上記第２の加算回路手段から得られたときにこの得られ
    た入力データが上記後段の入力データとして上記メモリ
    手段に記憶されるとともに上記メモリ手段に記憶されて
    いる上記後段の入力データが順次シフトされ，上記制御
    回路手段は，一定周期で，各段の演算のための入力デー
    タを，後段の入力データの読出しサンプリング周期を前
    段の読出しサンプリング周期のＭ倍になるようにして上
    記メモリ手段から読出して上記演算回路手段に与え，か
    つ上記演算回路手段の上記第２の加算回路手段から得ら
    れるデータを次段の入力データとして上記メモリ手段に
    与える，高速演算装置。
  4. 【請求項４】 上記制御回路手段は，複数段にわたる上
    記演算の繰返しが終了するごとに，初段のための入力デ
    ータを取込んで上記演算回路手段に与えるとともに上記
    メモリ手段に初段の入力データとして記憶させ，最終段
    の演算において得られる次段のための入力データを無視
    する，請求項３に記載の高速演算装置。
  5. 【請求項５】 畳み込み積分演算を繰返し行なうための
    演算回路手段，この演算回路手段に与えるべき次段の演
    算のための入力データを記憶するメモリ手段，ならびに
    このメモリ手段へのデータの書込み，読出しおよび上記
    演算回路手段における演算の繰返しを制御する制御回路
    手段から構成され，上記演算回路手段は，同一の関数の
    畳み込み積分が元の関数と同じになる性質をもつ基底関
    数について所定のサンプリング周期でサンプリングされ
    た関数値を記憶する第１の複数の記憶回路手段，１を除
    く正の整数をＭとして，入力データのもつ周波数成分を
    そのＭ分の１の周波数成分をもつ次段のための入力デー
    タに変換するためのロウ・パス・フィルタ関数につい
    て，上記所定のサンプリング周期でサンプリングされた
    関数値を記憶する第２の複数の記憶回路手段，各段の演
    算において，上記メモリ手段から読出された入力データ
    と上記第１の記憶回路手段に記憶されている対応する関
    数値とをそれぞれ乗算する第１の複数の乗算回路手段，
    およびこれらの第１の乗算回路手段の出力データを相互
    に加算する第１の加算回路手段，ならびに各段の演算に
    おいて，上記メモリ手段から読出された入力データと上
    記第２の記憶回路手段に記憶されている対応する関数値
    とをそれぞれ乗算する第２の乗算回路手段，およびこれ
    らの第２の乗算回路手段の出力データを相互に加算する
    第２の加算回路手段を備えており，上記制御回路手段
    は，上記第１および第２の記憶手段に記憶されている関
    数値の数と等しい数の初段の演算のための入力データを
    上記メモリ手段から読出して上記演算回路手段に与える
    動作を，与えるべき入力データを順次シフトしながら，
    初段の演算のためのすべての入力データについて繰返し
    て行ない，かつ上記演算回路手段における演算ごとに上
    記第２の加算回路手段から得られる次段のための入力デ
    ータを上記メモリ手段に順次記憶させ，初段以降の演算
    においては，各段ごとに，前段の演算における上記メモ
    リ手段からの入力データの読出しサンプリング周期のＭ
    倍の読出しサンプリング周期で，上記関数値の数に等し
    い数の入力データを，読出すべき入力データを順次シフ
    トしながら上記メモリ手段から読出して上記演算回路手
    段に与え，かつ上記演算回路手段における演算ごとに上
    記第２の加算回路手段から得られる次段のための入力デ
    ータを上記メモリ手段に順次記憶させ，最終段の演算に
    おいては入力データを上記メモリ手段から読出して上記
    演算回路手段に与える動作のみを行なう，高速演算装
    置。
  6. 【請求項６】 入力データと，同一の関数の畳み込み積
    分が元の関数と同じになる性質をもつ基底関数の関数デ
    ータとの畳み込み積分を実行する複数段の演算回路手段
    と，１を除く正の整数をＭとして，前段の入力データの
    もつ周波数成分をそのＭ分の１の周波数成分をもつ次段
    のための入力データに変換するための，上記演算回路手
    段よりも１段数の少ない段数のロウ・パス・フィルタリ
    ング回路手段とから構成され，上記の各段の演算回路手
    段には，前段の演算回路手段に設定された関数データの
    Ｍ倍の範囲に引延ばされた関数データが設定されてお
    り，上記各段の演算回路手段およびロウ・パス・フィル
    タリング回路手段はそれぞれ，前段の演算回路手段およ
    びロウ・パス・フィルタリング手段におけるサンプリン
    グ周期のＭ倍の周期のサンプリング周期で畳み込み積分
    およびロウ・パス・フィルタリング演算を実行するもの
    であり，初段の演算回路手段のための入力データが初段
    のロウ・パス・フィルタリング回路手段に与えられ，上
    記各ロウ・パス・フィルタリング回路手段により得られ
    る入力データが次段の演算回路手段および次段のロウ・
    パス・フィルタリング回路手段に与えられる，高速演算
    回路。
  7. 【請求項７】 入力データと，同一の関数の畳み込み積
    分が元の関数と同じになる性質をもつ基底関数の関数デ
    ータとの畳み込み積分を実行する複数段の演算回路手段
    と，１を除く正の整数をＭとして，前段の入力データの
    もつ周波数成分をそのＭ分の１の周波数成分をもつ次段
    のための入力データに変換するための，上記演算回路手
    段よりも１段数の少ない段数のロウ・パス・フィルタリ
    ング回路手段とを用い，上記の各段の演算回路手段に，
    前段の演算回路手段に設定された関数データのＭ倍の範
    囲に引延ばされた関数データを設定しておき，上記各段
    の演算回路手段およびロウ・パス・フィルタリング回路
    手段にそれぞれ，前段の演算回路手段およびロウ・パス
    ・フィルタリング手段におけるサンプリング周期のＭ倍
    の周期のサンプリング周期で畳み込み積分およびロウ・
    パス・フィルタリング演算を実行させ，初段の演算回路
    手段のための入力データを初段のロウ・パス・フィルタ
    リング回路手段に与え，上記各ロウ・パス・フィルタリ
    ング回路手段により得られる入力データを次段の演算回
    路手段および次段のロウ・パス・フィルタリング回路手
    段に与える，高速演算方法。
  8. 【請求項８】 同一の関数の畳み込み積分が元の関数と
    同じになる性質をもつ基底関数の関数データがあらかじ
    め設定され，入力データとこの関数データとの畳み込み
    積分を実行する演算手段と，１を除く正の整数をＭとし
    て，入力データのもつ周波数成分をそのＭ分の１の周波
    数成分をもつ次段のための入力データに変換するための
    ロウ・パス・フィルタリング手段と，上記演算手段で用
    いられる入力データを各段ごとに記憶する記憶手段とを
    用い，上記記憶手段には各段の入力データの数がその前
    段の入力データの数のＭ倍となるように入力データを記
    憶させ，かつ初段のための入力データが与えられたとき
    に，および各段の演算において次段のための入力データ
    が上記ロウ・パス・フィルタリング手段から得られたと
    きにこれらの入力データを対応する段の入力データとし
    て上記記憶手段に記憶させるとともに上記記憶手段に記
    憶されている対応する段の入力データを順次シフトし，
    初段のための入力データが与えられたときに上記記憶手
    段から初段のための入力データを読出して上記演算手段
    および上記ロウ・パス・フィルタリング手段に与え，上
    記演算手段から得られるデータを初段の出力データと
    し，上記ロウ・パス・フィルタリング手段から得られる
    データを次段の入力データとして上記記憶手段に記憶さ
    せ，次段以降においては一定周期で，各段の演算のため
    の入力データを，後段の入力データの読出しサンプリン
    グ周期を前段の読出しサンプリング周期のＭ倍になるよ
    うにして上記記憶手段から読出して上記演算手段および
    ロウ・パス・フィルタリング手段に与え，上記演算手段
    から得られるデータを各段の出力データとし，上記ロウ
    ・パス・フィルタリング手段から得られるデータを次段
    の入力データとして上記記憶手段に与える，上記動作を
    所定段にわたって繰返し，最終段においてはロウ・パス
    ・フィルタリング手段をディスエーブル状態とし，所定
    段にわたる上記動作の繰返しが終了するごとに初段のた
    めの入力データを取込んで再び上記の繰返し動作を開始
    する，高速演算方法。
  9. 【請求項９】 同一の関数の畳み込み積分が元の関数と
    同じになる性質をもつ基底関数の関数データがあらかじ
    め設定され，入力データとこの関数データとの畳み込み
    積分を実行する演算手段と，１を除く正の整数をＭとし
    て，入力データのもつ周波数成分をそのＭ分の１の周波
    数成分をもつ次段のための入力データに変換するための
    ロウ・パス・フィルタリング手段と，上記演算手段で用
    いられる入力データを記憶する記憶手段とを用い，上記
    演算手段に設定されている関数データの数と等しい数の
    初段の演算のための入力データを上記記憶手段から読出
    して上記演算手段および上記ロウ・パス・フィルタリン
    グに与える動作を，与えるべき入力データを順次シフト
    しながら，初段の演算のためのすべての入力データにつ
    いて繰返して行ない，上記演算手段から得られるデータ
    を初段の出力データとし，上記ロウ・パス・フィルタリ
    ング手段から得られる次段のための入力データを上記記
    憶手段に順次記憶させ，初段以降の演算においては，各
    段ごとに，前段の演算における上記記憶手段からの入力
    データの読出しサンプリング周期のＭ倍の読出しサンプ
    リング周期で，上記関数データの数に等しい数の入力デ
    ータを，読出すべき入力データを順次シフトしながら上
    記記憶手段から読出して上記演算手段および上記ロウ・
    パス・フィルタリングに与え，上記演算手段から得られ
    るデータを各段の出力データとし，各ロウ・パス・フィ
    ルタリング手段から得られる次段のための入力データを
    上記記憶手段に順次記憶させ，上記の動作を所定の複数
    段にわたって行ない，最終段の演算においては入力デー
    タを上記記憶手段から読出して上記演算手段に与える動
    作のみを行なう，高速演算方法。
  10. 【請求項１０】 与えられる物理的信号を電気的入力信
    号に変換する入力回路，上記入力回路から出力される入
    力信号をディジタル入力データに変換するＡ／Ｄ変換回
    路，および上記Ａ／Ｄ変換回路から出力されるディジタ
    ル入力データを解析する解析用演算装置から構成され，
    上記解析用演算装置が，入力データと，同一の関数の畳
    み込み積分が元の関数と同じになる性質をもつ基底関数
    の関数データとの畳み込み積分を実行する複数段の演算
    手段と，１を除く正の整数をＭとして，前段の入力デー
    タのもつ周波数成分をそのＭ分の１の周波数成分をもつ
    次段のための入力データに変換するための，上記演算手
    段よりも１段数の少ない段数のロウ・パス・フィルタリ
    ング手段とから構成され，上記の各段の演算手段には，
    前段の演算手段に設定された関数データのＭ倍の範囲に
    引延ばされた関数データが設定されており，上記各段の
    演算手段およびロウ・パス・フィルタリング手段はそれ
    ぞれ，前段の演算手段およびロウ・パス・フィルタリン
    グ手段におけるサンプリング周期のＭ倍の周期のサンプ
    リング周期で畳み込み積分およびロウ・パス・フィルタ
    リング演算を実行するものであり，初段の演算手段のた
    めの入力データが初段のロウ・パス・フィルタリング手
    段に与えられ，上記各ロウ・パス・フィルタリング手段
    により得られる入力データが次段の演算手段および次段
    のロウ・パス・フィルタリング手段に与えられる，信号
    解析システム。
  11. 【請求項１１】 上記複数段の演算手段およびロウ・パ
    ス・フィルタリング手段が１つの演算手段およびロウ・
    パス・フィルタリング手段を繰返して作動させることに
    より実現される，請求項10に記載の信号解析システム。
  12. 【請求項１２】 上記Ａ／Ｄ変換回路から得られる入力
    データおよび上記演算手段から得られる解析結果データ
    を記憶する記憶装置をさらに備えている，請求項10に記
    載の信号解析システム。
  13. 【請求項１３】 上記演算手段から得られる解析結果デ
    ータを表示に適したデータに変換する後処理装置をさら
    に備えている，請求項12に記載の信号解析システム。
  14. 【請求項１４】 上記演算手段から得られる解析結果デ
    ータ，上記記憶装置に記憶されている解析結果データま
    たは上記後処理装置から得られる後処理後のデータを可
    視情報として出力する出力装置をさらに備えている請求
    項10，11，12または13に記載の信号解析システム。
  15. 【請求項１５】 物理的信号を対象物に向けて送信する
    送信手段，対象物から反射して戻ってくる物理的信号を
    受信し，これを電気的入力信号に変換する受信手段，上
    記受信手段から出力される入力信号をディジタル入力デ
    ータに変換するＡ／Ｄ変換回路，および上記Ａ／Ｄ変換
    回路から出力されるディジタル入力データを解析する解
    析用演算装置から構成され，上記解析用演算装置が，入
    力データと，同一の関数の畳み込み積分が元の関数と同
    じになる性質をもつ基底関数の関数データとの畳み込み
    積分を実行する複数段の演算手段と，１を除く正の整数
    をＭとして，前段の入力データのもつ周波数成分をその
    Ｍ分の１の周波数成分をもつ次段のための入力データに
    変換するための，上記演算手段よりも１段数の少ない段
    数のロウ・パス・フィルタリング手段とから構成され，
    上記の各段の演算手段には，前段の演算手段に設定され
    た関数データのＭ倍の範囲に引延ばされた関数データが
    設定されており，上記各段の演算手段およびロウ・パス
    ・フィルタリング手段はそれぞれ，前段の演算手段およ
    びロウ・パス・フィルタリング手段におけるサンプリン
    グ周期のＭ倍の周期のサンプリング周期で畳み込み積分
    およびロウ・パス・フィルタリング演算を実行するもの
    であり，初段の演算手段のための入力データが初段のロ
    ウ・パス・フィルタリング手段に与えられ，上記各ロウ
    ・パス・フィルタリング手段により得られる入力データ
    が次段の演算手段および次段のロウ・パス・フィルタリ
    ング手段に与えられる，計測システム。
  16. 【請求項１６】 物理的信号を対象物に向けて送信し，
    対象物から反射して戻ってくる物理的信号を受信し，こ
    れを電気的入力信号に変換し，変換された電気的入力信
    号をディジタル入力データに変換し，変換された入力デ
    ータをウェイブレット解析するものであり，上記ウェイ
    ブレット解析を，入力データと，同一の関数の畳み込み
    積分が元の関数と同じになる性質をもつ基底関数の関数
    データとの畳み込み積分を実行する複数段の演算手段
    と，１を除く正の整数をＭとして，前段の入力データの
    もつ周波数成分をそのＭ分の１の周波数成分をもつ次段
    のための入力データに変換するための，上記演算手段よ
    りも１段数の少ない段数のロウ・パス・フィルタリング
    手段とを用い，上記の各段の演算手段に，前段の演算手
    段に設定された関数データのＭ倍の範囲に引延ばされた
    関数データを設定しておき，上記各段の演算手段および
    ロウ・パス・フィルタリング手段にそれぞれ，前段の演
    算手段およびロウ・パス・フィルタリング手段における
    サンプリング周期のＭ倍の周期のサンプリング周期で畳
    み込み積分およびロウ・パス・フィルタリング演算を実
    行させ，初段の演算手段のための入力データを初段のロ
    ウ・パス・フィルタリング手段に与え，上記各ロウ・パ
    ス・フィルタリング手段により得られる入力データを次
    段の演算手段および次段のロウ・パス・フィルタリング
    手段に与え，上記演算手段からウェイブレット解析結果
    データを得る，計測方法。
JP4195922A 1992-06-30 1992-06-30 高速演算装置および方法，信号解析システム，ならびに計測装置および方法 Expired - Fee Related JP2736584B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP4195922A JP2736584B2 (ja) 1992-06-30 1992-06-30 高速演算装置および方法，信号解析システム，ならびに計測装置および方法
EP93913602A EP0648357B1 (en) 1992-06-30 1993-06-29 High-speed processing apparatus and method, signal analyzing system, and measurement apparatus and method
US08/356,250 US5537344A (en) 1992-06-30 1993-06-29 High-speed processing apparatus and method, signal analyzing system, and measurement apparatus and method
DE69313641T DE69313641T2 (de) 1992-06-30 1993-06-29 Hochgeschwindigkeitsprozessor und verfahren, signalanalysesystem und messgeraet und -verfahren
PCT/JP1993/000889 WO1994000821A2 (en) 1992-06-30 1993-06-29 High-speed processing apparatus and method, signal analyzing system, and measurement apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4195922A JP2736584B2 (ja) 1992-06-30 1992-06-30 高速演算装置および方法，信号解析システム，ならびに計測装置および方法

Publications (2)

Publication Number Publication Date
JPH0619956A true JPH0619956A (ja) 1994-01-28
JP2736584B2 JP2736584B2 (ja) 1998-04-02

Family

ID=16349217

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4195922A Expired - Fee Related JP2736584B2 (ja) 1992-06-30 1992-06-30 高速演算装置および方法，信号解析システム，ならびに計測装置および方法

Country Status (5)

Country Link
US (1) US5537344A (ja)
EP (1) EP0648357B1 (ja)
JP (1) JP2736584B2 (ja)
DE (1) DE69313641T2 (ja)
WO (1) WO1994000821A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524536A (ja) * 2003-06-25 2007-08-30 メソード・エレクトロニクス・インコーポレーテッド 圧電センサを介した衝突検知
JP2008152530A (ja) * 2006-12-18 2008-07-03 Sony Corp 顔認識装置及び顔認識方法、ガボア・フィルタ適用装置、並びにコンピュータ・プログラム
JP2011255035A (ja) * 2010-06-10 2011-12-22 Sony Corp 生体信号処理装置、生体信号処理方法及び生体信号処理プログラム

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3929152B2 (ja) * 1997-01-08 2007-06-13 株式会社ジオトップ 配列ｙ（ｉ）をコンピュータによる数値計算で計算する方法及びプログラムを記載した記録媒体
JP3730435B2 (ja) * 1999-03-26 2006-01-05 株式会社東芝 波形信号解析装置
US6731722B2 (en) * 2001-06-13 2004-05-04 Callfx.Com Automated transaction processing system
US7352906B2 (en) * 2001-11-06 2008-04-01 The Johns Hopkins University Continuous transform method for wavelets
US7079888B2 (en) * 2002-04-11 2006-07-18 Ansar, Inc. Method and apparatus for monitoring the autonomic nervous system using non-stationary spectral analysis of heart rate and respiratory activity
US7653255B2 (en) 2004-06-02 2010-01-26 Adobe Systems Incorporated Image region of interest encoding
US7639886B1 (en) 2004-10-04 2009-12-29 Adobe Systems Incorporated Determining scalar quantizers for a signal based on a target distortion
KR101161803B1 (ko) * 2005-05-25 2012-07-03 삼성전자주식회사 가버 필터 및 그것의 필터링 방법, 그리고 그것을 이용한영상 처리 방법
US8412468B1 (en) 2009-04-08 2013-04-02 Western Kentucky University Method and apparatus for wavelet based elemental spectrum analysis

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2643986B1 (fr) * 1989-03-03 1991-05-17 Thomson Csf Procede d'analyse d'un signal par ondelettes
US4974187A (en) * 1989-08-02 1990-11-27 Aware, Inc. Modular digital signal processing system
US5253530A (en) * 1991-08-12 1993-10-19 Letcher Iii John H Method and apparatus for reflective ultrasonic imaging

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007524536A (ja) * 2003-06-25 2007-08-30 メソード・エレクトロニクス・インコーポレーテッド 圧電センサを介した衝突検知
JP2008152530A (ja) * 2006-12-18 2008-07-03 Sony Corp 顔認識装置及び顔認識方法、ガボア・フィルタ適用装置、並びにコンピュータ・プログラム
US8077932B2 (en) 2006-12-18 2011-12-13 Sony Corporation Face recognition apparatus, face recognition method, gabor filter application apparatus, and computer program
JP2011255035A (ja) * 2010-06-10 2011-12-22 Sony Corp 生体信号処理装置、生体信号処理方法及び生体信号処理プログラム

Also Published As

Publication number Publication date
DE69313641T2 (de) 1998-02-05
EP0648357B1 (en) 1997-09-03
WO1994000821A3 (en) 1994-09-01
DE69313641D1 (de) 1997-10-09
EP0648357A1 (en) 1995-04-19
JP2736584B2 (ja) 1998-04-02
WO1994000821A2 (en) 1994-01-06
US5537344A (en) 1996-07-16

Similar Documents

Publication Publication Date Title
US5781460A (en) System and method for chaotic signal identification
JP3704336B2 (ja) 波形検出装置とそれを使用した状態監視システム
JP2736584B2 (ja) 高速演算装置および方法，信号解析システム，ならびに計測装置および方法
EP1148320B1 (en) System and method for analyzing signals generated by rotating machines
JPH0693890B2 (ja) 超音波診断装置
CN112971771A (zh) 一种基于毫米波重建心电图的方法
JP3599546B2 (ja) 波形検出装置およびその装置を利用した状態監視システム
Myasnikova et al. Development of Decomposition Methods for Empirical Modes Based on Extremal Filtration
EP1990735A2 (en) Peak position search method, apparatus, and program storage medium
KR100706217B1 (ko) 검파 장치, 방법 및 기록 매체
Brajović et al. Representation of uniformly sampled signals in the Hermite transform domain
JP3642834B2 (ja) 超音波ドプラ診断装置
JP2957572B1 (ja) 地震応答スペクトル演算装置
Alexey et al. Methods and algorithms for vertical sliding spatial-frequency Fourier processing of two-dimensional discrete finite signals
JPH0465686B2 (ja)
JP2718686B2 (ja) アナログ―ディジタル変換装置
Venteris Exploration of DSP architectures in ultrasonic measurement applications
JP7429022B2 (ja) 離散信号処理装置、デジタル分光計及び離散信号処理方法
Valenzuela-De La Cruz et al. Delay in QRS complex detection using the wavelet transform for real-time applications
CN111033499B (zh) 用于在O(n log n)的时间和O(n)的存储中对线性调频Z变换求逆的系统和方法
JP2010267007A (ja) 回帰型フーリエ変換装置およびプログラム
JP2949983B2 (ja) 物理源解析方法およびその装置
JP3136635B2 (ja) 探査方法およびその装置
Diamantis et al. Super-resolution spectral analysis for ultrasound scatter characterization
RU2536108C2 (ru) Способ и устройство цифрового спектрально-временного анализа сигналов

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees