JPH0620154B2 - 半導体装置の製法 - Google Patents

半導体装置の製法

Info

Publication number
JPH0620154B2
JPH0620154B2 JP63052075A JP5207588A JPH0620154B2 JP H0620154 B2 JPH0620154 B2 JP H0620154B2 JP 63052075 A JP63052075 A JP 63052075A JP 5207588 A JP5207588 A JP 5207588A JP H0620154 B2 JPH0620154 B2 JP H0620154B2
Authority
JP
Japan
Prior art keywords
etching
solution
pure water
acid
back electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63052075A
Other languages
English (en)
Other versions
JPH01225371A (ja
Inventor
健二 小林
和永 津下
善久 太和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanegafuchi Chemical Industry Co Ltd
Original Assignee
Kanegafuchi Chemical Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanegafuchi Chemical Industry Co Ltd filed Critical Kanegafuchi Chemical Industry Co Ltd
Priority to JP63052075A priority Critical patent/JPH0620154B2/ja
Priority to EP19880909820 priority patent/EP0373221A4/en
Priority to PCT/JP1988/001147 priority patent/WO1989008328A1/ja
Publication of JPH01225371A publication Critical patent/JPH01225371A/ja
Priority to US07/633,192 priority patent/US5124269A/en
Publication of JPH0620154B2 publication Critical patent/JPH0620154B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking

Landscapes

  • Photovoltaic Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製法に関する。さらに詳しくは、
簡易な工程によりアモルファスシリコン系太陽電池の半
導体層もしくは裏面電極に完全なパターンを形成するこ
とのできる半導体装置の製法に関する。
［従来の技術および発明が解決しようとする課題］ 従来より、集積化のためにレーザ光などのエネルギービ
ームを利用してアモルファスシリコン系半導体層や裏面
電極のパターン化が実施されている。
しかしながら、アモルファスシリコン系半導体層にレー
ザパターニングを行うばあい、透明電極へのダメージに
より太陽電池の性能が低下したり、レーザスクライブ部
分での透明電極と裏面電極とを接触抵抗が経時的変化
（抵抗の増加）したりするなどの問題があった。また、
裏面電極のレーザパターニングは作業難度が高く、安定
生産ができないという欠点がある。したがって、エッチ
ング法やリフトオフ法といった他の方法を採用せざるを
えず、このばあいには処理工程の増大、生産性の低下に
よる製造コストの上昇および歩留りの低下という別の問
題を発生していた。さらに、前記いずれのばあいにおい
ても、アモルファスシリコン系半導体層または裏面電極
を形成したのちにパターニングが行われるため、工程が
多くなるとともにそれに起因して製造コストが増大して
いた。
この問題を解決するため本出願人はさきにアモルファシ
リコン系太陽の半導体層もしくは裏面電極を形成する際
に用いられる製膜装置を提案している（特願昭62-11937
2）。この装置は、第１図に示されるように、基板(1)を
収容するCVD トレー本体(2)と、該トレー本体(2)の基板
(1)の収容部の上方に膜形成面と実質上密着するように
張設されたワイヤ(3)と、背板(4)、ばね(5)、背板押え
(6)および背板押え治具(7)からなる固定手段と、ワイヤ
(3)の張力を張設する張力調節ネジ(8)と、基板(1)の位
置決め治具(9)とから構成されている。前記製膜装置で
は基板の膜形成面に密着するよう細線のワイヤが張設さ
れているので、製膜と同時にパターン化を行うことがで
き、従来のパターニング工程を不要とし、それにより大
幅なコストダウンを図ることのできるものである。
しかしながら前記製膜装置によりパターン化するばあ
い、とくにプラズマCVD 法によりアモルファスシリコン
系半導体層をパターン化したり、スパッタリング法によ
り裏面電極をパターン化するばあい、まわり込みが発生
しやすいが、まわり込みを防止するためのワイヤ調整が
困難であり、そのためまわり込みにより分離が不完全と
なるという問題点があった。
本発明は前記の点に鑑み、まわり込みによるパターン線
の分離不完全を解消することのできる半導体装置の製法
を提供することを目的とする。
［課題を解決するための手段］ 本発明の半導体装置の製法は、基板上にパターン状に透
明電極、アモルファスシリコン系半導体層および裏面電
極をこの順序で形成する半導体装置の製法であって、ア
モルファスシリコン系半導体層および／または裏面電極
のパターンニングが、ワイヤマスクを膜形成面に実質上
密着してアモルファスシリコン系半導体層および／また
は裏面電極を形成する工程と、該工程でワイヤ部分にま
わり込んだ薄膜を除去する除去工程により行われること
を特徴としている。
［実施例］ つぎに本発明の半導体装置の製法を説明する。
板ガラスなどの基板上にプラズマCVD 法、スパッタリン
グ法、蒸着法などにより酸化スズなどからなる透明電極
を形成し、前記透明電極をレーザスクライブ法などによ
りパターン化したのち、前記基板を前述した特願昭 62-
119372号に開示されている製膜装置のワイヤマスクの張
設されたCVD トレーに固定し、アモルファスシリコン系
半導体層を形成する。前記アモルファスシリコン系半導
体層はプラズマCVD 法などによりたとえばｐ層、ｉ層、
ｎ層の順に、通常の条件で製膜される。ワイヤマスクに
用いられるワイヤ線の線径は、 0.08 〜 2.0mmのあいだ
であるのが好ましく、とくに 0.1〜 0.5mmのあいだであ
るのが好ましい。
アモルファスシリコン径半導体層を形成したのち、ワイ
ヤマスクにより形成されたパターン線の欠陥、すなわち
ワイヤ部分にまわり込んだ非常に薄いアモルファスシリ
コン系半導体層を除去する。
アモルファスシリコン系半導体層はSi元素のほかに、
Ｃ、Ｎ、Snなどの他元素との合金またはそれらの微結晶
化したものなどが使用できる。
まわり込んだ膜を除去する方法としては、ウェットエッ
チング法、プラズマエッチングなどのドライエッチング
法、逆スパッタリング法などを採用することができる。
ウェットエッチング法によるばあい、エッチング液とし
てはKOH またはNaOH水溶液を用いるのが好ましく、基板
全体をこれらの水溶液中に浸漬し前記ワイヤ部分にまわ
り込んだ膜の除去が行われる。しかるのちに基板全体を
純粋で洗浄し、乾燥する。使用するKOH またはNaOH水溶
液の濃度は、まわり込んだ膜以外のアモルファスシリコ
ン膜を過剰に除去するのを防ぐ点またエッチングの制御
のしやすさの点より、１〜20wt．％のあいだであるのが
好ましく、とくに５〜10wt．％のあいだであるのが好ま
しい。またKOH またはNaOH水溶液の液温は、まわり込ん
だ膜以外のアモルファスシリコン膜を過剰に除去するの
を防ぐ点またはエッチングの制御のしやすさの点より、
10〜40℃のあいだであるのが好ましく、とくに20〜30℃
のあいだであるのが好ましい。エッチング時間は、まわ
り込んだ膜を確実に除去し、またまわり込んだ膜以外の
アモルファスシリコン膜を過剰に除去することを防ぐこ
とを考慮するとき10秒〜５分のあいだであるのが好まし
く、とくに30秒〜２分のあいだであるのが好ましい。
このようにしてアモルファスシリコン系半導体層をパタ
ーン化したのち、前記ガラス基板をたとえば前述の特願
昭 62-119372号に開示されている製膜装置のワイヤマス
クの張設されたスパッタトレーに固定し、Al、Cr、Agな
どの金属をたとえばスパッタリングすることで裏面電極
が形成される。製膜は、プラズマCVD 法、蒸着法などの
多の方法であってもよい。ワイヤマスクに用いるワイヤ
の線径の選定はアモルファスシリコン系半導体層のパタ
ーン化のばあいと同様に行えばよい。
裏面電極を形成したのち、ワイヤマスクにより形成され
たパターン線の欠陥を除去する。
ワイヤ部分にまわり込んだ裏面電極は、アモルファスシ
リコン系半導体層同様に、ウェットエッチング法、プラ
ズマエッチングなどのドライエッチング法、逆スパッタ
リング法などにより除去すればよい。
ウェットエッチング法によるばあい、たとえば裏面電極
としてAlを用いるときはリン酸、酢酸、硝酸および純水
の混合液中に基板全体を浸漬し、パターン線の欠陥、す
なわちワイヤ部分にまわり込んだ膜を除去することがで
きる。しかるのち基板全体を純水で洗浄し乾燥する。前
記混合液の容積比は一例を示すならばリン酸、酢酸、硝
酸、純水の順に16:2:1:1である。この容積比は、Al全体
の膜厚、まわり込みの多少、まわり込んだ膜厚に応じて
適宜選択すればよく、たとえばまわり込みが少なく、ま
わり込んだ膜の厚さが薄いばあいは容積比がリン酸、酢
酸、硝酸、純水の順に16:2:1:5の混合液を用いるのが好
ましい。混合液の液温の選定は前述のアモルファスシリ
コン系半導体層のパターン化のばあいと同様に行えばよ
い。エッチング時間は、まわり込んだ膜を確実に除去し
またはそれ以外のAl膜を過剰に除去するのを防ぐ点より
10秒〜５分のあいたであるのが好ましく、とくに30秒〜
１分のあいだであるのが好ましい。なお、エッチング液
としては前記した混合液以外に希塩酸、KOH 水溶液また
は塩化第２鉄、濃塩酸および純水との混合液なども好適
に用いることができる。
裏面電極がCrまたはAgであるばあい、パターン線の欠陥
除去は、使用するエッチング液がAl電極のそれと異なる
点を除いてAl電極のエッチングと同様に行うことができ
る。
すなわち、Cr電極のエッチグ液の組成は、硫酸第２セリ
ウムアンモニウム100gに対し、過塩素酸20〜30ml、純水
300〜1000mlの範囲のものを用いることができ、好まし
い組成の一例として過塩素酸26ml、純水 400mlをあげる
ことができる。
また、Ag電極のエッチング液の組成は、無水クロム酸30
〜50ｇ、濃硫酸10〜30mlおよび純水1000〜5000mlの混合
液または30〜60wt.%硝酸第２鉄水溶液の範囲のものを用
いることができ、好ましい組成の一例として無水クロム
酸40ｇ、濃硫酸20mlおよび純水2000mlの混合液または55
wt.%硝酸第２鉄水溶液をあげることができる。
なお、裏面電極を構成する金属のアモルファスシリコン
系半導体層中への拡散を防止するために二層構造の裏面
電極を形成するばあい、たとえばCr（20〜 100Å）／Al
（1000〜 10000Å）では、アモルファスシリコン系半導
体層側の一層目が薄いため、ワイヤ部分でのまわり込み
がなく、Alのみのエッチングで欠陥の除去を行うことが
できる。Ag（20〜 100Å）／Al（1000〜 10000Å）のば
あいも同様にAlのみのエッチングでよい。
その他の金属電極すべてについてもこの方法と同様の方
法でパターン線の欠陥除去を行うことが可能である。
以上の説明においては、アモルファスシリコン系半導体
層および裏面電極を形成する際に、エッチグなどによる
まわり込み部分の除去工程が施されているが、本発明の
製法は、少なくとも一方の形成に除去工程を採用するこ
とを特徴とするものである。したがって、一方は本発明
の方法に従って、他方な他の方法に従ってパターン化を
することも可能である。
つぎに本発明の半導体装置の製法を実施例に基づいて説
明するが、本発明はもとよりかかる実施例にのみ限定さ
れるものではない。
実施例 厚さ 2.0mmで大きさが150mm ×440mm の青板ガラス上に
厚さ6000Åの酸化スズの透明電極をプラズマCVD 法によ
り形成し、えられた透明電極をレーザビームを用いて所
定のパターンに分離した。このようにしてパターンを形
成した基板を特願昭 62-119372号に開示されているプラ
ズアCVD 装置のCVD トレー(2)に固定した。ワイヤは全
部で17本あり、線径（直径） 0.3mmのピアノ線Ｂ種を用
いた。この基板を固定したCVD トレー(2)をプラズマ装
置に配置し基板温度 130℃、圧力 1.0Torrにてｐ型アモ
ルファスシリコン層を 150Å、基板温度 180℃、圧力
0.5Torrにてｉ型アモルファスシリコン層を6000Å、基
板温度 180℃、圧力 1.0Torrにてｎ型微結晶シリコン層
を 300Å形成した。そののちCVD トレー(2)を取り出
し、トレーから基板をはずしてワイヤによりマスキング
された部分を観察すると、明らかに膜のまわり込みが認
められた。そののち、アモルファスシリコン層を製膜し
た基板をKOH 10wt. ％水溶液中、液温20℃で30秒浸漬
し、膜のまわり込み部分をエッチングした。そして、再
度マスキングされた部分を観察するとまわり込みは認め
られなかった。またマスキング部分以外のアモルファス
シリコン層の膜厚は以上のエッチング処理によってはほ
とんど減少しなかった。精密投影機を用いて透明電極が
完全に露出している部分について各分離線毎に最小のパ
ターン幅を測定した結果17本平均で 220μｍであった。
なお透明電極のパターン線の端部と半導体層の分離線の
透明電極パターン線に近い方の端部との間隔は約 150μ
ｍであった。
こうしてえられた半導体分離基板を半導体面をワイヤ側
にして、半導体製膜時と同方式のスパッタトレーに固定
した。このスパッタトレーでは、17本のワイヤはそれぞ
れ半導体製膜時に示すワイヤに対して直角方向に 0.25m
m だけずれた位置にあるように配置した。さらにワイヤ
の線径を 0.2mmに設定した。
次に基板をセットしたトレーをマグネトロンスパッタ装
置に配置し、Ar圧力を１×10-3Torrに調整し、基板温度
80℃にて50Åの厚さのCrを形成した。つづいて、Ar圧力
６×10-3Torr、基板温度80℃にて5000Åの厚さのAlを形
成した。そののち基板を取り出し裏面電極Cr／Alのマス
キングされた部分を観察すると所々まわり込みが見られ
導通している部分が認められた。そこでCr／Alを形成し
た基板をリン酸 400ml、酢酸50ml、硝酸25ml、純水25ml
の溶液中に液温20℃で30秒間浸漬しまわり込んだ膜をエ
ッチングした。そして、再度マスキング部分を観察する
とまわり込みはなく導通している部分も認められなかっ
た。裏面電極Cr／Alの分離線を前述の方法で測定した。
Cr／Alがマスキングされ完全に半導体層が露出している
部分の最小パターン幅は17本平均で 180μｍであった。
また、マスキング部分以外のAl膜厚の減少は 100〜 200
Åであり、半導体装置の性能に影響を及ぼすものではな
かった。
以上のようにしてえられた太陽電池の性能をAM-1.5近似
のパルスシュミレータで測定した。
測定結果を第１表に示す。
比較例 実施例と同様にして透明電極をパターン化した基板を、
細線のワイヤが配置されていないという点を除いて実施
例と同様のCVD トレーにセットし、ほぼ全面に実施例と
同様の条件で半導体層を形成した。半導体層の分離はYA
G レーザを用いて行った。また、Alのスパッタリングに
ついても細線のワイヤは使用せず、ほぼ全面に実施例と
同様の条件で裏面電極を形成し、そののちAlの分離を化
学エッチングにより行った。
えられた太陽電池の性能を実施例と同様の方法で測定し
た。測定結果を第１表し示す。
第１表より、本発明により得られた太陽電池は従来の技
術によりえられたものと同等もしくはそれ以上の性能を
有していることがわかる。
［発明の効果］ 以上説明したとおり、本発明の半導体装置の製法による
ときは、ワイヤ部分にまわり込んだ非常に薄い膜を確実
にとり除くことができ、完全なパターン化を行うことが
できるので製品の歩留りが向上する。またワイヤの調整
を厳密に行う必要もなく、さらに通常のエッチング法に
おけるレジスト塗布、レジスト硬化、レジスト除去とい
った複雑な工程も不用になるという効果がえられる。
【図面の簡単な説明】
第１図は本出願人がさきに提案した特願昭62-119372 号
に係る製膜装置の一実施例の平面図、第２図は第１図の
製膜装置に基板をセットした状態の(A)-(A) 線拡大断面
図である。 （図面の主要符号） (1)：基板 (2)：CVD トレー (3)：ワイヤ (8)：張力調節ねじ

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】基板上にパターン状に透明電極、アモルフ
    ァスシリコン系半導体層および裏面電極をこの順序で形
    成する半導体装置の製法であって、アモルファスシリコ
    ン系半導体層および／または裏面電極のパターンニング
    が、ワイヤマスクを膜形成面に実質上密着してアモルフ
    ァスシリコン系半導体層および／または裏面電極を形成
    する工程と、該工程でワイヤ部分にまわり込んだ薄膜を
    除去する除去工程により行われることを特徴とする半導
    体装置の製法。
  2. 【請求項２】前記ワイヤマスクに用いられるワイヤ線の
    線径が 0.08 〜 2.0mmである請求項１記載の製法。
  3. 【請求項３】前記除去工程に用いられる手段がエッチン
    グである請求項１または請求項２記載の製法。
  4. 【請求項４】前記エッチングがウェットエッチングであ
    る請求項３記載の製法。
  5. 【請求項５】アモルファスシリコン径半導体層のエッチ
    ングに用いられるエッチング液がKOH 水溶液またはNaOH
    水溶液である請求項４記載の製法。
  6. 【請求項６】裏面電極がAlであり、エッチング液がリン
    酸、酢酸、硝酸および純水の混合液、希塩酸、KOH 水溶
    液または塩化第２鉄、濃塩酸および純水の混合液である
    請求項４記載の製法。
  7. 【請求項７】裏面電極がCrであり、エッチング液が硝酸
    第２セリウムアンモニウム、過塩素酸および純水の混合
    液である請求項４記載の製法。
  8. 【請求項８】裏面電極がAgであり、エッチング液が無水
    クロム酸、濃硫酸および純水の混合液、硝酸第２鉄水溶
    液、アンモニア水および過酸化水素水の混合液または希
    硝酸である請求項４記載の製法。
  9. 【請求項９】裏面電極がCrおよびAlの二層構造であり、
    エッチング液がリン酸、酢酸、硝酸および純水の混合
    液、希塩酸、KOH 水溶液または塩化第２鉄、濃塩酸およ
    び純水の混合液である請求項４記載の製法。
  10. 【請求項１０】裏面電極がAgおよびAlの二層構造であ
    り、エッチング液がリン酸、酢酸、硝酸および純水の混
    合液、希塩酸、KOH 水溶液または塩化第２鉄、濃塩酸お
    よび純水の混合液である請求項４記載の製法。
  11. 【請求項１１】前記エッチングがドライエッチングであ
    る請求項３記載の製法。
  12. 【請求項１２】前記ドライエッチングがプラズマエッチ
    ングである請求項11記載の製法。
  13. 【請求項１３】前記除去工程に用いられる手段が逆スパ
    ッタリングである請求項１または請求項２記載の製法。
JP63052075A 1988-03-05 1988-03-05 半導体装置の製法 Expired - Lifetime JPH0620154B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP63052075A JPH0620154B2 (ja) 1988-03-05 1988-03-05 半導体装置の製法
EP19880909820 EP0373221A4 (en) 1988-03-05 1988-11-14 Fabrication method for semiconductor device and film formation apparatus for said method
PCT/JP1988/001147 WO1989008328A1 (fr) 1988-03-05 1988-11-14 Procede de fabrication de dispositifs a semi-conducteurs et appareil de formation de films destine a ce procede
US07/633,192 US5124269A (en) 1988-03-05 1990-12-28 Method of producing a semiconductor device using a wire mask having a specified diameter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63052075A JPH0620154B2 (ja) 1988-03-05 1988-03-05 半導体装置の製法

Publications (2)

Publication Number Publication Date
JPH01225371A JPH01225371A (ja) 1989-09-08
JPH0620154B2 true JPH0620154B2 (ja) 1994-03-16

Family

ID=12904698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63052075A Expired - Lifetime JPH0620154B2 (ja) 1988-03-05 1988-03-05 半導体装置の製法

Country Status (4)

Country Link
US (1) US5124269A (ja)
EP (1) EP0373221A4 (ja)
JP (1) JPH0620154B2 (ja)
WO (1) WO1989008328A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2782273B2 (ja) * 1990-09-07 1998-07-30 鐘淵化学工業株式会社 パターン化薄膜の形成に用いる基板保持治具
US5264376A (en) * 1991-06-24 1993-11-23 Texas Instruments Incorporated Method of making a thin film solar cell
US5508229A (en) * 1994-05-24 1996-04-16 National Semiconductor Corporation Method for forming solder bumps in semiconductor devices
DE102006004869B4 (de) * 2006-01-27 2007-12-20 Universität Stuttgart Verfahren zum Herstellen von seriell verschalteten Solarzellen sowie Vorrichtung zur Durchführung des Verfahrens
DE102009023125A1 (de) * 2009-05-20 2010-11-25 Universität Stuttgart Verfahren zur Herstellung seriell verschalteter Solarzellen sowie Vorrichtung zur Durchführung des Verfahrens
WO2011002212A2 (ko) * 2009-06-30 2011-01-06 엘지이노텍주식회사 태양광 발전장치 및 이의 제조방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969686A (en) * 1975-03-26 1976-07-13 Xerox Corporation Beam collimation using multiple coupled elements
US4297391A (en) * 1979-01-16 1981-10-27 Solarex Corporation Method of applying electrical contacts to a photovoltaic cell
JPS56138929A (en) * 1980-03-31 1981-10-29 Canon Inc Component solution for etching
NL8101409A (nl) * 1981-03-23 1982-10-18 Philips Nv Halfgeleiderlaser met tenminste twee stralingsbundels, en werkwijze ter vervaardiging daarvan.
JPS57170554A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Semiconductor device
JPS57207342A (en) * 1981-06-15 1982-12-20 Fuji Electric Co Ltd Etchant for metallic wiring
JPS57208182A (en) * 1981-06-17 1982-12-21 Semiconductor Energy Lab Co Ltd Manufacture of phtoelectric converter
JPS5825738A (ja) * 1981-08-08 1983-02-16 Nippon Gakki Seizo Kk Ｆｍステレオ復調回路
JPS59147469A (ja) * 1983-02-14 1984-08-23 Hitachi Ltd 非晶質シリコン太陽電池
JPS59202671A (ja) * 1983-05-02 1984-11-16 Matsushita Electric Ind Co Ltd 光起電力素子
US4585502A (en) * 1984-04-27 1986-04-29 Hitachi Condenser Co., Ltd. Process for producing printed circuit board
EP0182306B1 (en) * 1984-11-17 1991-07-24 Daikin Industries, Limited Etchant composition
EP0193820A3 (en) * 1985-02-27 1988-01-07 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha Method for forming a thin film pattern
US4707394A (en) * 1986-09-19 1987-11-17 Firan Corporation Method for producing circuit boards with deposited metal patterns and circuit boards produced thereby
JP2930382B2 (ja) * 1990-07-16 1999-08-03 雪印乳業株式会社 発酵乳の製造方法
JPH0674533A (ja) * 1992-08-25 1994-03-15 Matsushita Electric Ind Co Ltd 室内調湿機

Also Published As

Publication number Publication date
WO1989008328A1 (fr) 1989-09-08
EP0373221A1 (en) 1990-06-20
EP0373221A4 (en) 1992-01-08
JPH01225371A (ja) 1989-09-08
US5124269A (en) 1992-06-23

Similar Documents

Publication Publication Date Title
US4152824A (en) Manufacture of solar cells
US5863412A (en) Etching method and process for producing a semiconductor element using said etching method
EP3973089B1 (en) Method of manufacturing a photovoltaic cell
GB2172745A (en) Method of manufacturing thin film transistor
JPS61198685A (ja) 半導体装置の製法
WO2024131294A1 (zh) 一种太阳电池及其制备方法
JPH0620154B2 (ja) 半導体装置の製法
JPH08153699A (ja) 薄膜半導体装置の作製方法
US7192848B2 (en) Method for manufacturing mesa semiconductor device
JPS6165477A (ja) 半導体装置
JPH05267701A (ja) 酸化錫透明導電膜のパターニング方法
CN115775851B (zh) 晶硅电池的制备方法
JPS6014474A (ja) 薄膜トランジスタの製造方法
CN109599459B (zh) 一种太阳能电池片的处理方法
JP2001068709A (ja) 薄膜太陽電池
JPS63283173A (ja) 製膜装置
CN121096868A (zh) 半导体结构及其形成方法
JP3344051B2 (ja) 薄膜トランジスタの製造方法
KR960013140B1 (ko) 반도체 소자의 제조 방법
CN120201739A (zh) 一种基于重金属离子局部扩散的开关晶体管及其制备方法
JPH0629318A (ja) 薄膜トランジスタの製造方法
JPH01230272A (ja) 半導体装置の製法
JPH05283692A (ja) 薄膜トランジスタアレイの製造方法
JPH06204309A (ja) 薄膜欠陥評価方法
JPH05152593A (ja) シースルー型アモルフアスシリコン太陽電池の製造方法

Legal Events

Date Code Title Description
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term