JPH0620227B2 - Data communication device - Google Patents

Data communication device

Info

Publication number
JPH0620227B2
JPH0620227B2 JP58132804A JP13280483A JPH0620227B2 JP H0620227 B2 JPH0620227 B2 JP H0620227B2 JP 58132804 A JP58132804 A JP 58132804A JP 13280483 A JP13280483 A JP 13280483A JP H0620227 B2 JPH0620227 B2 JP H0620227B2
Authority
JP
Japan
Prior art keywords
signal
transmission
rate
bps
storage circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58132804A
Other languages
Japanese (ja)
Other versions
JPS6025375A (en
Inventor
武弘 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP58132804A priority Critical patent/JPH0620227B2/en
Publication of JPS6025375A publication Critical patent/JPS6025375A/en
Publication of JPH0620227B2 publication Critical patent/JPH0620227B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 技術分野 本発明はデータ通信装置に係り、さらに詳しくは複数の
電送レートによって電送を行なえるデータ通信装置に関
するものである。
Description: TECHNICAL FIELD The present invention relates to a data communication device, and more particularly to a data communication device capable of performing electric transmission at a plurality of electric transmission rates.

従来技術 従来のデータ通信装置、特にCCITT勧告T4などにより
規定されるG3(グループ3)ファクシミリ装置などに
おいては、いわゆるフォールバック機能、すなわち、電
送前手順において回線状態、あるいは相手機の電送レー
トに応じて高い方から順に各レートを試し、双方で送受
信可能なレートにより画像電送を行なう方式が知られて
いる。
2. Description of the Related Art A conventional data communication device, particularly a G3 (group 3) facsimile device defined by CCITT Recommendation T4, etc., has a so-called fallback function, that is, depending on a line state in a pre-transmission procedure or a transmission rate of a partner device. A method is known in which each rate is tried in order from the highest, and image transmission is performed at a rate at which both sides can transmit and receive.

ここで、第1図に従来のファクシミリ装置の電送前手順
における電送レート決定手順を第1図に示す。ただし、
ここではCCITT勧告T4に合致するG3機能を有するフ
ァクシミリ装置を例に説明する。
Here, FIG. 1 shows a procedure of determining a transmission rate in a pre-transmission procedure of a conventional facsimile apparatus. However,
Here, a facsimile apparatus having a G3 function that conforms to CCITT Recommendation T4 will be described as an example.

第1図は従来のG3ファクシミリ装置の電送前手順の際
の送受信間の信号のやりとりを示すもので、同図に示す
ように、被呼側装置は発呼側(画像送信側)の呼び出し
信号に呼応してCED信号(被呼局識別信号)1、NS
F信号(非標準装置信号)2、およびDIS信号(デジ
タル識別信号)3を送出する。ただし、NSF信号2に
はオプションとして、図示するようにCSI信号(受信
局識別信号)2′が添えられる場合がある。このCSI
信号は電話番号などにより受信局の識別確認を行なうた
めに用いられる。
FIG. 1 shows the exchange of signals between transmission and reception during the pre-transmission procedure of the conventional G3 facsimile apparatus. As shown in FIG. 1, the called side apparatus is a calling side (image transmitting side) call signal. CED signal (called station identification signal) 1, NS
An F signal (non-standard device signal) 2 and a DIS signal (digital identification signal) 3 are transmitted. However, the NSF signal 2 may optionally be accompanied by a CSI signal (reception station identification signal) 2'as shown in the figure. This CSI
The signal is used to confirm the identification of the receiving station by a telephone number or the like.

このNSF信号2、DIS信号3はともに公知のHDL
C(ハイレベル電送手順)フレームフォーマットを有す
るバイナリ信号で、DIS信号3のFIF(ファクシミ
リ情報フィールド)の第11、12ビットには所定のフ
ォーマットにしたがって当該受信機の行なえる最高電送
レート、たとえば9600bpsがセットされる。
Both the NSF signal 2 and the DIS signal 3 are known HDL.
This is a binary signal having a C (high level transmission procedure) frame format, and the 11th and 12th bits of the FIF (facsimile information field) of the DIS signal 3 have the maximum transmission rate that the receiver can perform according to a predetermined format, for example, 9600bps. Is set.

次に送信機は、上記のNSF信号、DIS信号にそれぞ
れ対応してNSS信号(非標準装置設定信号)4、およ
びDCS信号(デジタル命令信号)5を送出する。これ
らは同様にHDLCフレームフォーマットを有するもの
で、DCS信号のFIFには同様に、送信機側の最高電
送レートが乗せられる。ここではDIS信号3ならびに
DCS信号5中では9600bpsを示すデータが第11、1
2ビットにセットされているものとする。また、NSS
信号4にはオプションとしてTSI信号(送信局識別信
号)4′が結合される場合がある。この信号は前記のC
SI信号2′と同様に送信局の識別確認に用いられる。
Next, the transmitter sends out an NSS signal (non-standard device setting signal) 4 and a DCS signal (digital command signal) 5 corresponding to the NSF signal and the DIS signal, respectively. These also have the HDLC frame format, and the FIF of the DCS signal is similarly loaded with the maximum transmission rate on the transmitter side. Here, in the DIS signal 3 and the DCS signal 5, the data indicating 9600 bps is the 11th and 1st.
It shall be set to 2 bits. Also, NSS
The signal 4 may optionally be combined with a TSI signal (transmitting station identification signal) 4 '. This signal is C
Like the SI signal 2 ', it is used to confirm the identification of the transmitting station.

この段階で、送受信双方ともに9600bpsでの電送が可能
なことが相互に示されたもので、送信機はDCS信号5
に続いてトレーニング信号6を送出する。この信号のデ
ータレートは9600bpsで、被呼側(画像受信側)のモデ
ムにおいてキャリア検出、AGC(自動利得調整)、タ
イミング同期、等化器の収れん、およびディスクランブ
ラの同期などの調整に用いられる。さらにこのトレーニ
ング信号6にはこのスピードチャネルが使用できるかど
うかを調べるためのTCF信号(トレーニングチェック
信号)7が付加される。
At this stage, it was mutually shown that both transmission and reception could transmit at 9600 bps.
Then, the training signal 6 is transmitted. The data rate of this signal is 9600bps, and it is used for adjustment of carrier detection, AGC (automatic gain adjustment), timing synchronization, equalizer convergence, and descrambler synchronization in the called side (image receiving side) modem. . Further, a TCF signal (training check signal) 7 for checking whether or not this speed channel can be used is added to this training signal 6.

受信側におけるスピードチャネルの判断基準は送信側装
置からのTCF信号11の受信状態により決まる。TC
F信号11はレベル1.5sの「0」(以下、「0」と
表現する)の連送であるので、所定時間以上TCF信号
を受信できた場合にCFR信号を送出するように定めら
れている機器が多い。
The criterion for determining the speed channel on the receiving side is determined by the receiving state of the TCF signal 11 from the transmitting side device. TC
Since the F signal 11 is a continuous transmission of “0” (hereinafter referred to as “0”) having a level of 1.5 s, it is determined that the CFR signal is transmitted when the TCF signal can be received for a predetermined time or longer. There are many devices

トレーニングに受信側装置が成功した場合には、受信側
装置はCFR信号(受信準備確認信号)8を送出し、こ
れに呼応して送信側から、トレーニング信号6を付加し
たメッセージ(画像信号)10が送信される。
If the receiving side device succeeds in the training, the receiving side device sends out a CFR signal (reception preparation confirmation signal) 8, and in response to this, the transmitting side sends a message (image signal) 10 to which the training signal 6 is added. Will be sent.

以上の例はフォールバックなしで、1回のトレーニング
により電送レートが決った場合のものだが、回線状態が
悪い場合などでは第2図に示すようなフォールバック動
作が行なわれる。
Although the above example is for a case where the transmission rate is determined by one training without fallback, the fallback operation as shown in FIG. 2 is performed when the line condition is bad.

第2図は第1図と同形式の図で、TCF信号7が送信側
から送出されるまでは第1図と同様の手順で、ここまで
たとえば9600bpsのレートが双方で確認されたとする。
FIG. 2 is a diagram of the same format as FIG. 1, and it is assumed that a rate of 9600 bps, for example, has been confirmed by both sides until the TCF signal 7 is sent from the transmitting side by the same procedure as in FIG.

上記のデータレートによるトレーニング信号を回線状態
などにより受信側装置が受信できなかった場合には、受
信機はFTT信号(トレイン失敗信号)10を送出す
る。この信号は送信側に再トレーニングを要求するもの
である。
When the receiving side device cannot receive the training signal at the above data rate due to the line condition or the like, the receiver sends the FTT signal (train failure signal) 10. This signal requests the sender to retrain.

送信側装置はこのFTT信号8に呼応して再びNSS信
号4、〜TCF信号7から成るトレーニングを行なう
が、この際、DCS信号5のFIFにセットされるレー
ト、およびトレーニング信号10のデータレートは先程
の9600bpsより低いもの、たとえば7200bpsが選択され
る。
In response to the FTT signal 8, the transmission side device again performs training consisting of the NSS signal 4 and the TCF signal 7. At this time, the rate set in the FIF of the DCS signal 5 and the data rate of the training signal 10 are Those lower than 9600bps, such as 7200bps, are selected.

この再トレーニングに受信側装置失敗した場合には、再
び受信側装置からFTT信号10が送出される。
When the receiving side device fails in this retraining, the FTT signal 10 is again sent from the receiving side device.

送信側装置はFTT信号を受信すると、さらにたとえば
4800bpsまで、電送レートを下げ、NSS信号4〜
TCF信号7からなる信号ブロックを送出する。
When the transmitting side device receives the FTT signal, it further reduces the transmission rate to, for example, 4800 bps, and the NSS signal 4 ...
A signal block consisting of the TCF signal 7 is transmitted.

受信側装置がこのレートによるトレーニングに成功した
場合には前記のCFR信号8が送出され、送信側装置は
これに呼応して最終のレートに基づいてトレーニング信
号6およびメッセージ10を送信する。
If the receiving device succeeds in training at this rate, the aforementioned CFR signal 8 is sent out, and the transmitting device responds by sending the training signal 6 and the message 10 based on the final rate.

以上に示した従来のファクシミリ装置の電送前手順にお
いては、DIS信号ないしはDCS信号に示される電送
レートはその装置の能力に応じて固有のものが宜言され
ることになっている。したがって、回線状態が良くない
場所に設置された装置では常に通信不可能なレートをも
順に試してからレートが決定されるので、前手順に非常
に時間がかかり、時間的、経済的にみて効率が悪い、と
いう欠点がある。この点に鑑みていちばん速い電送レー
トを切り換えて設定できるような装置も知られている
が、このような手段により最高レートを下げてしまう
と、回線状態が良い場合にもそのレートでしか通信でき
ない、という不都合がある。
In the above-described pre-transmission procedure of the conventional facsimile apparatus, the transmission rate indicated by the DIS signal or the DCS signal should be unique according to the capability of the apparatus. Therefore, a device installed in a place where the line condition is not good will always try the rates that cannot be communicated in order, and then the rate will be determined. There is a drawback that is bad. In view of this point, there are known devices that can switch and set the fastest transmission rate, but if the maximum rate is lowered by such means, even if the line condition is good, communication can only be done at that rate. There is an inconvenience.

そこで、前回のデータ伝送に使用したデータレートを記
憶して、記憶されたデータレートで今回のデータ伝送を
開始することが考えられる。しかし、今回のデータ伝送
でエラーが発生するとデータレートが下げられ前回より
も低いデータレートでデータ伝送されるため、今回使用
したデータレートとして前回より低いデータレートが記
憶される。これにより、次回からは、今回使用した前回
より低いデータレートでデータ伝送開始される。しか
し、今回発生したエラーが、偶然発生したノイズ性のエ
ラーであり、通常は、前回使用したデータレートでの通
信が可能であれば、次回からは、通常使用可能なデータ
レートより低いデータレートでデータ伝送されるため、
データ伝送の効率が下がる不都合がある。
Therefore, it is conceivable to store the data rate used for the previous data transmission and start the current data transmission at the stored data rate. However, if an error occurs in the current data transmission, the data rate is lowered and the data is transmitted at a lower data rate than the previous one, so that the data rate used this time is stored as a lower data rate than the previous one. As a result, from the next time onward, data transmission will be started at a lower data rate than the one used this time. However, the error that occurred this time is a noise-type error that occurred accidentally, and normally, if communication at the data rate used last time is possible, from the next time onwards, the data rate will be lower than the normally usable data rate. Because data is transmitted,
There is a disadvantage that the efficiency of data transmission is lowered.

目 的 本発明は以上のような従来の欠点を除去するために成さ
れたもので、所定の原稿情報を伝送するのに要する時間
を短縮するとともに、偶然発生したノイズ性のエラーに
より、通常使用できる伝送モードより時間がかかる伝送
モードで伝送が開始されることを防止することを目的と
し、 詳しくは、 所定の原稿情報の伝送に所定時間を要する第1伝送モー
ドと、前記所定の原稿情報の伝送に前記所定時間より長
い時間を要する第2伝送モードを有するデータ通信装置
において、 履歴情報を記憶する記憶手段と、 前記記憶手段に記憶された伝送モードで原稿情報の伝送
を開始する通信手段と、 前記記憶手段に前記第1の伝送モードが記憶されている
場合に、前記第1の伝送モードで通信開始した前記通信
手段が、複数回原稿情報の伝送に失敗したことに応じ
て、前記記憶手段に前記第2の伝送モードを記憶させ、
前記通信手段が次回の原稿情報の伝送を前記第2の伝送
モードで開始するように設定する制御手段とを有するこ
とを特徴とするデータ通信装置 を提供することを目的とする。
The present invention has been made in order to eliminate the above-mentioned conventional defects, and shortens the time required to transmit predetermined document information, and it is normally used due to an accidental noise-like error. For the purpose of preventing the transmission from being started in the transmission mode that takes longer than the possible transmission mode, specifically, the first transmission mode in which it takes a predetermined time to transmit the predetermined document information and the predetermined document information In a data communication device having a second transmission mode in which it takes longer than the predetermined time to transmit, storage means for storing history information, and communication means for starting transmission of document information in the transmission mode stored in the storage means When the storage means stores the first transmission mode, the communication means that has started communication in the first transmission mode loses a plurality of times in transmitting the document information. In response to being defeated, storing the second transmission mode in the storage means,
It is an object of the present invention to provide a data communication device characterized in that the communication means has a control means for setting the next transmission of original information to start in the second transmission mode.

実施例 以下、図面に示す実施例に基づいて本発明の詳細を説明
する。
Examples Hereinafter, details of the present invention will be described based on examples shown in the drawings.

以下の実施例においてはCCITT勧告T4合致のG3ファ
クシミリ送信機を例にとって説明する。
In the following embodiments, a G3 facsimile transmitter conforming to CCITT recommendation T4 will be described as an example.

本発明のファクシミリ装置ではそれまでに使用した電送
レートを統計的に解析し、その結果に基づいて使用する
電送レートが決定される。
In the facsimile apparatus of the present invention, the transmission rate used up to that point is statistically analyzed, and the transmission rate to be used is determined based on the result.

第3図は本発明を採用したファクシミリ送信機のうち、
マイクロコンピュータなどにより構成される制御装置3
9周りの回路構成を示したもので、図中右側に示された
各ブロックおよびその後段の不図示の回路は従来と同様
に構成されているものとする。
FIG. 3 shows a facsimile transmitter adopting the present invention.
Control device 3 including a microcomputer
9 shows a circuit configuration around 9, and each block shown on the right side of the figure and a circuit (not shown) at the subsequent stage are configured in the same manner as the conventional one.

一方、同図の左側に図示された各回路ブロックは記憶回
路で、ランダムアクセスメモリ、あるいは制御装置39
内の演算レジスタなどにより構成される。
On the other hand, each circuit block shown on the left side of the drawing is a memory circuit, which is a random access memory or a control device 39.
It is composed of internal arithmetic registers and the like.

符号31で示されるものは電送レート記憶回路で、信号
線31a,31bにより制御装置39と接続される。こ
の電送レート記憶回路31はこの送信機が最初に試みる
べき電送レートを格納するもので、たとえばその場合、
レートが9600bpsの場合には「3」が7200bpsの場合には
「2」が、4800bpsの場合には「1」が、2400bpsの場合
には「0」がそれぞれセットされるものとする。
Reference numeral 31 denotes a transmission rate storage circuit, which is connected to the control device 39 by signal lines 31a and 31b. This transmission rate storage circuit 31 stores the transmission rate which this transmitter should first try. For example, in this case,
When the rate is 9600 bps, "3" is set to 7200 bps, "2" is set, when it is 4800 bps, "1" is set, and when it is 2400 bps, "0" is set.

また、制御装置39には信号線32a,32bを介して
カウント値記憶回路32が接続されており、このカウン
ト値記憶回路32にはこの送信機が最初に試みた電送レ
ートで、実際に画像電送が何回連続して行なわれたかに
ついてのデータが格納される。
Further, a count value storage circuit 32 is connected to the control device 39 via signal lines 32a and 32b, and the count value storage circuit 32 is actually transmitted by the transmitter at the transmission rate first tried by the transmitter. The data about how many times has been performed consecutively is stored.

カウント値記憶回路33はカウント値記憶回路32と同
様の回路であるが、ここには逆に最初に試みた電送レー
トでの電送が何回連続して失敗したかに関するデータが
格納される。
The count value storage circuit 33 is a circuit similar to the count value storage circuit 32, but conversely stores therein data relating to how many times the first attempted transmission at the transmission rate has failed.

図中右側のトレーニング・TCF信号送出回路34は、
制御装置39によって信号線34a〜dにそれぞれ発生
されるパルス50〜53にそれぞれ呼応して9600、7200、
4800、ないしは2400bpsにセットされたトレーニング信
号およびTCF信号を加算器などを介して後段のモデム
に送出するものである。
The training / TCF signal transmission circuit 34 on the right side of the drawing is
9600, 7200, in response to the pulses 50-53 respectively generated on the signal lines 34a-d by the controller 39.
The training signal and the TCF signal set at 4800 or 2400 bps are transmitted to the modem at the subsequent stage via an adder or the like.

NSS,TSI,DCS信号送出回路35は、制御装置
39によって信号線35a〜dにそれぞれ発生されるパ
ルス54〜57にそれぞれ呼応して9600、7200、4800、な
いいしは2400bpsにセットされたNSS、TSI、およ
びDCS信号を加算器などを介して所定のタイミングで
後段のモデムに送出するものである。
The NSS, TSI, DCS signal transmission circuit 35 responds to the pulses 54-57 generated on the signal lines 35a-d by the control device 39, respectively, and sets the NSS set to 9600, 7200, 4800, or 2400bps. The TSI and DCS signals are sent to a subsequent modem via a adder or the like at a predetermined timing.

一方、NSF,CSI,DIS信号検出回路36は受信
側から所定タイミングで送信されてくるNSF,CS
I、およびDIS信号を検出するもので、それらの信号
にセットされたレートにしたがったパルスを発生するも
のである。すなわち、上記の各信号が9600、7200、4800、
ないしは2400bpsを示している場合には、それぞれ信号
線36a〜dを介して制御装置39に対しパルス58〜
61が送られる。
On the other hand, the NSF, CSI, DIS signal detection circuit 36 receives the NSF, CS signals transmitted from the receiving side at a predetermined timing.
It detects I and DIS signals and generates pulses according to the rates set for those signals. That is, the above signals are 9600, 7200, 4800,
Or 2400 bps, pulses 58 to 58 are sent to the control device 39 via the signal lines 36a to 36d, respectively.
61 is sent.

さらに、CFR信号検出回路37は相手側からのCFR
信号を検出した場合には信号線37aにパルス62を発
生する。FTT信号検出回路38も同様に相手側からの
FTT信号を検出した場合には信号線38aにパルス6
3を発生する。
Further, the CFR signal detection circuit 37 is used by the CFR from the other side.
When the signal is detected, the pulse 62 is generated on the signal line 37a. Similarly, when the FTT signal detection circuit 38 detects the FTT signal from the other party, the pulse 6 is applied to the signal line 38a.
3 is generated.

以上のようにして受信側のデータレートおよび各信号が
検出され、制御装置39に報知される。
As described above, the data rate and each signal on the receiving side are detected and reported to the control device 39.

制御装置39の電送レート制御は次のようにして行なわ
れる。制御装置39はカウント値記憶回路32、ないし
は33に格納されている、送信機が最初に試みたある電
送レートによって3回連続して画像電送が成功ないしは
失敗した場合に、その次から電送レートを1段階上げる
か、下げる前手順を行なうように各部を制御する。
The transmission rate control of the control device 39 is performed as follows. The control device 39 stores the transmission rate from the next when the image transmission is succeeded or failed three times consecutively by the certain transmission rate which the transmitter first tries stored in the count value storage circuit 32 or 33. Control each part to perform the pre-procedure for raising or lowering by one step.

すなわち、送信機が最初に試みた電送レート(すなわち
電送レート記憶回路内のデータにより指定されるレート
で、以下初回テストレートという)aにより3回以上画
像電送が行なわれた場合には、その次の前手順では電送
レートaより1つ上のレートから順にフォールバックし
てテストする。一方、初回テストレートaによる画像電
送が3回続けて行なわれなかった際にはaよりも1つ下
のレートから手順を開始する。このとき、aの値が装置
の最高、ないしは最低レートで、それ以上レートを上下
できない際にはそのレートにより手順が開始される。
That is, when image transmission is performed three times or more at the transmission rate that the transmitter first tried (that is, the rate specified by the data in the transmission rate storage circuit, hereinafter referred to as the initial test rate), In the pre-procedure of (1), the test is performed by performing fallback from the rate one higher than the transmission rate a in order. On the other hand, when the image transfer at the initial test rate a is not performed three times in a row, the procedure is started from the rate one lower than a. At this time, when the value of a is the maximum or minimum rate of the device and the rate cannot be further increased or decreased, the procedure is started at that rate.

次に、以上の制御を第4図(A)〜(F)を参照して詳
細に説明する。
Next, the above control will be described in detail with reference to FIGS. 4 (A) to (F).

第4図(A)〜(F)は上記の制御装置39の制御手順
を説明するフロチャート図で、各図において同一の番号
を付された箇所はそこで接続されるものとする。
4 (A) to 4 (F) are flowcharts for explaining the control procedure of the above-mentioned control device 39, and the portions having the same numbers in each drawing are to be connected there.

装置の電源投入が投入されると、第4図(A)のステッ
プS100〜ステップS102において制御装置39は
電送レート記憶回路31〜カウント値記憶回路32、3
3の初期化を行なう。すなわち、制御装置39はステッ
プS100で、まず信号線31bを介して電送レート記
憶回路31に9600bpsを示す「3」を書き込む。
When the power of the device is turned on, the control device 39 controls the transmission rate storage circuit 31 to the count value storage circuit 32, 3 in steps S100 to S102 of FIG.
3 initialization is performed. That is, in step S100, the control device 39 first writes "3" indicating 9600 bps in the transmission rate storage circuit 31 via the signal line 31b.

また、ステップS101および102においては信号線
32bおよび33bによりカウント値記憶回路32およ
びカウント値記憶回路33にそれぞれ「0」を書き込
む。こによって初回テストレートによる画像電送成功、
および失敗の連続回数がリセットされる。
Further, in steps S101 and S102, "0" is written to the count value storage circuit 32 and the count value storage circuit 33 through the signal lines 32b and 33b, respectively. By this, image transmission succeeded at the first test rate,
And the number of consecutive failures is reset.

続いてステップS103からステップS106の判定ル
ープでは次のような判別が行なわれる。
Then, in the determination loop from step S103 to step S106, the following determination is made.

まず、ステップS103においては信号線36aにパル
ス50が発生したか否かを判定することにより受信した
MSF、CSI、ないしはDIS信号が9600bpsにセッ
トされているかどうかを判定する。
First, in step S103, it is determined whether or not the pulse 50 is generated on the signal line 36a to determine whether the received MSF, CSI, or DIS signal is set to 9600 bps.

ステップS104では同様にして信号線36bの状態を
調べることにより、受信したNSF、CSI、ないしD
IS信号が7200bpsにセットされているかどうかを判定
する。
Similarly, in step S104, by checking the state of the signal line 36b, the received NSF, CSI, or D
Determine if the IS signal is set to 7200 bps.

ステップS105では同様にして信号線36cの状態を
調べ、受信したNSF、CSI、ないしDIS信号が48
00bpsにセットされているかどうかを判定する。
In step S105, the state of the signal line 36c is checked in the same manner, and the received NSF, CSI, or DIS signal is 48
Determine whether it is set to 00bps.

ステップS106では同様にして信号線36dの状態を
調べ、受信したNSF、CSI、ないしDIS信号が24
00bpsにセットされているか否かを判定する。
In step S106, the state of the signal line 36d is checked in the same manner, and the received NSF, CSI, or DIS signal is 24
Determine whether it is set to 00bps.

以上の判定ループはいずれかのレートを検出するまで順
番に繰り返されるが、以上のステップにおいて当該レー
トが検出された場合には、それぞれ次に示すステップに
移行する。
The above determination loop is repeated in order until one of the rates is detected, but when the rate is detected in the above steps, the respective steps are shifted to the following steps.

受信側の電送レートが9600bpsだった場合にはステップ
S107に、7200bpsだった場合にはステップS1
91(第4図(F))へ、4800bpsであった場合にはス
テップS195(第4図(F))に、2400bpsであった
場合にはステップS199(第4図(F))へそれぞれ
移行する。
If the transmission rate on the receiving side is 9600 bps, go to step S107. If it is 7200 bps, go to step S1.
91 (FIG. 4 (F)), step 4195 bps to step S195 (FIG. 4 (F)), and 2400 bps to step S199 (FIG. 4 (F)). To do.

受信側のNSF、CSI、ないしDIS信号が9600bps
の場合にはステップS107において、制御装置39は
信号線31aの信号、すなわち電送レート記憶回路31
内に格納されている初回テストレートを示すデータの出
力を入力し、しかる後にステップS108〜S110の
判定ルーチンでその信号を判別する。
NSF, CSI, or DIS signal on the receiving side is 9600 bps
In step S107, the control device 39 controls the signal on the signal line 31a, that is, the transmission rate storage circuit 31.
The output of the data indicating the initial test rate stored therein is input, and then the signal is discriminated by the discrimination routine of steps S108 to S110.

まず、ステップS108においては信号線31aから入
力した信号が「3」、すなわち初回テストレートが9600
bpsか否かを、ステップS109においては入力し信号
が「2」、すなわち初回テストレートが7200bpsか否か
を、またステップS110では入力した信号が「1」、
すなわち初回テストレートが4800bpsか否かをそれぞれ
判別する。
First, in step S108, the signal input from the signal line 31a is "3", that is, the initial test rate is 9600.
bps, whether the input signal is “2” in step S109, that is, whether the initial test rate is 7200 bps, and whether the input signal is “1” in step S110,
That is, it is determined whether or not the initial test rate is 4800 bps.

以上のステップS108〜S110のどれかが肯定され
た場合には、それぞれステップS122(第4図
(B))、ステップS151(第4図(D))、ないし
はステップS171(第4図(E))に移行する。ま
た、以上のステップが全て否定された場合には初回テス
トレートは2400bpsであると判定され、ステップS11
1に移行する。ここでは後に詳述する手順により、電送
レート記憶回路31に「0」すなわち初回テストレート
2400bpsを示すデータが格納されていたとし、ステップ
S111に移行して説明を続ける。
If any of the above steps S108 to S110 is affirmed, step S122 (FIG. 4 (B)), step S151 (FIG. 4 (D)) or step S171 (FIG. 4 (E)), respectively. ). If all the above steps are denied, it is determined that the initial test rate is 2400 bps, and step S11 is performed.
Move to 1. Here, according to the procedure described in detail later, “0”, that is, the initial test rate is stored in the transmission rate storage circuit 31.
Assuming that the data indicating 2400 bps has been stored, the process proceeds to step S111 to continue the description.

ステップS111では信号線35dにパルス57を出力
し、NSS,TSI,DCS信号送出回路35により24
00bpsにセットしたNSS、TSI、ないしDCS信号
を回線を介して相手側に送出する。
In step S111, the pulse 57 is output to the signal line 35d, and the NSS, TSI, and DCS signal transmission circuit 35 outputs 24 pulses.
The NSS, TSI, or DCS signal set to 00 bps is sent to the other party via the line.

また、続いてステップS112においては信号線34d
にパルス53を出力し、電送レート2400bpsにセットし
たTCFおよびトレーニング信号を相手側に送出する。
In addition, subsequently, in step S112, the signal line 34d
A pulse 53 is output to the TCF and the training signal set to the transmission rate of 2400 bps and transmitted to the other party.

以上のトレーニングが終了すると、ステップS113〜
S114の判定ループにおいて相手側からのCFR信号
ないしはFTT信号を待つ。
When the above training is completed, step S113-
In the determination loop of S114, the CFR signal or the FTT signal from the other party is waited for.

まず、ステップS113において相手側からのCFR信
号を検出したか否かを調べるために、CFR信号検出回
路37から信号線37aにパルス63が発生したかどう
かを調べる。
First, in step S113, it is checked whether or not the pulse 63 is generated from the CFR signal detection circuit 37 to the signal line 37a in order to check whether or not the CFR signal from the other party is detected.

CFR信号を受信した場合にはステップS117に移行
し、そうでない場合にはステップS114で信号線38
aにパルス63が発生したか否かを調べ、相手側からF
TT信号が送信されたか否かを調べる。ステップS11
4が否定された場合にはステップS113に戻って以上
の判定を繰り返すが、FTT信号を受信、すなわちステ
ップS114が肯定された場合にはステップS115に
移行し、信号線32bを介してカウント値記憶回路32
に「0」を書き込んだ後ステップS116でエラー終了
とし、ステップS103に戻って次の通信に備える。こ
れは本装置の最低レート2400bpsによるトレーニングが
失敗したためである。
If the CFR signal is received, the process proceeds to step S117, and if not, the signal line 38 is sent in step S114.
Check if a pulse 63 is generated in a and
Check if a TT signal was sent. Step S11
When 4 is denied, the process returns to step S113 and repeats the above determination, but when the FTT signal is received, that is, when step S114 is affirmed, the process proceeds to step S115 and the count value is stored via the signal line 32b. Circuit 32
After writing "0" in step S116, the process ends in error in step S116, and the process returns to step S103 to prepare for the next communication. This is because the training at the minimum rate of 2400bps of this device failed.

以上の順でステップS117に到達した際の状態を整理
すると、相手側の初回テストレートが9600bps、またこ
ちら側の電送レート記憶回路31内のデータで示される
初回テストレートが2400bpsであり、このレートにより
1回でトレーニングが成功した、すなわち最初に試みた
レート2400bpsで画像電送を行なえるわけである。
When the states when step S117 is reached are sorted out in the above order, the initial test rate of the other party is 9600 bps, and the initial test rate shown by the data in the transmission rate storage circuit 31 of this side is 2400 bps. With this, training was successful in one time, that is, image transmission can be performed at the first tried rate of 2400 bps.

したがって、ステップS117においては信号線33b
を介してカウント値記憶回路33に「0」を書き込む。
すなわち初回テストレートによる画像電送が行なえなか
った連続回数を0にリセットする。
Therefore, in step S117, the signal line 33b is
“0” is written in the count value storage circuit 33 via.
That is, the number of consecutive times when image transfer cannot be performed at the initial test rate is reset to zero.

続いてステップS118〜ステップS120では初回テ
ストレートによる画像電送の連続回数を示すカウント値
記憶回路32をインクリメントするとともに、カウント
値記憶回路32の内容にしたがって次の通信のための初
回テストレートを電送レート記憶回路31に書き込む。
Subsequently, in steps S118 to S120, the count value storage circuit 32 indicating the number of consecutive image transmissions at the initial test rate is incremented, and the initial test rate for the next communication is transmitted according to the contents of the count value storage circuit 32. Write to the memory circuit 31.

まず、ステップS118では信号線32aの信号を入力
し、カウント値記憶回路32内の初回テストレートによ
る連続画像電送回数を取り出す。
First, in step S118, the signal on the signal line 32a is input, and the number of times of continuous image transmission at the initial test rate in the count value storage circuit 32 is extracted.

続いてステップS118aにおいて、取り出した信号が
「2」であるか否か、すなわち、初回テストレートによ
る連続画像電送回数が既に2回となっているか否かを調
べる。
Subsequently, in step S118a, it is checked whether or not the taken out signal is "2", that is, whether or not the number of times of continuous image transmission at the first test rate has already reached 2.

ステップS118aが否定された場合には、今回の電送
を含めて初回テストレートによる連続画像電送回数Kが
3回未満なので、ステップS119に移行し、入力した
信号に1を加えた後ステップS120でその値をカウン
ト値記憶回路32に書き込む。
If the result in step S118a is negative, the number K of consecutive image transmissions at the first test rate including the current transmission is less than 3. Therefore, the process proceeds to step S119, and 1 is added to the input signal, and then in step S120. The value is written in the count value storage circuit 32.

また、ステップS118aが肯定された場合には、今回
で連続して3回初回テストレートによる連続画像電送回
数Kが行なわれるわけであるから、次の初回テストレー
トを1つ上げて4800bpsにするため、ステップS118
bにおいて信号線31bを介して電送レート記憶回路3
1に「1」を書き込む。
If step S118a is affirmed, the number K of consecutive image transmissions at the initial test rate is performed three times in succession this time, so the next initial test rate is increased by 1 to 4800 bps. , Step S118
b, the transmission rate storage circuit 3 via the signal line 31b
Write "1" in 1.

続いてステップS118cにおいては、カウント値記憶
回路32に新たなカウントを開始させるために、信号線
32bを介して「0」を書き込む。
Then, in step S118c, "0" is written in the count value storage circuit 32 via the signal line 32b in order to start a new count.

以上のカウンタ制御が終了すると、ステップS121に
移行して制御装置39は公知の手順により各部を制御し
て、電送レート2400bpsによる画像電送を行なった後、
ステップS103に戻り、次の通信に備える。
When the above counter control is completed, the process proceeds to step S121, where the control device 39 controls each part by a known procedure to perform image transmission at a transmission rate of 2400 bps,
The process returns to step S103 to prepare for the next communication.

一方、ステップS103において相手側の電送レートが
9600bpsで、また、ステップS108で電送レート記憶
回路31により示されるこちら側の初回テストレートも
9600bpsであった場合には、ステップS122に移行す
る。
On the other hand, in step S103, the transmission rate of the other party is
At 9600 bps, the initial test rate on this side indicated by the transmission rate storage circuit 31 in step S108 is also set.
If it is 9600 bps, the process proceeds to step S122.

第4図(B)のステップS122〜S123において
は、信号線35aにパルス54を、また信号線34aに
パルス50をそれぞれ発生する。これにより前記と同様
にして、9600bpsによるNSS、TSI、ないしDCS
信号およびTCF信号とトレーニング信号が回線に送出
され、9600bpsによるトレーニングが行行なわれる。
In steps S122 to S123 of FIG. 4B, the pulse 54 is generated on the signal line 35a and the pulse 50 is generated on the signal line 34a. This enables NSS, TSI, or DCS at 9600 bps in the same manner as above.
The signal, the TCF signal, and the training signal are sent to the line, and training is performed at 9600 bps.

続いてステップS124およびS127の判定ループに
おいては、CFR信号あるいはFTT信号を検出するこ
とにより、トレーニング結果を判別する。この動作は前
記同様、信号線37aおよび38aの状態を調べること
により行なわれる。
Subsequently, in the determination loop of steps S124 and S127, the training result is determined by detecting the CFR signal or the FTT signal. This operation is performed by checking the states of the signal lines 37a and 38a, as described above.

ステップS124においてCFR信号を受信した場合に
は、ステップS125に移行し、信号線33bを介して
カウント値記憶回路33に初回テストレートによる連続
画像非電送回数0回を示す「0」を書き込んでから、ス
テップS126に移行し、9600bpsによる画像電送を行
なった後、ステップS103に戻って次の通信に備え
る。ここで、カウント値記憶回路32のインクリメント
を行なわないのは、電送レート記憶回路31の内容で示
される次回の初回テストレートが9600bpsで、これ以上
レートを上げることができないからである。
When the CFR signal is received in step S124, the process proceeds to step S125, and after writing “0” indicating the number of continuous image non-transmissions at the first test rate to the count value storage circuit 33 through the signal line 33b, Then, the process proceeds to step S126, the image is transmitted at 9600 bps, and then the process returns to step S103 to prepare for the next communication. Here, the reason why the count value storage circuit 32 is not incremented is that the next initial test rate shown by the contents of the transmission rate storage circuit 31 is 9600 bps and cannot be further increased.

一方、ステップS127でFTT信号を受信した場合に
はステップS128に移行し、信号線32bを介してカ
ウント値記憶回路32に初回テストレートによる連続画
像電送回数K0を示す「0」を書き込む。これは今回初
回テストレートによる画像電送が行なえないので、次の
通信から初回テストレートによる連続画像電送回数をカ
ウントしなおすためである。
On the other hand, when the FTT signal is received in step S127, the process proceeds to step S128, and "0" indicating the number K0 of continuous image transmissions at the initial test rate is written in the count value storage circuit 32 via the signal line 32b. This is because the image transfer cannot be performed at the first test rate this time, so that the number of continuous image transfer at the first test rate is counted again from the next communication.

ここまで来た場合には、すでに9600bpsによる1回めの
トレーニングが失敗しているので、以下のステップでは
7200bps以下のレートにフォールバックして再びトレー
ニングを行なうが、それに先立って電送レート記憶回路
31とカウント値記憶回路33の内容を次のように制御
する。
If you reach here, the first training at 9600bps has already failed, so in the following steps
The training is performed again by falling back to a rate of 7200 bps or less, but prior to that, the contents of the transmission rate storage circuit 31 and the count value storage circuit 33 are controlled as follows.

まず、ステップS129において信号線33aを介して
カウント値記憶回路33の内容を入力し、ステップS1
30でその信号が「2」か、すなわち、初回テストレー
トによる連続画像非電送回数がすでに2回になっている
かどうかを判定する。
First, in step S129, the contents of the count value storage circuit 33 are input via the signal line 33a, and then step S1
At 30, it is determined whether the signal is "2", that is, whether the number of continuous image non-transmissions at the initial test rate has already become 2.

ステップS130が肯定された場合には、今回で初回テ
ストレートによる連続画像非電送回数が3回になるの
で、次回の通信の初回テストレートを1つ落して7200bp
sにするため、ステップS131で信号線31bを介し
て電送レート記憶回路31に7200bpsを示す「2」を書
き込み、続いてステップS132で信号線33bを介し
てカウント値記憶回路33に「0」を書き込む。これは
次回の通信から新たに初回テストレートによる連続像非
電送回数をカウントさせるためである。
If the result at step S130 is affirmative, the number of continuous image non-electrical transmissions at the initial test rate is 3 this time, so the initial communication test rate for the next communication is decreased by 1 to 7200bp.
In order to set s, in step S131, “2” indicating 7200 bps is written to the transmission rate storage circuit 31 via the signal line 31b, and subsequently in step S132, “0” is written to the count value storage circuit 33 via the signal line 33b. Write. This is because the number of times of continuous image non-transmission at the first test rate is newly counted from the next communication.

一方、ステップS130で初回テストスレートによる連
続画像非電送回数が2でないと判明した場合にはステッ
プS133、S134で、前記のカウント値記憶回路3
2の増加の場合と同様にして信号線33bを介してカウ
ント値記憶回路33の内容を1インクリメントする。
On the other hand, if it is determined in step S130 that the number of times of continuous image non-transfer by the first test slate is not 2, the count value storage circuit 3 is set in steps S133 and S134.
The contents of the count value storage circuit 33 are incremented by 1 via the signal line 33b in the same manner as in the case of the increment of 2.

以上のカウント値記憶回路33および電送レート記憶回
路31の制御が終了すると、ステップS135、S13
6のルーチンへ移行して、NSS,TSI,DCS信号
送出回路35およびトレーニング,TCF信号送出回路
34にパルス55、およびパルス51をそれぞれ順番に
与え、7200bpsによる再トレーニングを行なう。
When the control of the count value storage circuit 33 and the transmission rate storage circuit 31 is completed, steps S135 and S13 are performed.
In the routine of No. 6, the pulse 55 and the pulse 51 are sequentially given to the NSS, TSI, DCS signal sending circuit 35 and the training, TCF signal sending circuit 34, and retraining at 7200 bps is performed.

続いてステップS137およびS139においては前記
のステップS124およびS127におけるのと同様に
して相手側からの信号がCFR信号かFTT信号のどち
らであるかを判別する。
Then, in steps S137 and S139, it is determined whether the signal from the other party is the CFR signal or the FTT signal in the same manner as in steps S124 and S127.

ステップS137でCFR信号を受信した場合にはステ
ップS138に移行し、公知の手順で7200bpsによる画
像電送を行なった後、ステップS103に戻り、次の通
信に備える。前記のように、カウント値記憶回路32な
いしはカウント値記憶回路33は初回テストレートによ
る画像電送が連続して行なわたか、あるいは連続して行
なわれなかったかにより操作されるので、これ以下のフ
ォールバツク動作ではカウント値記憶回路32ないしは
カウント値記憶回路33の制御は行なわれない。
When the CFR signal is received in step S137, the process proceeds to step S138, image transmission is performed at 7200 bps by a known procedure, and then the process returns to step S103 to prepare for the next communication. As described above, the count value storage circuit 32 or the count value storage circuit 33 is operated depending on whether image transmission at the first test rate is continuously performed or not continuously. Therefore, the fallback operation below this is performed. Does not control the count value storage circuit 32 or the count value storage circuit 33.

一方、ステップS139でFTT信号を受信した場合に
は、ステップS140〜ステップS141に移り、信号
線35cおよび34cにそれぞれパルス56およびパル
ス52を順に発生し、4800bpsにフォールバックして再
びトレーニングを行なった後、第4図(C)のステップ
S142およびS144の判定ループに移行し、相手側
からのCFRないしはFTT信号を待つ。
On the other hand, when the FTT signal is received in step S139, the process proceeds to steps S140 to S141, pulse 56 and pulse 52 are sequentially generated on the signal lines 35c and 34c, respectively, and fallback to 4800 bps is performed for training again. After that, the process shifts to the determination loop of steps S142 and S144 of FIG. 4C, and waits for a CFR or FTT signal from the other party.

ステップS142でCFR信号を受信した場合には、上
述と同様にしてステップS143に移行し、4800bpsに
よる画像電送を行なってからステップS103に戻り、
次の通信に備える。
When the CFR signal is received in step S142, the process proceeds to step S143 in the same manner as described above, the image transmission is performed at 4800 bps, and then the process returns to step S103.
Prepare for the next communication.

あるいはステップS144でFTT信号を受信した場合
にはステップS145、S146のルーチンに移行し、
前記同様信号線35dおよび34dにそれぞれパルス5
7およびパルス53を順に発生し、2400bpsにフォール
バックして再びトレーニングを行なう。
Alternatively, when the FTT signal is received in step S144, the process proceeds to the routine of steps S145 and S146,
Similarly to the above, pulse 5 is applied to the signal lines 35d and 34d, respectively.
7 and pulse 53 are sequentially generated, fall back to 2400 bps, and train again.

さらに、この後ステップS147およびS149の判定
ループで前記と同様にしてCFRないしはFTT信号を
待ち、ここでCFR信号を受信した場合にはステップS
148で2400bpsによる画像電送を行なった後ステップ
S103に戻る。逆にFTT信号を受信した場合にはそ
れ以上フォールバックできないため前手順エラーとして
回線を切断してからステップS103に戻り、次の通信
に備える。
Further, thereafter, in the determination loop of steps S147 and S149, the CFR or FTT signal is waited for in the same manner as described above, and if the CFR signal is received here, step S is performed.
After transmitting the image at 2400 bps at 148, the process returns to step S103. On the other hand, when the FTT signal is received, further fallback cannot be performed, and the line is disconnected as a pre-procedure error, and the process returns to step S103 to prepare for the next communication.

一方、ステップS103において相手側の電送レートが
9600bpsで、また、ステップS109で電送レート記憶
回路31により示されるこちら側の初回テストレートが
7200bpsであった場合には、第4図(D)のステップS
151に移行する。
On the other hand, in step S103, the transmission rate of the other party is
At 9600 bps, the initial test rate on this side indicated by the transmission rate storage circuit 31 in step S109 is
If it is 7200 bps, step S in FIG. 4 (D)
The process moves to 151.

第4図(D)のステップS151およびS152のルー
チンにおいては、信号線35bおよび34bにそれぞれ
パルス55およびパルス51を順に発生し、前記と同様
にして7200bpsによるトレーニング行なう。
In the routine of steps S151 and S152 of FIG. 4D, the pulse 55 and the pulse 51 are sequentially generated on the signal lines 35b and 34b, respectively, and the training at 7200 bps is performed in the same manner as described above.

続いてステップS153およびS163の判定ルーチン
で前述と同様にして相手側からのCFRないしはFTT
信号を待つ。CFR信号を受信した場合にはステップS
154に移行し、FTT信号を受信した場合にはステッ
プS164に移行する。
Then, in the determination routine of steps S153 and S163, the CFR or FTT from the other party is performed in the same manner as described above.
Wait for the signal. If the CFR signal is received, step S
If the FTT signal is received, the process proceeds to step S164.

ここでCFR信号を受信した場合には、初回テストレー
トにより画像電送を行なえるので、ステップS154〜
S158において前記と同様のカウント値記憶回路32
と電送レート記憶回路31の操作を行なう。
If the CFR signal is received here, image transmission can be performed at the initial test rate, and therefore, step S154 to
In S158, the count value storage circuit 32 similar to that described above is used.
Then, the transmission rate storage circuit 31 is operated.

すなわち、ステップS154でカウント値記憶回路33
をクリアした後、ステップS155でカウント値記憶回
路32のデータを入力し、ステップS156でそれが
「2」か否かを調べる。ここで今度が3度めの連続電送
である場合には、ステップS157で次の初回テストレ
ートを9600bpsにステップアップするため電送レート記
憶回路31に「3」を書き込み、続いてステップS15
8でカウント値記憶回路32をクリアする。
That is, in step S154, the count value storage circuit 33
After clearing, the data of the count value storage circuit 32 is input in step S155, and it is checked in step S156 whether it is "2". If it is the third consecutive transmission, the value "3" is written in the transmission rate storage circuit 31 in order to step up the next initial test rate to 9600 bps in step S157, and then step S15.
At 8, the count value storage circuit 32 is cleared.

一方、ステップS156でカウント値記憶回路32内の
データが2でない場合には、ステップS160およびS
161でカウント値記憶回路32の内容を1インクリメ
ントする。
On the other hand, if the data in the count value storage circuit 32 is not 2 in step S156, steps S160 and S160 are performed.
At 161, the content of the count value storage circuit 32 is incremented by 1.

以上のステップS154〜S161のルーチンは、次回
の初回テストレート決定のためにステップS157にお
いて電送レート記憶回路31に9600bpsを示す「3」を
書き込む以外は前記のステップS117〜S120から
成るルーチンと等価である。したがって以上の等価ルー
チンは電送レート記憶回路31にセットする初回テスト
レートに関するパラメータをセットしてからコールする
サブルーチンとしてもよい。
The routine of steps S154 to S161 is equivalent to the routine of steps S117 to S120 except that "3" indicating 9600 bps is written in the transmission rate storage circuit 31 in step S157 for determining the next initial test rate. is there. Therefore, the above equivalent routine may be a subroutine which is called after setting the parameters relating to the initial test rate set in the transmission rate storage circuit 31.

以上の操作が終了すると、ステップS159に移行して
7200bpsによる画像電送を行なった後ステップS103
に戻る。
When the above operation is completed, the process proceeds to step S159.
After performing image transmission at 7200 bps, step S103
Return to.

ステップS163でFTT信号を受信した場合には初回
テストレートによる最初の画像電送が行なえないので、
ステップS164〜S170から成るルーチンに移り、
前述と同様にして電送レート記憶回路31およびカウン
ト値記憶回路33を操作する。以上のステップS164
〜S170のルーチンも、次回の初回テストレート決定
のためにステップS167において電送レート記憶回路
31に4800bpsを示す「1」を書き込む以外は前記のス
テップS128〜S134から成るルーチンと等価であ
るので、この部分の操作についてはその部分を参照され
たい。したがって以上の等価ルーチンもサブルーチン化
できる。
When the FTT signal is received in step S163, the first image transfer at the initial test rate cannot be performed, so
Moving to the routine consisting of steps S164 to S170,
The transmission rate storage circuit 31 and the count value storage circuit 33 are operated in the same manner as described above. Step S164 above
The routines of to S170 are also equivalent to the routine of steps S128 to S134 except that "1" indicating 4800 bps is written in the transmission rate storage circuit 31 in step S167 for determining the next initial test rate. For the operation of a part, refer to that part. Therefore, the above equivalent routine can be made into a subroutine.

以上の電送レート記憶回路31およびカウント値記憶回
路33の操作が終了した場合には第4図(B)のステッ
プS140以降のルーチンに移行し、4800bpsから順に
フォールバックしてトレーニングおよび画像電送を行な
う。
When the above-described operation of the transmission rate storage circuit 31 and the count value storage circuit 33 is completed, the routine proceeds to step S140 and the subsequent steps in FIG. 4B, and the training and the image transmission are performed by sequentially falling back from 4800 bps. .

さらにステップS110において4800bpsを示す「1」
が電送レート記憶回路31に格納されていた場合には第
4図(E)のステップS171に移行する。
Further, in step S110, "1" indicating 4800 bps
Is stored in the transmission rate storage circuit 31, the process proceeds to step S171 in FIG. 4 (E).

第4図(E)のステップS171〜ステップS190の
各ステップは第4図(D)のステップS151〜ステッ
プS170の各ステップと同等のもので、第4両図の各
ステップは等価のルーチンを構成する。したがって、詳
細な説明は省略するが、これらのルーチンは前述のルー
チン同様サブルーチン化できる。
Steps S171 to S190 of FIG. 4 (E) are equivalent to steps S151 to S170 of FIG. 4 (D), and each step of both FIG. 4 constitutes an equivalent routine. To do. Therefore, although detailed description is omitted, these routines can be made into subroutines like the above-mentioned routines.

異なるのはステップS171〜S172において4800bp
sのNSS、TSI、DIS信号と、トレーニング信号
およびTCF信号を送出すること、ステップS177に
おいて7200bpsを示す「2」を電送レート記憶回路31
に書き込むこと、ステップS187において2400bpsを
示す「0」を電送レート記憶回路31に書き込むこと、
およびステップS179での画像電送が4800bpsにより
行なわれることの4点である。
The difference is 4800bp in steps S171 to S172.
The NSS, TSI, and DIS signals of s, the training signal, and the TCF signal are transmitted, and “2” indicating 7200 bps is transmitted in step S177.
Writing into the transmission rate storage circuit 31, "0" indicating 2400 bps in step S187,
The four points are that the image transmission in step S179 is performed at 4800 bps.

ここでは基本的には4800bpsによるトレーニングが成功
した場合にはカウント値記憶回路33をクリアしてから
カウント値記憶回路32の状態を調べ、それが2になっ
ていたら電送レート記憶回路31に7200bpsを示す
「2」を書き込み、2でなければカウント値記憶回路3
2を1インクリメントし、4800bpsにより画像電送を行
なう。
Here, basically, when the training at 4800 bps is successful, the count value storage circuit 33 is cleared and then the state of the count value storage circuit 32 is checked. If it is 2, 7200 bps is sent to the transmission rate storage circuit 31. Write "2" shown, and if not 2, count value storage circuit 3
2 is incremented by 1 and image transmission is performed at 4800 bps.

また、4800bpsのトレーニングが失敗した場合にはカウ
ント値記憶回路32をクリアしてからカウント値記憶回
路33の状態を調べ、それが2になっていたら電送レー
ト記憶回路31に2400bpsを示す「0」を書き込み、2
でなければカウント値記憶回路32を1インクリメント
してから第4図(C)のステップS145に移行して24
00bpsにフォールバックする。
If the training of 4800 bps fails, the count value storage circuit 32 is cleared and the state of the count value storage circuit 33 is checked. If it is 2, "0" indicating 2400 bps in the transmission rate storage circuit 31. Write 2
If not, the count value storage circuit 32 is incremented by 1 and then the process proceeds to step S145 in FIG.
Fall back to 00bps.

以上で相手側の宜言した電送レートが9600bpsであった
場合に、そこからフォールバックして通り得るルーチン
を全て説明した。第4図(A)のステップS104〜S
106で相手側が7200bps以下のレートのどれかを宜言
している場合には第4図(F)に示したルーチンに進
み、そこから以上に説明したルーチンの内の所定箇所に
ジャンプすることによりフォールバックおよびレートの
統計的制御が行なわれる。
In the above, all the routines that can be fallen from and passed when the transmission rate that the other party has stated is 9600 bps have been described. Steps S104 to S in FIG. 4 (A)
At 106, if the other side has specified any of the rates of 7200 bps or less, the process proceeds to the routine shown in FIG. 4 (F), and from there, jumps to a predetermined position in the routine described above. Fallback and rate statistical control are provided.

まず、ステップS104が肯定される。すなわち相手側
が7200bpsを宜言した場合には第4図(F)のステップ
S191に移行する。ステップS191では信号線31
aを介して電送レート記憶回路31内のデータを入力
し、以下ステップS192〜S194でそのデータが
「3」か、「2」か、「1」か、すなわち、電送レート
記憶回路31で指定されるこちら側の初回テストレート
が9600、7200、4800bpsのいずれであるかを判別する。
First, step S104 is affirmed. That is, when the other party specifies 7200 bps, the process proceeds to step S191 of FIG. 4 (F). In step S191, the signal line 31
Data in the transmission rate storage circuit 31 is input via a, and the data is designated as "3", "2", or "1" in the following steps S192 to S194, that is, is designated by the transmission rate storage circuit 31. Determine whether the initial test rate on this side is 9600, 7200, or 4800bps.

ステップS192が肯定された場合には第4図(B)の
ステップS135に移行し、7200bpsからフォールバッ
クしてトレーニングを行なう。この場合相手機の最高レ
ートで初回テストレートが決まるので、この場合に限
り、電送レート記憶回路31、カウント値記憶回路32
およびカウント値記憶回路33の操作は行なわず、統計
データは凍結される。
If the result at step S192 is affirmative, the process proceeds to step S135 in FIG. 4B, and the training is performed by falling back from 7200 bps. In this case, the initial test rate is determined by the maximum rate of the partner machine. Therefore, only in this case, the transmission rate storage circuit 31 and the count value storage circuit 32
The count value storage circuit 33 is not operated and the statistical data is frozen.

ステップS193が肯定された場合には7200bpsからフ
ォールバックできるので、第4図(D)のステップS1
51に移行し7200bpsからフォールバックを開始する。
If step S193 is affirmed, it is possible to fall back from 7200 bps, so step S1 in FIG. 4 (D).
It shifts to 51 and starts fallback from 7200 bps.

ステップS194が肯定された場合には第4図(E)の
ステップS171に移行し4800bpsからフォールバック
する。
If the result at step S194 is affirmative, the process proceeds to step S171 in FIG. 4 (E) to fall back from 4800 bps.

以上の各ステップが否定された場合には電送レート記憶
回路31で指定されるこちらの初回テストレートは2400
bpsであるので、第4図(A)のステップS111に移
行し、2400bpsでトレーニングを行なう。
If the above steps are denied, the initial test rate specified in the transmission rate storage circuit 31 is 2400.
Since it is bps, the process proceeds to step S111 in FIG. 4 (A), and training is performed at 2400 bps.

一方、第4図(A)のステップS105が肯定された、
すなわち相手機が4800bpsを宜言した場合にはステップ
S195に移行する。ステップS195〜S198は上
記のステップS191〜S194と同等のもので、ここ
では上述と同様の判別を行なう。
On the other hand, step S105 of FIG. 4 (A) is positive,
That is, when the partner machine specifies 4800 bps, the process proceeds to step S195. Steps S195 to S198 are the same as steps S191 to S194 described above, and the same determination as described above is performed here.

ステップS196およびS197が肯定された場合に
は、いずれにしろ4800bps以下でしか通信できないの
で、ここでは第4図(B)のステップS140に移行
し、4800bpsからフォールバックする。この場合にも統
計データは凍結される。
If steps S196 and S197 are affirmed, communication is possible only at 4800 bps or less in any case. Therefore, the process proceeds to step S140 in FIG. 4 (B) to fall back from 4800 bps. Also in this case, the statistical data is frozen.

ステップS198が肯定された場合には4800bpsからフ
ォールバックできるので、第4図(E)に移行し、4800
bpsからフォールバックする。
If step S198 is affirmed, it is possible to fall back from 4800 bps, so the process proceeds to FIG.
Fall back from bps.

ステップS196〜S198が否定された場合には、第
4図(A)のステップS111に移行し、2400bpsでト
レーニングを行なう。
If steps S196 to S198 are denied, the process proceeds to step S111 in FIG. 4 (A), and training is performed at 2400 bps.

さらに第4図(A)のステップS106が肯定された、
すなわち相手機が2400bpsを宜言した場合にはステップ
S199に移行し、ステップS199〜S202で上述
と同様の判別を行なう。ここでは電送レート記憶回路3
1の内容が9600〜4800bpsを示していても2400bpsでしか
通信できないので、ステップS200〜S202のいず
れかが肯定された場合には第4図(C)のステップS1
45に移行し、2400bpsでトレーニングを行なう。この
場合も統計データは凍結される。
Further, step S106 of FIG. 4 (A) is affirmed,
That is, if the partner machine specifies 2400 bps, the process proceeds to step S199, and the same determination as described above is performed in steps S199 to S202. Here, the transmission rate storage circuit 3
Even if the content of 1 indicates 9600 to 4800 bps, the communication is possible only at 2400 bps, so if any of steps S200 to S202 is affirmed, step S1 of FIG.
Move to 45 and train at 2400 bps. Also in this case, the statistical data is frozen.

また、ここで電送レート記憶回路31が2400bpsを示し
ている場合には第4図(A)のステップS111に移行
し、2400bpsでトレーニングを行なう。
If the transmission rate storage circuit 31 indicates 2400 bps, the process proceeds to step S111 in FIG. 4 (A) and training is performed at 2400 bps.

以上のようにして、最初に試みた電送レートでの電送回
数を統計的に解析して適したレートからトレーニングを
開始するので、その装置が設置される場所の回線状態に
適したレートでトレーニングを開始でき、電送前手順に
要する時間を短縮することができる。
As described above, since the number of transmissions at the transmission rate that was tried first is statistically analyzed and training is started from a suitable rate, training should be performed at a rate suitable for the line condition of the place where the device is installed. It can be started and the time required for the pre-transmission procedure can be shortened.

以上の実施例では、初回テストレートを変更するための
初回テストレートによる連続電送回数あるいは連続非電
送回数を3回としているが、他の回数であってもよい。
また統計的な解析の方法は上記に限らず、平均フォール
バック回数、あるいは最多使用レートなどを考慮して決
定するなど、様々な方法が考えられる。
In the above embodiment, the number of continuous transmissions or the number of continuous non-transmissions at the initial test rate for changing the initial test rate is set to three, but other numbers may be used.
Further, the statistical analysis method is not limited to the above, and various methods such as an average fallback number or the maximum use rate may be considered.

また、受信側装置などにも本発明は適用でき、上記のよ
うに統計的に決定したレートからトレーニングを開始す
るのでなく、初期識別信号などにおいてそのレートを宜
言するようにしても同様の効果を得ることができる。
Further, the present invention can be applied to a receiving side device and the like. Even if the training is not started from the statistically determined rate as described above, but the rate is specified in the initial identification signal or the like, the same effect can be obtained. Can be obtained.

さらに以上の実施例はファクシミリ装置であるが、他の
データ通信装置にも本発明が応用できるのはもちろんで
ある。
Further, the above embodiment is a facsimile machine, but it goes without saying that the present invention can be applied to other data communication apparatuses.

効 果 以上の説明から明らかなように、本発明によれば、履歴
情報を記憶手段に記憶して、記憶手段に記憶された伝送
モードで今回の原稿情報の伝送を開始するとともに、記
憶手段に第1の伝送モードが記憶されている場合に、第
1の伝送モードで通信開始した通信手段が、複数回原稿
情報の伝送に失敗したことに応じて、記憶手段に第2の
伝送モードを記憶させ、通信手段に次回の原稿情報の伝
送を第2の伝送モードで開始させるので、今回発生した
エラーが、偶然発生したノイズ性のエラーであっても、
複数回画像情報の伝送に失敗するまでは、記憶手段に記
憶された伝送モードは、第1の伝送モードから第2の伝
送モードに変更されず、偶然発生したノイズ性のエラー
により、通常第1の伝送モードで原稿情報の伝送が可能
であるにもかかわらず、次回の原稿情報の伝送が第1の
伝送モードより長い伝送時間を要する第2の伝送モード
で開始されることを防止することができる。
As is apparent from the above description, according to the present invention, the history information is stored in the storage means, the transmission of the original document information this time is started in the transmission mode stored in the storage means, and the storage means is stored. When the first transmission mode is stored, the second transmission mode is stored in the storage unit in response to the fact that the communication unit that has started communication in the first transmission mode has failed to transmit the document information a plurality of times. Then, the communication means is caused to start the transmission of the next document information in the second transmission mode. Therefore, even if the error that has occurred this time is an accidental noise-type error,
The transmission mode stored in the storage means is not changed from the first transmission mode to the second transmission mode until the transmission of the image information fails a plurality of times, and the first transmission mode is usually the first transmission mode due to an accidental noise-like error. It is possible to prevent the next transmission of the document information from being started in the second transmission mode which requires a longer transmission time than the first transmission mode, although the document information can be transmitted in the second transmission mode. it can.

【図面の簡単な説明】[Brief description of drawings]

第1図、第2図は従来のファクシミリ装置における電送
レート決定の手順を示す説明図、第3図は本発明を採用
したファクシミリ装置の構成を示すブロック図、第4図
(A)〜(F)は第3図の装置の動作を説明するフロー
チャート図である。 31……電送レート記憶回路 32……カウント値記憶回路 33……カウント値記憶回路 39……制御装置。
1 and 2 are explanatory views showing a procedure of determining a transmission rate in a conventional facsimile apparatus, FIG. 3 is a block diagram showing a configuration of a facsimile apparatus adopting the present invention, and FIGS. 4 (A) to 4 (F). 4) is a flow chart for explaining the operation of the apparatus of FIG. 31 ... Transmission rate storage circuit 32 ... Count value storage circuit 33 ... Count value storage circuit 39 ... Control device

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】所定の原稿情報の伝送に所定時間を要する
第1伝送モードと、前記所定の原稿情報の伝送に前記所
定時間より長い時間を要する第2伝送モードを有するデ
ータ通信装置において、 履歴情報を記憶する記憶手段と、 前記記憶手段に記憶された伝送モードで原稿情報の伝送
を開始する通信手段と、 前記記憶手段に前記第1の伝送モードが記憶されている
場合に、前記第1の伝送モードで通信開始した前記通信
手段が、複数回原稿情報の伝送に失敗したことに応じ
て、前記記憶手段に前記第2の伝送モードを記憶させ、
前記通信手段が次回の原稿情報の伝送を前記第2の伝送
モードで開始するように設定する制御手段とを有するこ
とを特徴とするデータ通信装置。
1. A data communication apparatus having a first transmission mode in which a predetermined time is required for transmission of predetermined document information and a second transmission mode in which a time longer than the predetermined time is required for transmission of the predetermined document information. Storage means for storing information; communication means for starting transmission of document information in the transmission mode stored in the storage means; and the first transmission mode stored in the storage means for storing the first information. The communication means, which has started communication in the transmission mode of (1), stores the second transmission mode in the storage means in response to the failure to transmit the document information a plurality of times,
A data communication device, comprising: the communication means, and a control means for setting the next transmission of document information to start in the second transmission mode.
【請求項2】特許請求の範囲第1項のデータ通信装置に
おいて、前記第1の伝送モードは、前記第2の伝送モー
ドより伝送スピードが速いことを特徴とするデータ通信
装置。
2. The data communication device according to claim 1, wherein the first transmission mode has a higher transmission speed than the second transmission mode.
【請求項3】特許請求の範囲第1項及び第2項のデータ
通信装置において、前記記憶手段に前記第2の伝送モー
ドが記憶されている場合、前記制御手段は、前記第2の
伝送モードで通信開始した前記通信手段が原稿情報の伝
送に失敗しても、前記記憶手段の伝送モードの変更を行
わず、前記通信手段が次回の原稿情報の伝送を前記第2
の伝送モードで開始するように設定することを特徴とす
るデータ通信装置。
3. The data communication device according to claim 1 or 2, wherein when the storage means stores the second transmission mode, the control means controls the second transmission mode. Even if the communication means that has started communication in step 2 fails to transmit the document information, the communication mode does not change the transmission mode of the storage means, and the communication means transmits the next document information by the second transmission.
The data communication device, wherein the data communication device is set to start in the transmission mode of.
JP58132804A 1983-07-22 1983-07-22 Data communication device Expired - Lifetime JPH0620227B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58132804A JPH0620227B2 (en) 1983-07-22 1983-07-22 Data communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58132804A JPH0620227B2 (en) 1983-07-22 1983-07-22 Data communication device

Publications (2)

Publication Number Publication Date
JPS6025375A JPS6025375A (en) 1985-02-08
JPH0620227B2 true JPH0620227B2 (en) 1994-03-16

Family

ID=15089960

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58132804A Expired - Lifetime JPH0620227B2 (en) 1983-07-22 1983-07-22 Data communication device

Country Status (1)

Country Link
JP (1) JPH0620227B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61224776A (en) * 1985-03-29 1986-10-06 Fujitsu Ltd Facsimile transmitter
JPS62186662A (en) * 1986-02-13 1987-08-15 Nec Corp Control method for transmission speed for facsimile equipment
US5105423A (en) * 1988-05-17 1992-04-14 Ricoh Company, Ltd. Digital transmission device having an error correction mode and method for shifting down a data transmission rate
KR100467561B1 (en) * 1997-07-07 2005-04-06 삼성전자주식회사 How to Adjust Send / Receive Status for Specific Area in Fax Data Communication
KR100467560B1 (en) * 1997-07-07 2005-04-06 삼성전자주식회사 How to Adjust the Send / Receive Status of Fax Data

Also Published As

Publication number Publication date
JPS6025375A (en) 1985-02-08

Similar Documents

Publication Publication Date Title
US5172246A (en) Image communication method and apparatus
US6487179B1 (en) Methods for preventing and detecting message collisions in a half-duplex communication system
US4589111A (en) Arq equipped data communication system
EP0724355B1 (en) Data communication apparatus
EP0198396B1 (en) Method and apparatus for data communication
US5105423A (en) Digital transmission device having an error correction mode and method for shifting down a data transmission rate
US5943364A (en) Data communication apparatus for setting bit rate according to line quality
EP0788274B1 (en) Facsimile apparatus having v.8 protocol facility and facsimile communication method
JPS6025375A (en) Data communication equipment
US5699366A (en) Data communication apparatus having an error correction mode
JP3302209B2 (en) Data communication device
JPH08242352A (en) Image transmission control method for facsimile machine
JPH04297179A (en) Data communication system
EP1279278A1 (en) Digital network interface for analog fax equipment
US6476937B1 (en) Facsimile apparatus having communicating function of nonstandard procedure and communicating function of standard procedure
JP3631239B2 (en) Facsimile apparatus and facsimile communication method
JP3610199B2 (en) Data communication system
JP3486620B2 (en) Data communication device
JP2592865B2 (en) Communication device
JPH05110801A (en) Facsimile equipment
JP3359187B2 (en) Facsimile machine
US7081973B2 (en) Facsimile machine and facsimile communications method
JP2592864B2 (en) Communication device
JP2000261637A (en) Facsimile machine
JP2001238057A (en) Image communication device