JPH06202761A - Ｃｐｕのアップグレード方法 - Google Patents
Ｃｐｕのアップグレード方法Info
- Publication number
- JPH06202761A JPH06202761A JP5000151A JP15193A JPH06202761A JP H06202761 A JPH06202761 A JP H06202761A JP 5000151 A JP5000151 A JP 5000151A JP 15193 A JP15193 A JP 15193A JP H06202761 A JPH06202761 A JP H06202761A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- board
- sub
- chip
- cpu chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000000919 ceramic Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
Landscapes
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】アップグレード用のＣＰＵを小型の基板に実装
したサブボードの交換またはそれを追加実装して行なう
ことにより、ＣＰＵのパッケージタイプの制限を緩和
し、安価で、信頼性を向上できるＣＰＵのアップグレー
ド方法の提供。 【構成】ＣＰＵチップ１１と前記ＣＰＵチップ１１とそ
の外部周辺回路３、４との接続を行なうコネクタ１３、
１４とを小型の基板１２に搭載したサブボード１００を
用意し、システムに組込まれる前記外部周辺回路３、４
を搭載したＣＰＵボード５には前記サブボードを接続搭
載するコネクタ６、７を用意し、前記ＣＰＵボード５に
搭載されているサブボードをアップグレード用ＣＰＵチ
ップを搭載したサブボードに交換する。
したサブボードの交換またはそれを追加実装して行なう
ことにより、ＣＰＵのパッケージタイプの制限を緩和
し、安価で、信頼性を向上できるＣＰＵのアップグレー
ド方法の提供。 【構成】ＣＰＵチップ１１と前記ＣＰＵチップ１１とそ
の外部周辺回路３、４との接続を行なうコネクタ１３、
１４とを小型の基板１２に搭載したサブボード１００を
用意し、システムに組込まれる前記外部周辺回路３、４
を搭載したＣＰＵボード５には前記サブボードを接続搭
載するコネクタ６、７を用意し、前記ＣＰＵボード５に
搭載されているサブボードをアップグレード用ＣＰＵチ
ップを搭載したサブボードに交換する。
Description
【０００１】
【産業上の利用分野】本発明はＣＰＵのアップグレード
方法に関し、特に現用ＣＰＵを上位互換の高性能ＣＰＵ
にサブボードによるアップグレードする方法に関する。
方法に関し、特に現用ＣＰＵを上位互換の高性能ＣＰＵ
にサブボードによるアップグレードする方法に関する。
【０００２】
【従来の技術】システムに既に実装されているＣＰＵチ
ップよりも、数値演算速度が早かったり、演算精度が上
回っていたり、ＣＰＵが実行する処理全てにおいて、処
理能力が上回っている上位互換の高性能ＣＰＵチップを
実装する、すなわち、ＣＰＵをアップグレードすること
で、システム全体の処理能力を向上させることができ
る。
ップよりも、数値演算速度が早かったり、演算精度が上
回っていたり、ＣＰＵが実行する処理全てにおいて、処
理能力が上回っている上位互換の高性能ＣＰＵチップを
実装する、すなわち、ＣＰＵをアップグレードすること
で、システム全体の処理能力を向上させることができ
る。
【０００３】従来のＣＰＵのアップグレード方法は、図
３に示すように、基板５上にＩＣソケット２を実装して
おり、当初は、初期から実装されているＣＰＵチップ１
と、２つのメモリチップ３と、ＣＰＵ制御チップ４等と
から構成されるシステムで作動しており、処理能力向上
のためのＣＰＵのアップグレードに際しては、上位互換
の高性能のアップグレード用のＣＰＵチップをＩＣソケ
ット２に実装することにより行なわれている。
３に示すように、基板５上にＩＣソケット２を実装して
おり、当初は、初期から実装されているＣＰＵチップ１
と、２つのメモリチップ３と、ＣＰＵ制御チップ４等と
から構成されるシステムで作動しており、処理能力向上
のためのＣＰＵのアップグレードに際しては、上位互換
の高性能のアップグレード用のＣＰＵチップをＩＣソケ
ット２に実装することにより行なわれている。
【０００４】また、実開昭６４−１１２号公報に記載さ
れているように、ＣＰＵボードをカートリッジ化し、本
体と着脱自在にしてＣＰＵのアップグレードを行なって
いる。
れているように、ＣＰＵボードをカートリッジ化し、本
体と着脱自在にしてＣＰＵのアップグレードを行なって
いる。
【０００５】
【発明が解決しようとする課題】上述した従来のＣＰＵ
のアップグレード方法は、必ず使用するＣＰＵチップに
合ったＩＣソケットが必要であり、システムの信頼性を
確保するためには高価なＩＣソケットを使用する必要が
あるので、装置の価格が高価となってしまうという欠点
がある。
のアップグレード方法は、必ず使用するＣＰＵチップに
合ったＩＣソケットが必要であり、システムの信頼性を
確保するためには高価なＩＣソケットを使用する必要が
あるので、装置の価格が高価となってしまうという欠点
がある。
【０００６】またまったくの新規ＩＣパッケージに封入
されたＣＰＵを使用する場合には、目的とするＣＰＵを
使用するためだけに専用のＩＣソケットを開発する必要
が発生する場合があるという欠点がある。
されたＣＰＵを使用する場合には、目的とするＣＰＵを
使用するためだけに専用のＩＣソケットを開発する必要
が発生する場合があるという欠点がある。
【０００７】また、今後コスト低減や、ＣＰＵチップ自
体の小型化、軽量化を実施するために主流となってくる
表面実装タイプのＣＰＵを使用する場合にはＣＰＵチッ
プとＩＣソケット端子との接触不良が発生しやすいと
か、外部から加わる衝撃に弱い等のため、ＣＰＵアップ
グレード方式を検討する場合には、表面実装タイプのＣ
ＰＵチップは、多くのメリットがあるにも拘わらず検討
初期の段階で実現困難であると判断され、ＣＰＵアップ
グレードのためのＣＰＵチップには、安価な表面実装タ
イプが供給されているにも拘わらず、セラミックパッケ
ージ等の高価なパッケージに封入されたものしか使用で
きないという問題がある。
体の小型化、軽量化を実施するために主流となってくる
表面実装タイプのＣＰＵを使用する場合にはＣＰＵチッ
プとＩＣソケット端子との接触不良が発生しやすいと
か、外部から加わる衝撃に弱い等のため、ＣＰＵアップ
グレード方式を検討する場合には、表面実装タイプのＣ
ＰＵチップは、多くのメリットがあるにも拘わらず検討
初期の段階で実現困難であると判断され、ＣＰＵアップ
グレードのためのＣＰＵチップには、安価な表面実装タ
イプが供給されているにも拘わらず、セラミックパッケ
ージ等の高価なパッケージに封入されたものしか使用で
きないという問題がある。
【０００８】前述の実開昭６４−１１２号公報記載のカ
ートリッジタイプでは、カートリッジが高価であるこ
と、実装するためには大きな空間が必要となるといる欠
点がある。
ートリッジタイプでは、カートリッジが高価であるこ
と、実装するためには大きな空間が必要となるといる欠
点がある。
【０００９】本発明の目的は、上述の欠点を除去し、安
価にして、かつ信頼性が高く切替えの容易なＣＰＵのア
ップグレード方法を提供することにある。
価にして、かつ信頼性が高く切替えの容易なＣＰＵのア
ップグレード方法を提供することにある。
【００１０】
【課題を解決するための手段】第１の発明のＣＰＵのア
ップグレード方法は、ＣＰＵチップと前記ＣＰＵチップ
とその外部周辺回路との接続を行なうコネクタとを小型
の基板に搭載したサブボードを用意し、システムに組込
まれる前記外部周辺回路を搭載したＣＰＵボードには前
記サブボードを接続搭載するコネクタを用意し、前記Ｃ
ＰＵボードに搭載されているサブボードをアップグレー
ド用ＣＰＵチップを搭載したサブボードに交換すること
を特徴としている。
ップグレード方法は、ＣＰＵチップと前記ＣＰＵチップ
とその外部周辺回路との接続を行なうコネクタとを小型
の基板に搭載したサブボードを用意し、システムに組込
まれる前記外部周辺回路を搭載したＣＰＵボードには前
記サブボードを接続搭載するコネクタを用意し、前記Ｃ
ＰＵボードに搭載されているサブボードをアップグレー
ド用ＣＰＵチップを搭載したサブボードに交換すること
を特徴としている。
【００１１】また、第２の発明のＣＰＵのアップグレー
ド方法は、ＣＰＵチップと前記ＣＰＵチップとその外部
周辺回路との接続を行なうコネクタとを小型の基板に搭
載したサブボードを用意し、システムに組込まれる前記
外部周辺回路とＣＰＵチップとを搭載したＣＰＵボード
には前記サブボードを接続搭載するコネクタを用意し、
前記ＣＰＵボードにアップグレード用ＣＰＵチップを搭
載したサブボードを追加搭載することを特徴としてい
る。
ド方法は、ＣＰＵチップと前記ＣＰＵチップとその外部
周辺回路との接続を行なうコネクタとを小型の基板に搭
載したサブボードを用意し、システムに組込まれる前記
外部周辺回路とＣＰＵチップとを搭載したＣＰＵボード
には前記サブボードを接続搭載するコネクタを用意し、
前記ＣＰＵボードにアップグレード用ＣＰＵチップを搭
載したサブボードを追加搭載することを特徴としてい
る。
【００１２】
【実施例】次に、本発明の第１の実施例について図面を
参照して説明する。
参照して説明する。
【００１３】図１は本発明のＣＰＵのアップグレード方
法の第１の実施例を示す斜視図である。
法の第１の実施例を示す斜視図である。
【００１４】第１の実施例では、まず、図１に示すよう
に、ＣＰＵチップ１１とこのＣＰＵチップ１１と外部周
辺回路との接続を行なうコネクタ１３および１４とを小
型の基板１２に搭載したサブボード１００を用意する。
に、ＣＰＵチップ１１とこのＣＰＵチップ１１と外部周
辺回路との接続を行なうコネクタ１３および１４とを小
型の基板１２に搭載したサブボード１００を用意する。
【００１５】一方メモリチップ３、ＣＰＵ制御チップ４
等の周辺回路を搭載し、システムに組込まれている基板
５には、サブボード１００のコネクタ１３および１４に
対応してこれらと結合接続するコネクタ６および７が設
けられており、当初は性能の低いＣＰＵチップ１１を搭
載したサブボード１００が基板５に搭載されてシステム
に組み込まれている。
等の周辺回路を搭載し、システムに組込まれている基板
５には、サブボード１００のコネクタ１３および１４に
対応してこれらと結合接続するコネクタ６および７が設
けられており、当初は性能の低いＣＰＵチップ１１を搭
載したサブボード１００が基板５に搭載されてシステム
に組み込まれている。
【００１６】第１の実施例のＣＰＵのアップグレード方
法は、システムに組込まれている基板５に搭載されてい
るＣＰＵチップ１１を搭載したサブボード１００をこの
ＣＰＵチップ１１より高性能で上位互換のＣＰＵチップ
を搭載したサブボードと交換することにより行なわれ
る。
法は、システムに組込まれている基板５に搭載されてい
るＣＰＵチップ１１を搭載したサブボード１００をこの
ＣＰＵチップ１１より高性能で上位互換のＣＰＵチップ
を搭載したサブボードと交換することにより行なわれ
る。
【００１７】この方法を採用することにより、従来では
使用することができなかった表面実装タイプのＩＣパッ
ケージに封入されたＣＰＵチップを使用することが可能
となる。
使用することができなかった表面実装タイプのＩＣパッ
ケージに封入されたＣＰＵチップを使用することが可能
となる。
【００１８】また、ＣＰＵには色々なパッケージ形状が
あるが、ＣＰＵのパッケージ形状の変更に際してもサブ
ボードへの搭載変更を行なうだけですみ、システムへの
インパクトが最小限に抑えることができる。
あるが、ＣＰＵのパッケージ形状の変更に際してもサブ
ボードへの搭載変更を行なうだけですみ、システムへの
インパクトが最小限に抑えることができる。
【００１９】次に第２の実施例について図２を参照して
説明する。
説明する。
【００２０】図２は本発明のＣＰＵのアップグレード方
法の第２の実施例を示す斜視図である。
法の第２の実施例を示す斜視図である。
【００２１】第２の実施例では、第１の実施例と同様、
まず、図２に示すように、ＣＰＵチップ１１とこのＣＰ
Ｕチップ１１と外部周辺回路との接続を行なうコネクタ
１３および１４とを小型の基板１２に搭載したサブボー
ド１００を用意する。
まず、図２に示すように、ＣＰＵチップ１１とこのＣＰ
Ｕチップ１１と外部周辺回路との接続を行なうコネクタ
１３および１４とを小型の基板１２に搭載したサブボー
ド１００を用意する。
【００２２】一方メモリチップ３、ＣＰＵ制御チップ４
等の周辺回路を搭載し、システムに組込まれている基板
５には、サブボード１００のコネクタ１３および１４に
対応してこれらと結合接続するコネクタ６および７が設
けられており、かつ、当初は性能の低いＣＰＵチップ１
を基板５に搭載してシステムに組み込まれている。
等の周辺回路を搭載し、システムに組込まれている基板
５には、サブボード１００のコネクタ１３および１４に
対応してこれらと結合接続するコネクタ６および７が設
けられており、かつ、当初は性能の低いＣＰＵチップ１
を基板５に搭載してシステムに組み込まれている。
【００２３】第２の実施例のＣＰＵのアップグレード方
法は、システムに組込まれている基板５に搭載されてい
るＣＰＵチップ１より高性能で上位互換のＣＰＵチップ
１１を搭載したサブボード１００をコネクタによりシス
テムに組込まれている基板５に追加搭載することにより
行なわれる。
法は、システムに組込まれている基板５に搭載されてい
るＣＰＵチップ１より高性能で上位互換のＣＰＵチップ
１１を搭載したサブボード１００をコネクタによりシス
テムに組込まれている基板５に追加搭載することにより
行なわれる。
【００２４】
【発明の効果】以上説明したように、本発明のＣＰＵの
アップグレード方法は、アップグレード用のＣＰＵを小
型の基板に実装したサブボードの交換またはそれを追加
実装して行なうことにより、ＣＰＵのパッケージタイプ
の制限を緩和し、安価で、信頼性を向上できるという効
果を有する。
アップグレード方法は、アップグレード用のＣＰＵを小
型の基板に実装したサブボードの交換またはそれを追加
実装して行なうことにより、ＣＰＵのパッケージタイプ
の制限を緩和し、安価で、信頼性を向上できるという効
果を有する。
【図１】本発明のＣＰＵのアップグレード方法の第１の
実施例を示す斜視図である。
実施例を示す斜視図である。
【図２】本発明のＣＰＵのアップグレード方法の第２の
実施例を示す斜視図である。
実施例を示す斜視図である。
【図３】従来のＣＰＵアップグレード用ＩＣソケットを
備えた基板を示す斜視図である。
備えた基板を示す斜視図である。
１、１１ ＣＰＵチップ ２ ＩＣソケット ３ メモリチップ ４ ＣＰＵ制御チップ ５、１２ 基板 ６、７、１３、１４ コネクタ １００ サブボード
Claims (2)
- 【請求項１】 ＣＰＵチップと前記ＣＰＵチップとその
外部周辺回路との接続を行なうコネクタとを小型の基板
に搭載したサブボードを用意し、システムに組込まれる
前記外部周辺回路を搭載したＣＰＵボードには前記サブ
ボードを接続搭載するコネクタを用意し、前記ＣＰＵボ
ードに搭載されているサブボードをアップグレード用Ｃ
ＰＵチップを搭載したサブボードに交換することを特徴
とするＣＰＵのアップグレード方法。 - 【請求項２】 ＣＰＵチップと前記ＣＰＵチップとその
外部周辺回路との接続を行なうコネクタとを小型の基板
に搭載したサブボードを用意し、システムに組込まれる
前記外部周辺回路とＣＰＵチップとを搭載したＣＰＵボ
ードには前記サブボードを接続搭載するコネクタを用意
し、前記ＣＰＵボードにアップグレード用ＣＰＵチップ
を搭載したサブボードを追加搭載することを特徴とする
ＣＰＵのアップグレード方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000151A JPH06202761A (ja) | 1993-01-05 | 1993-01-05 | Ｃｐｕのアップグレード方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5000151A JPH06202761A (ja) | 1993-01-05 | 1993-01-05 | Ｃｐｕのアップグレード方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06202761A true JPH06202761A (ja) | 1994-07-22 |
Family
ID=11466044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5000151A Pending JPH06202761A (ja) | 1993-01-05 | 1993-01-05 | Ｃｐｕのアップグレード方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06202761A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150063142A (ko) * | 2012-10-31 | 2015-06-08 | 가부시키가이샤 요시노 고교쇼 | 분사 헤드 및 이를 구비한 용기 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202596A (ja) * | 1986-02-28 | 1987-09-07 | シャープ株式会社 | メモリ基板装置 |
-
1993
- 1993-01-05 JP JP5000151A patent/JPH06202761A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62202596A (ja) * | 1986-02-28 | 1987-09-07 | シャープ株式会社 | メモリ基板装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150063142A (ko) * | 2012-10-31 | 2015-06-08 | 가부시키가이샤 요시노 고교쇼 | 분사 헤드 및 이를 구비한 용기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6934152B1 (en) | Systems and methods for connecting an electronic apparatus to a backplane | |
| US5099394A (en) | Offset basecard | |
| US5610801A (en) | Motherboard assembly which has a single socket that can accept a single integrated circuit package or multiple integrated circuit packages | |
| EP1536343A2 (en) | Universal controller for peripheral devices in a computing system | |
| US5973924A (en) | Symmetric multi-processor-package design | |
| JPH06202761A (ja) | Ｃｐｕのアップグレード方法 | |
| US20070035018A1 (en) | Mount for a programmable electronic processing device | |
| US5643000A (en) | Method and apparatus for providing processor field upgradability to a motherboard | |
| US6095822A (en) | Component module holder | |
| US20060129732A1 (en) | Multi-socket circuit board chip bridging device | |
| US6310782B1 (en) | Apparatus for maximizing memory density within existing computer system form factors | |
| US6633948B1 (en) | Stackable dual mode (registered/unbuffered) memory interface cost reduction | |
| KR200246958Y1 (ko) | 메모리 테스트용 마더보드의 모듈소켓 결합구조 | |
| CN211786950U (zh) | 一种实现四核及以上通用处理器的计算机模块 | |
| US20030117253A1 (en) | Integrated connector and positive thermal coefficient switch | |
| JPH1197814A (ja) | 回路モジュール及び回路モジュールを内蔵した電子機器 | |
| JP3240376B2 (ja) | Ｉｃの高密度実装方法 | |
| JP2503891B2 (ja) | 集積回路装置のヒ―トシンク装着構造 | |
| JP2556302B2 (ja) | メモリ・モジュール用プリント配線基板 | |
| JPH10144829A (ja) | コンピュータ用増設メモリーモジュールボード及びメモ リーモジュール | |
| JPH07169909A (ja) | 高集積回路 | |
| JPH06333653A (ja) | 電子機器のｉｃ接続装置 | |
| JPH02197930A (ja) | マイクロプロセッサ装置 | |
| KR20040017543A (ko) | 이동통신 단말기용 배터리 모듈 | |
| JPH05136334A (ja) | 大規模集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950808 |