JPH06204166A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06204166A JPH06204166A JP4347597A JP34759792A JPH06204166A JP H06204166 A JPH06204166 A JP H06204166A JP 4347597 A JP4347597 A JP 4347597A JP 34759792 A JP34759792 A JP 34759792A JP H06204166 A JPH06204166 A JP H06204166A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- film
- resist pattern
- insulating film
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＳＲＡＭでポリシリコンによるコンタクトを
形成するさい、ポリシリコンデ成膜後、コンタクト部分
のコンタクト不良を防ぐ方法を提案する。 【構成】 Ｓｉ基板１０１上の絶縁膜１０２のコンタク
ト部分となる開口部をエッチした後、ポリシリコン成膜
１０４を形成し、コンタクト部分に選択的にＳｉ原子を
イオン注入する。
形成するさい、ポリシリコンデ成膜後、コンタクト部分
のコンタクト不良を防ぐ方法を提案する。 【構成】 Ｓｉ基板１０１上の絶縁膜１０２のコンタク
ト部分となる開口部をエッチした後、ポリシリコン成膜
１０４を形成し、コンタクト部分に選択的にＳｉ原子を
イオン注入する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、とくに、半導体素子に電気信号の入出力を行う
ための配線層と半導体基板上に形成された導電領域とを
接触させるためのコンタクト部を有する半導体装置の製
造方法に関する。
に関し、とくに、半導体素子に電気信号の入出力を行う
ための配線層と半導体基板上に形成された導電領域とを
接触させるためのコンタクト部を有する半導体装置の製
造方法に関する。
【０００２】
【従来の技術】ポリシリコンによるコンタクトを形成す
るには図３（ａ）に示すように絶縁膜３０２上にレジス
トパターン３０３を形成し、レジストパターン３０３の
開口部をエッチングして図３（ａ）に示すようなコンタ
クト部を作製する。次いでレジストパターン３０３を除
去した後、通常はポリシリコン膜３０４の成膜直前に弗
酸によるエッチングを行い、すぐにポリシリコン減圧Ｃ
ＶＤ装置（以下ポリシリコン炉という）に入れて成膜を
行い、図３（ｂ）に示すようなコンタクトを形成するも
のであった。
るには図３（ａ）に示すように絶縁膜３０２上にレジス
トパターン３０３を形成し、レジストパターン３０３の
開口部をエッチングして図３（ａ）に示すようなコンタ
クト部を作製する。次いでレジストパターン３０３を除
去した後、通常はポリシリコン膜３０４の成膜直前に弗
酸によるエッチングを行い、すぐにポリシリコン減圧Ｃ
ＶＤ装置（以下ポリシリコン炉という）に入れて成膜を
行い、図３（ｂ）に示すようなコンタクトを形成するも
のであった。
【０００３】
【発明が解決しようとする課題】しかしながら、上記工
程において弗酸エッチからポリシリコン成膜の間の時間
が大きく空いた場合や、ポリシリコン炉の高温部に入れ
る時、図４に示すようにコンタクト部分４０２ａの基板
４０１上に自然酸化膜４０３が成長し、この自然酸化膜
４０３がコンタクト部４０２ａの導電性を阻害してコン
タクト不良が生じるという問題があった。
程において弗酸エッチからポリシリコン成膜の間の時間
が大きく空いた場合や、ポリシリコン炉の高温部に入れ
る時、図４に示すようにコンタクト部分４０２ａの基板
４０１上に自然酸化膜４０３が成長し、この自然酸化膜
４０３がコンタクト部４０２ａの導電性を阻害してコン
タクト不良が生じるという問題があった。
【０００４】このような自然酸化膜４０３による不良対
策としては、装置上の対応と、製造フロー上の対応とに
分かれる。一般には装置上の対応を行っている。装置側
での対応は、ポリシリコン炉に入れる前にＮ2 パージボ
ックスを設けて、入炉時形成されてしまう自然酸化を防
ぐ方法が一般的であるが、この方法では弗酸エッチから
ポリシリコン成膜直前までの間で、すでに形成されてし
まった自然酸化膜については対策とならない。
策としては、装置上の対応と、製造フロー上の対応とに
分かれる。一般には装置上の対応を行っている。装置側
での対応は、ポリシリコン炉に入れる前にＮ2 パージボ
ックスを設けて、入炉時形成されてしまう自然酸化を防
ぐ方法が一般的であるが、この方法では弗酸エッチから
ポリシリコン成膜直前までの間で、すでに形成されてし
まった自然酸化膜については対策とならない。
【０００５】製造フロー上での対応には、特開平３−１
６５５１６号公報に開示されているように、ポリシリコ
ンデポジションを２回以上に分けてそれぞれイオン注入
を行う方法がある。この方法では、薄いポリシリコン層
を全面に形成した後、イオン注入をウェ−ハ全面に行う
ため、第１層目のポリシリコンデポジション層の下の層
間絶縁膜とくにゲート酸化膜にイオン注入によるダメー
ジを与え、ゲート不良を起こす危険性がある。またイオ
ン注入に際してもｐまたはｎチャンネルにより不純物を
打ち分ける必要があり、工程が複雑となるという問題点
があった。
６５５１６号公報に開示されているように、ポリシリコ
ンデポジションを２回以上に分けてそれぞれイオン注入
を行う方法がある。この方法では、薄いポリシリコン層
を全面に形成した後、イオン注入をウェ−ハ全面に行う
ため、第１層目のポリシリコンデポジション層の下の層
間絶縁膜とくにゲート酸化膜にイオン注入によるダメー
ジを与え、ゲート不良を起こす危険性がある。またイオ
ン注入に際してもｐまたはｎチャンネルにより不純物を
打ち分ける必要があり、工程が複雑となるという問題点
があった。
【０００６】本発明の目的は、半導体装置の製造に関
し、とくに配線としてポリシリコン、またはアモルファ
スシリコンのデポジション膜を用いる方法であって、
シリコンデポジション膜による配線で直接デポジション
膜によって電気的コンタクトをとる際、良好なコンタク
トが得られる方法を提案することにある。
し、とくに配線としてポリシリコン、またはアモルファ
スシリコンのデポジション膜を用いる方法であって、
シリコンデポジション膜による配線で直接デポジション
膜によって電気的コンタクトをとる際、良好なコンタク
トが得られる方法を提案することにある。
【０００７】
【課題を解決するための手段】本発明は、半導体装置の
製造において、Ｓｉ単結晶基板表面に絶縁膜を形成し、
これを選択的にエッチングすることにより開口部を形成
してコンタクト領域とし、その後、上記の絶縁膜を含む
上面全体にポリシリコンまたはアモルファスシリコン層
を被着形成させ、その被着形成したＳｉ層とＳｉ基板と
のコンタクト部分に選択的にＳｉ原子をイオン注入する
ことを特徴とする半導体装置の製造方法である。
製造において、Ｓｉ単結晶基板表面に絶縁膜を形成し、
これを選択的にエッチングすることにより開口部を形成
してコンタクト領域とし、その後、上記の絶縁膜を含む
上面全体にポリシリコンまたはアモルファスシリコン層
を被着形成させ、その被着形成したＳｉ層とＳｉ基板と
のコンタクト部分に選択的にＳｉ原子をイオン注入する
ことを特徴とする半導体装置の製造方法である。
【０００８】
【作用】図１は本発明の原理の説明図である。本発明の
製造方法は、まず図１（ａ）に示すようにシリコン単結
晶基板１０１上の絶縁膜１０２にコンタクトホールを形
成するレジストパターン１０３でエッチを行い、図１
（ｂ）に示すようにレジストパターン１０３を除去した
後、上記絶縁膜１０２を含む上面全体にポリシリコン膜
１０４またはアモルファスシリコン膜を被着形成させ
る。
製造方法は、まず図１（ａ）に示すようにシリコン単結
晶基板１０１上の絶縁膜１０２にコンタクトホールを形
成するレジストパターン１０３でエッチを行い、図１
（ｂ）に示すようにレジストパターン１０３を除去した
後、上記絶縁膜１０２を含む上面全体にポリシリコン膜
１０４またはアモルファスシリコン膜を被着形成させ
る。
【０００９】さらに、図１（ｃ）に示すようにレジスト
パターン１０５を用いて、コンタクト部分に選択的にシ
リコン原子をイオン注入することを特徴としている。す
なわち本発明の方法では、コンタクト部のＳｉ基板また
はポリシリコンゲート上に生成された自然酸化膜を破壊
するために、その上部のポリシリコンデポジション膜ご
しにＳｉ+ 原子をコンタクト部に選択的にイオン注入す
る。
パターン１０５を用いて、コンタクト部分に選択的にシ
リコン原子をイオン注入することを特徴としている。す
なわち本発明の方法では、コンタクト部のＳｉ基板また
はポリシリコンゲート上に生成された自然酸化膜を破壊
するために、その上部のポリシリコンデポジション膜ご
しにＳｉ+ 原子をコンタクト部に選択的にイオン注入す
る。
【００１０】これによって、自然酸化膜中に乱れが生
じ、絶縁性が破壊されてコンタクト抵抗が下がる。この
時、コンタクト部分以外ではレジストマスクで覆われる
ので、絶縁膜とくにゲート酸化膜へのイオン注入ダメー
ジを防ぐことができる。以下、本発明の実施例について
図面を参照しながら説明する。
じ、絶縁性が破壊されてコンタクト抵抗が下がる。この
時、コンタクト部分以外ではレジストマスクで覆われる
ので、絶縁膜とくにゲート酸化膜へのイオン注入ダメー
ジを防ぐことができる。以下、本発明の実施例について
図面を参照しながら説明する。
【００１１】
【実施例】図２に本発明の方法によるＭＯＳ型ＬＳＩの
製造方法の１例を示す。この実施例においてはて、図２
（ａ）に示すようにシリコン基板２０１上に例えばＬＯ
ＣＯＳ法によりSiO2膜のようなフィールド絶縁膜２０２
を選択的に形成して素子分離を行う。
製造方法の１例を示す。この実施例においてはて、図２
（ａ）に示すようにシリコン基板２０１上に例えばＬＯ
ＣＯＳ法によりSiO2膜のようなフィールド絶縁膜２０２
を選択的に形成して素子分離を行う。
【００１２】次に、熱酸化法によりSiO2膜のようなゲー
ト絶縁膜２０３を形成し、コンタクト部に対応した部分
が開口した所定形状のレジストパターン２０４をリソグ
ラフィーにより形成する。さらにこのレジストパターン
２０４をマスクとして反応性イオンエッチング（ＲＩ
Ｅ）法、またはウェットエッチング法によりゲート絶縁
膜２０３をエッチングして、図２（ｂ）に示すようにコ
ンタクト部分の絶縁膜を除去する。次にレジストパター
ン２０４を除去し、さらに、表面を弗酸でエッチングし
た後、ＣＶＤ法により全面に第１のポリシリコン膜２０
５を形成して図２（ｃ）に示すような状態とする。
ト絶縁膜２０３を形成し、コンタクト部に対応した部分
が開口した所定形状のレジストパターン２０４をリソグ
ラフィーにより形成する。さらにこのレジストパターン
２０４をマスクとして反応性イオンエッチング（ＲＩ
Ｅ）法、またはウェットエッチング法によりゲート絶縁
膜２０３をエッチングして、図２（ｂ）に示すようにコ
ンタクト部分の絶縁膜を除去する。次にレジストパター
ン２０４を除去し、さらに、表面を弗酸でエッチングし
た後、ＣＶＤ法により全面に第１のポリシリコン膜２０
５を形成して図２（ｃ）に示すような状態とする。
【００１３】次に図２（ｄ）に示すように、コンタクト
部に対応した部分が開口したレジストパターン２０４を
ポリシリコン膜２０５上に形成した後、シリコンイオン
注入して、コンタクト部のポリシリコン／シリコン基板
界面に生じた自然酸化膜を破壊する。次に、レジストパ
ターン２０４を除去し、ゲート電極２０７およびポリシ
リコン配線を形成するためのレジストパターン２０６を
形成し、レジストパターン２０６の開口部をＲＩＥ法で
エッチングすると図２（ｅ）に示すような状態となる。
部に対応した部分が開口したレジストパターン２０４を
ポリシリコン膜２０５上に形成した後、シリコンイオン
注入して、コンタクト部のポリシリコン／シリコン基板
界面に生じた自然酸化膜を破壊する。次に、レジストパ
ターン２０４を除去し、ゲート電極２０７およびポリシ
リコン配線を形成するためのレジストパターン２０６を
形成し、レジストパターン２０６の開口部をＲＩＥ法で
エッチングすると図２（ｅ）に示すような状態となる。
【００１４】次にレジストパターン２０６を除去した
後、ソース・ドレイン用のイオン注入を行って、各トラ
ンジスターのソース・ドレイン領域２０８を形成して図
２（ｆ）に示す状態とする。次に図２（ｇ）に示すよう
に、ＣＶＤ法により層間絶縁膜２０９を全面に形成させ
る。
後、ソース・ドレイン用のイオン注入を行って、各トラ
ンジスターのソース・ドレイン領域２０８を形成して図
２（ｆ）に示す状態とする。次に図２（ｇ）に示すよう
に、ＣＶＤ法により層間絶縁膜２０９を全面に形成させ
る。
【００１５】次に、さらなるコンタクト部を形成するた
めに、レジストパターン２１０を形成した後、ＲＩＥ法
により、レジストパターン２１０の開口部をエッチング
して図２（ｈ）に示す形状とする。次に、レジストパタ
ーン２１０を除去した後、第２の配線となるポリシリコ
ン膜２１１をＣＶＤ法によって形成して図２（ｉ）のよ
うになる。
めに、レジストパターン２１０を形成した後、ＲＩＥ法
により、レジストパターン２１０の開口部をエッチング
して図２（ｈ）に示す形状とする。次に、レジストパタ
ーン２１０を除去した後、第２の配線となるポリシリコ
ン膜２１１をＣＶＤ法によって形成して図２（ｉ）のよ
うになる。
【００１６】次に、ポリシリコン膜２１１をエッチング
して第２の配線とし、図２（ｊ）のようにした後、図示
しない金属配線などを形成して所望のトランジスターを
含む半導体装置を完成する。また、本発明は配線材料と
して、実施例で述べたポリシリコンに限定されるもので
なく、またその他の材料や各部の形成方法も実施例に限
定されるものではない。
して第２の配線とし、図２（ｊ）のようにした後、図示
しない金属配線などを形成して所望のトランジスターを
含む半導体装置を完成する。また、本発明は配線材料と
して、実施例で述べたポリシリコンに限定されるもので
なく、またその他の材料や各部の形成方法も実施例に限
定されるものではない。
【００１７】
【発明の効果】コンタクト部分に自然酸化膜を生じさせ
ないようにコンタクトエッチ〜ポリシリコンデポジショ
ン間の時間制限を行ったり、またＮ2 パージボックスを
設けるなどの装置側での対応を行うが、それでも自然酸
化膜を生じてしまう場合がある。このような場合でも本
発明では生じてしまった自然酸化膜によるコンタクト不
良による歩留り低下を防ぐことができる。本発明ではプ
ロセスフロー上での対策のためにプロセスマージンを広
くすることができる点で大きなメリットがある。
ないようにコンタクトエッチ〜ポリシリコンデポジショ
ン間の時間制限を行ったり、またＮ2 パージボックスを
設けるなどの装置側での対応を行うが、それでも自然酸
化膜を生じてしまう場合がある。このような場合でも本
発明では生じてしまった自然酸化膜によるコンタクト不
良による歩留り低下を防ぐことができる。本発明ではプ
ロセスフロー上での対策のためにプロセスマージンを広
くすることができる点で大きなメリットがある。
【図１】本発明の原理の説明図
【図２】本発明の製造方法の説明図
【図３】従来の方法の説明図
【図４】従来方法の問題点を説明する図
１０１ シリコン単結晶基板 １０２ 絶縁膜 １０３ レジストパターン １０４ ポリシリコン膜 １０５ レジストパターン ２０１ シリコン基板 ２０２ フィールド絶縁膜 ２０３ ゲート絶縁膜 ２０４ レジストパターン ２０５ 第１のポリシリコン膜 ２０６ レジストパターン ２０７ ゲート電極 ２０８ ソース・ドレイン領域 ２０９ 層間絶縁膜 ２１０ レジストパターン ２１１ 第２のポリシリコン膜 ３０１ シリコン単結晶基板 ３０２ 絶縁膜 ３０３ レジストパターン ３０４ ポリシリコン膜 ４０１ シリコン単結晶基板 ４０２ 絶縁膜 ４０２ａ コンタクト部 ４０３ 自然酸化膜
Claims (1)
- 【請求項１】 半導体装置の製造方法において、Ｓｉ単
結晶基板表面に絶縁膜を形成し、これを選択的にエッチ
ングすることにより開口部を形成してコンタクト領域と
し、その後、上記の絶縁膜を含む上面全体にポリシリコ
ンまたはアモルファスシリコン層を被着形成させ、その
被着形成したＳｉ層とＳｉ基板とのコンタクト部分に選
択的にＳｉ原子をイオン注入することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347597A JPH06204166A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4347597A JPH06204166A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204166A true JPH06204166A (ja) | 1994-07-22 |
Family
ID=18391297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4347597A Pending JPH06204166A (ja) | 1992-12-28 | 1992-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204166A (ja) |
-
1992
- 1992-12-28 JP JP4347597A patent/JPH06204166A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5897360A (en) | Manufacturing method of semiconductor integrated circuit | |
| JP2762976B2 (ja) | 半導体装置の製造方法 | |
| US8647949B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| JP2004039734A (ja) | 素子分離膜の形成方法 | |
| US4775644A (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| US4148133A (en) | Polysilicon mask for etching thick insulator | |
| JPH06125090A (ja) | 半導体装置 | |
| US6924176B2 (en) | Method of manufacturing semiconductor device | |
| JP3297937B2 (ja) | 半導体装置及びその製造方法 | |
| JP3001588B2 (ja) | 半導体装置およびその製造方法 | |
| JP3417114B2 (ja) | 半導体装置の製造方法 | |
| JPS62224077A (ja) | 半導体集積回路装置 | |
| JPH04127539A (ja) | 半導体装置の製造方法 | |
| JPH02143461A (ja) | 半導体装置の製造方法 | |
| KR100699819B1 (ko) | 모스 트랜지스터의 형성방법 | |
| KR0151190B1 (ko) | 트랜지스터 및 그 제조방법 | |
| JPH07283300A (ja) | 半導体装置及びその製造方法 | |
| JPH0290569A (ja) | 半導体装置の製造方法 | |
| KR100250686B1 (ko) | 반도체 소자 제조 방법 | |
| JPH11238881A (ja) | 半導体装置及びその製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPH0529624A (ja) | 薄膜トランジスタ及びその製造方法 |