JPH06204406A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH06204406A JPH06204406A JP4299532A JP29953292A JPH06204406A JP H06204406 A JPH06204406 A JP H06204406A JP 4299532 A JP4299532 A JP 4299532A JP 29953292 A JP29953292 A JP 29953292A JP H06204406 A JPH06204406 A JP H06204406A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- supplied
- supply voltage
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 複数の電源電圧を順序制限することなく供給
することができるとともに、低消費電流かつ高効率の基
板電圧発生回路を備えた半導体集積回路を提供すること
が目的である。 【構成】 第1および第2の電源電圧供給端子と、第1お
よび第2の電源電圧供給端子から供給される電源電圧の
うち先に供給される電源電圧あるいは高い電源電圧Vaを
選択して出力する高電圧優先発生回路９および前記第1
および第2の電源電圧供給端子から供給される電源電圧
のうち先に供給される電源電圧あるいは低い電源電圧Vb
を選択して出力する低電圧優先発生回路８と、前記高電
圧優先発生回路９および低電圧優先発生回路８から出力
される電源電圧を入力し、基板電圧を出力する基板電圧
発生回路４とを備えた半導体集積回路である。
することができるとともに、低消費電流かつ高効率の基
板電圧発生回路を備えた半導体集積回路を提供すること
が目的である。 【構成】 第1および第2の電源電圧供給端子と、第1お
よび第2の電源電圧供給端子から供給される電源電圧の
うち先に供給される電源電圧あるいは高い電源電圧Vaを
選択して出力する高電圧優先発生回路９および前記第1
および第2の電源電圧供給端子から供給される電源電圧
のうち先に供給される電源電圧あるいは低い電源電圧Vb
を選択して出力する低電圧優先発生回路８と、前記高電
圧優先発生回路９および低電圧優先発生回路８から出力
される電源電圧を入力し、基板電圧を出力する基板電圧
発生回路４とを備えた半導体集積回路である。
Description
【０００１】
【産業上の利用分野】本発明は、基板電圧発生回路を有
する半導体集積回路に利用すると有効である半導体集積
回路に関するものである。
する半導体集積回路に利用すると有効である半導体集積
回路に関するものである。
【０００２】
【従来の技術】近年、半導体製品、特に半導体記憶装置
においては、複数の外部電源で動作する回路技術が用い
られている。半導体記憶装置においては、内部に基板電
圧発生回路を有し、基板へ発生電圧を供給している。
においては、複数の外部電源で動作する回路技術が用い
られている。半導体記憶装置においては、内部に基板電
圧発生回路を有し、基板へ発生電圧を供給している。
【０００３】複数の電源電圧供給端子を有する半導体記
憶装置は図５に示す構成となっており、以下図５を用い
てその動作を説明する。
憶装置は図５に示す構成となっており、以下図５を用い
てその動作を説明する。
【０００４】図５において、10は基板電圧発生回路、11
は内部回路、12は基板電圧発生回路10と内部回路11で構
成される半導体記憶装置である。内部回路11は二つの電
源電圧Va,Vb（例えば、Vbが3.3V,Vaが5V）で動作してお
り、電源電圧Vbのみが供給された場合には基板電圧発生
回路10は動作しないので基板電圧VBBが発生しない状態
で内部回路11へ電源電圧Vbが供給されることになる。こ
のような状態では基板電圧に依存する内部回路11内のト
ランジスタの閾値電圧Vtが低いまま内部回路11が動作し
てしまうため、リーク等による基板への電流が多くな
り、基板電位の浮き上がりが生じるためラッチアップ等
により内部回路11を破損する恐れがある。
は内部回路、12は基板電圧発生回路10と内部回路11で構
成される半導体記憶装置である。内部回路11は二つの電
源電圧Va,Vb（例えば、Vbが3.3V,Vaが5V）で動作してお
り、電源電圧Vbのみが供給された場合には基板電圧発生
回路10は動作しないので基板電圧VBBが発生しない状態
で内部回路11へ電源電圧Vbが供給されることになる。こ
のような状態では基板電圧に依存する内部回路11内のト
ランジスタの閾値電圧Vtが低いまま内部回路11が動作し
てしまうため、リーク等による基板への電流が多くな
り、基板電位の浮き上がりが生じるためラッチアップ等
により内部回路11を破損する恐れがある。
【０００５】従って、従来の複数の外部電源電圧で動作
する半導体集積回路においては、基板電圧発生回路10に
供給している電源電圧Vaを先に供給しなければならな
い。
する半導体集積回路においては、基板電圧発生回路10に
供給している電源電圧Vaを先に供給しなければならな
い。
【０００６】
【発明が解決しようとする課題】このように、複数の外
部電源電圧で動作する半導体集積回路は、基板電圧発生
回路に用いる電源電圧を最初に供給しなければならない
という使用条件を持った製品となっており、この集積回
路を使用するシステムに対して、電源立ち上げのシーケ
ンスを制御する手段を備えるなどの負担を与えていた。
部電源電圧で動作する半導体集積回路は、基板電圧発生
回路に用いる電源電圧を最初に供給しなければならない
という使用条件を持った製品となっており、この集積回
路を使用するシステムに対して、電源立ち上げのシーケ
ンスを制御する手段を備えるなどの負担を与えていた。
【０００７】本発明は、上記問題点に対してなされたも
ので、複数の電源電圧を順序制限することなく供給する
ことができる基板電圧発生回路を備えた半導体集積回路
を提供するものである。
ので、複数の電源電圧を順序制限することなく供給する
ことができる基板電圧発生回路を備えた半導体集積回路
を提供するものである。
【０００８】また本発明は、複数の電源電圧を順序制限
することなく供給することができるとともに、低消費電
流かつ高効率の基板電圧発生回路を備えた半導体集積回
路を提供するものである。
することなく供給することができるとともに、低消費電
流かつ高効率の基板電圧発生回路を備えた半導体集積回
路を提供するものである。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するための第1の手段として、複数種類の電源電圧供給
端子に対応した複数個の基板電圧発生回路を有する構成
とするものである。
するための第1の手段として、複数種類の電源電圧供給
端子に対応した複数個の基板電圧発生回路を有する構成
とするものである。
【００１０】第2の手段として、第1および第2の電源電
圧供給端子から供給される電源電圧のうち先に供給され
る電源電圧を選択し、前記第1および第2の電源電圧供給
端子から両方の電源電圧が供給される場合は何れかを選
択する選択手段と、前記選択手段から出力される電源電
圧を入力し、基板電圧を出力する基板電圧発生回路とを
備えた構成とするものである。
圧供給端子から供給される電源電圧のうち先に供給され
る電源電圧を選択し、前記第1および第2の電源電圧供給
端子から両方の電源電圧が供給される場合は何れかを選
択する選択手段と、前記選択手段から出力される電源電
圧を入力し、基板電圧を出力する基板電圧発生回路とを
備えた構成とするものである。
【００１１】さらに第3の手段として、上記選択手段は
第1および第2の電源電圧供給端子から供給される電源電
圧のうち先に供給される電源電圧あるいは高い電源電圧
を選択して出力する高電圧優先発生回路および前記第1
および第2の電源電圧供給端子から供給される電源電圧
のうち先に供給される電源電圧あるいは低い電源電圧を
選択して出力する低電圧優先発生回路からなる構成とす
るものである。
第1および第2の電源電圧供給端子から供給される電源電
圧のうち先に供給される電源電圧あるいは高い電源電圧
を選択して出力する高電圧優先発生回路および前記第1
および第2の電源電圧供給端子から供給される電源電圧
のうち先に供給される電源電圧あるいは低い電源電圧を
選択して出力する低電圧優先発生回路からなる構成とす
るものである。
【００１２】
【作用】本発明は上記第1,2の手段により、いずれの電
源電圧を供給した場合においても基板電圧を発生するこ
とができるので、供給順序の制限をなくすことができ
る。
源電圧を供給した場合においても基板電圧を発生するこ
とができるので、供給順序の制限をなくすことができ
る。
【００１３】また、上記第3の手段により、いずれの電
源電圧を供給した場合においても基板電圧を発生するこ
とができるので、供給順序の制限をなくすことができる
とともに、制御部を低電圧、駆動部を高電圧で動作させ
ることにより低消費電流でかつ高効率な基板電圧発生回
路を実現することができる。
源電圧を供給した場合においても基板電圧を発生するこ
とができるので、供給順序の制限をなくすことができる
とともに、制御部を低電圧、駆動部を高電圧で動作させ
ることにより低消費電流でかつ高効率な基板電圧発生回
路を実現することができる。
【００１４】
【実施例】（実施例１）図１は本発明の基板電圧発生回
路を有する半導体集積回路の第１の実施例における構成
図であり、以下に図１の構成を説明する。
路を有する半導体集積回路の第１の実施例における構成
図であり、以下に図１の構成を説明する。
【００１５】図1において、1は電源電圧Vaによって動作
するVa電源用基板電圧発生回路、2は電源電圧Vbによっ
て動作するVb電源用基板電圧発生回路、3は内部回路、1
2はVa電源用基板電圧発生回路1とVb電源用基板電圧発生
回路2と内部回路3によって構成される半導体集積回路で
ある。
するVa電源用基板電圧発生回路、2は電源電圧Vbによっ
て動作するVb電源用基板電圧発生回路、3は内部回路、1
2はVa電源用基板電圧発生回路1とVb電源用基板電圧発生
回路2と内部回路3によって構成される半導体集積回路で
ある。
【００１６】上記構成において、電源電圧Vaが供給され
るとVa電源用基板電圧発生回路1が動作し、基板電圧VBB
aを発生し基板へ供給する。電源電圧Vbが供給されるとV
b電源用基板電圧発生回路2が動作し、基板電圧VBBbを発
生し基板へ供給する。
るとVa電源用基板電圧発生回路1が動作し、基板電圧VBB
aを発生し基板へ供給する。電源電圧Vbが供給されるとV
b電源用基板電圧発生回路2が動作し、基板電圧VBBbを発
生し基板へ供給する。
【００１７】電源電圧VaとVbが共に供給された場合に
は、基板電圧VBBaとVBBbが共に基板へ供給されることに
なるが、VBBaとVBBbは同じ電位となるように設定される
ので問題は生じない。
は、基板電圧VBBaとVBBbが共に基板へ供給されることに
なるが、VBBaとVBBbは同じ電位となるように設定される
ので問題は生じない。
【００１８】このように、それぞれの電源電圧Va,Vbに
対応した基板電圧発生回路を備えているのでどちらの電
源電圧を先に供給した場合でも基板電圧を発生するこた
ができるので、電源電圧の供給順序を制限しない半導体
集積回路を実現することができる。
対応した基板電圧発生回路を備えているのでどちらの電
源電圧を先に供給した場合でも基板電圧を発生するこた
ができるので、電源電圧の供給順序を制限しない半導体
集積回路を実現することができる。
【００１９】なお本実施例においては、電源電圧を2つ
にした場合について説明したが、本発明は、電源電圧数
に制限されるものではない。
にした場合について説明したが、本発明は、電源電圧数
に制限されるものではない。
【００２０】（実施例２）図２は本発明の基板電圧発生
回路を有する半導体集積回路における第２の実施例を示
す構成図であり、以下に図２の構成を説明する。
回路を有する半導体集積回路における第２の実施例を示
す構成図であり、以下に図２の構成を説明する。
【００２１】図２において、4は基板電圧発生回路であ
り、パルス信号を出力する発振器5、パルス信号のレベ
ルを変換するレベルシフタ6、基板電圧を発生するチャ
−ジポンプ回路7により構成される。3は内部回路であ
る。8は高電圧の電源Va（例えばVaが5V）,低電圧の電源
Vb(例えばVbが3.3V、Va>Vb+Vt)のうち、先に供給される
電源電圧あるいは両方供給されている場合にはVbを選択
して出力する低電圧(Vb)優先発生回路であり、具体回路
例を図３に示す。9はVa,Vbのうち、先に供給される電源
電圧あるいは両方供給されている場合にはVaを選択して
出力する高電圧(Va)優先発生回路であり、具体回路例を
図４に示す。
り、パルス信号を出力する発振器5、パルス信号のレベ
ルを変換するレベルシフタ6、基板電圧を発生するチャ
−ジポンプ回路7により構成される。3は内部回路であ
る。8は高電圧の電源Va（例えばVaが5V）,低電圧の電源
Vb(例えばVbが3.3V、Va>Vb+Vt)のうち、先に供給される
電源電圧あるいは両方供給されている場合にはVbを選択
して出力する低電圧(Vb)優先発生回路であり、具体回路
例を図３に示す。9はVa,Vbのうち、先に供給される電源
電圧あるいは両方供給されている場合にはVaを選択して
出力する高電圧(Va)優先発生回路であり、具体回路例を
図４に示す。
【００２２】図３において、13,15〜19はPチャネルトラ
ンジスタ、14はNチャネルトランジスタである。それぞ
れのサイズは、トランジスタ15、17はプルダウン用で常
に電流が流れるので小さく、トランジスタ13、14は両方O
NしているときノードN1が"L"となるようにトランジスタ
13は小さく、トランジスタ14は大きくし、トランジスタ
16、17は両方ONしているときにノードN2がVaとなるよう
にトランジスタ17は小さく、トランジスタ16は大きく
し、トランジスタ18、19はノードNoscに電源電圧が十分
供給できるように大きくしている。
ンジスタ、14はNチャネルトランジスタである。それぞ
れのサイズは、トランジスタ15、17はプルダウン用で常
に電流が流れるので小さく、トランジスタ13、14は両方O
NしているときノードN1が"L"となるようにトランジスタ
13は小さく、トランジスタ14は大きくし、トランジスタ
16、17は両方ONしているときにノードN2がVaとなるよう
にトランジスタ17は小さく、トランジスタ16は大きく
し、トランジスタ18、19はノードNoscに電源電圧が十分
供給できるように大きくしている。
【００２３】Va,Vbどちらも供給されない場合、トラン
ジスタ15とトランジスタ17がノードNbとノードN2を共
に"L"にする。
ジスタ15とトランジスタ17がノードNbとノードN2を共
に"L"にする。
【００２４】Vaが先に供給される場合にはまず、ノード
Nbは"L"なのでトランジスタ14はOFFし、トランジスタ13
はONするのでノードN1はVaとなりトランジスタ16、19はO
FFする。また、ノードN2は"L"なのでトランジスタ18はO
Nし、ノードNoscにVaが供給される（Vosc=Va）。Vbが供
給された後には、ノードNbはVbなのでトランジスタ14は
ONするのでノードN1は"L"となりトランジスタ16、19はON
する。また、ノードN2はトランジスタ16がONするのでVa
となりトランジスタ18をOFFし、トランジスタ19はONす
るのでノードNoscにVbが供給される（Vosc=Vb）。
Nbは"L"なのでトランジスタ14はOFFし、トランジスタ13
はONするのでノードN1はVaとなりトランジスタ16、19はO
FFする。また、ノードN2は"L"なのでトランジスタ18はO
Nし、ノードNoscにVaが供給される（Vosc=Va）。Vbが供
給された後には、ノードNbはVbなのでトランジスタ14は
ONするのでノードN1は"L"となりトランジスタ16、19はON
する。また、ノードN2はトランジスタ16がONするのでVa
となりトランジスタ18をOFFし、トランジスタ19はONす
るのでノードNoscにVbが供給される（Vosc=Vb）。
【００２５】Vbが先に供給される場合にはまず、ノード
NbはVbなのでトランジスタ14、13はONするのでノードN1
は"L"となりトランジスタ16、19はONする。また、ノード
N2はそれが"L"でONしている時、ノードNaがVbとなり、
トランジスタ16はONしているのでノードN2はVbでトラン
ジスタ18はOFFされる。従ってノードNoscにVbが供給さ
れる。（Vosc=Vb）。Vaが供給された後には、ノードN1
は"L"のままでトランジスタ16、19はONする。また、ノー
ドN2はトランジスタ16がONするのでVaとなりトランジス
タ18をOFFし、トランジスタ19はONするのでノードNosc
にVbが供給される（Vosc=Vb）。このようにして、Va,Vb
のうち、先に供給される電源電圧あるいは両方供給され
ている場合にはVbを選択して出力する。
NbはVbなのでトランジスタ14、13はONするのでノードN1
は"L"となりトランジスタ16、19はONする。また、ノード
N2はそれが"L"でONしている時、ノードNaがVbとなり、
トランジスタ16はONしているのでノードN2はVbでトラン
ジスタ18はOFFされる。従ってノードNoscにVbが供給さ
れる。（Vosc=Vb）。Vaが供給された後には、ノードN1
は"L"のままでトランジスタ16、19はONする。また、ノー
ドN2はトランジスタ16がONするのでVaとなりトランジス
タ18をOFFし、トランジスタ19はONするのでノードNosc
にVbが供給される（Vosc=Vb）。このようにして、Va,Vb
のうち、先に供給される電源電圧あるいは両方供給され
ている場合にはVbを選択して出力する。
【００２６】図４において、20、22、23、25〜27はPチャネ
ルトランジスタ、21、24はNチャネルトランジスタであ
る。それぞれのサイズは、トランジスタ22、25はプルダ
ウン用で常に電流が流れるのでサイズは小さく、トラン
ジスタ20、21は両方ONしているときノードN1が"L"となる
ようにトランジスタ20は小さく、トランジスタ21は大き
くし、トランジスタ23、24は両方ONしているときにノー
ドN2がVaとなるようにトランジスタ24は小さく、トラン
ジスタ23は大きくし、トランジスタ26、27はノードNpomp
に電源電圧が十分供給できるように大きくしている。
ルトランジスタ、21、24はNチャネルトランジスタであ
る。それぞれのサイズは、トランジスタ22、25はプルダ
ウン用で常に電流が流れるのでサイズは小さく、トラン
ジスタ20、21は両方ONしているときノードN1が"L"となる
ようにトランジスタ20は小さく、トランジスタ21は大き
くし、トランジスタ23、24は両方ONしているときにノー
ドN2がVaとなるようにトランジスタ24は小さく、トラン
ジスタ23は大きくし、トランジスタ26、27はノードNpomp
に電源電圧が十分供給できるように大きくしている。
【００２７】Va,Vbどちらも供給されない場合、トラン
ジスタ22と25がノードNaとノードNbを共に"L"にする。
ジスタ22と25がノードNaとノードNbを共に"L"にする。
【００２８】Vaが先に供給される場合にはまず、ノード
Nbは"L"なのでトランジスタ24はOFFしている。Vaが供給
されることでトランジスタ23がNOするのでノードN2はVa
となりトランジスタ27をOFFする。また、ノードNaはVa
なのでトランジスタ21はONし、ノードN1は"L"となりト
ランジスタ26はONするのでノードNpompにVaが供給され
る（Vpomp=Va）。Vbが供給された後には、ノードNbはVb
なのでトランジスタ24はONするが、トランジスタ23のサ
イズが大きいのでノードN2はVaでトランジスタ27をOFF
する。また、Vbが供給されることでトランジスタ20はON
するが、トランジスタ21のサイズが大きいのでノードN1
は"L"でトランジスタ27をONするのでノードNpompにVaが
供給される（Vpomp=Va）。
Nbは"L"なのでトランジスタ24はOFFしている。Vaが供給
されることでトランジスタ23がNOするのでノードN2はVa
となりトランジスタ27をOFFする。また、ノードNaはVa
なのでトランジスタ21はONし、ノードN1は"L"となりト
ランジスタ26はONするのでノードNpompにVaが供給され
る（Vpomp=Va）。Vbが供給された後には、ノードNbはVb
なのでトランジスタ24はONするが、トランジスタ23のサ
イズが大きいのでノードN2はVaでトランジスタ27をOFF
する。また、Vbが供給されることでトランジスタ20はON
するが、トランジスタ21のサイズが大きいのでノードN1
は"L"でトランジスタ27をONするのでノードNpompにVaが
供給される（Vpomp=Va）。
【００２９】Vbが先に供給される場合にはまず、ノード
Naは"L"なのでトランジスタ21はOFFしている。Vbが供給
されることでトランジスタ20がNOするのでノードN1はVb
となりトランジスタ26をOFFする。また、ノードNbはVb
なのでトランジスタ24はONし、ノードN1は"L"となりト
ランジスタ27はONするのでノードNpompにVbが供給され
る（Vpomp=Vb）。Vaが供給された後には、Vaが供給され
ることでトランジスタ23はONするし、ノードN1はVaでト
ランジスタ27をOFFする。また、ノードNaはVaなのでト
ランジスタ21はONし、ノードN1は"L"でトランジスタ27
をONするのでノードNpompにVaが供給される（Vpomp=V
a）。このようにして、Va,Vbのうち、先に供給される電
源電圧あるいは両方供給されている場合にはVaを選択し
て出力する。
Naは"L"なのでトランジスタ21はOFFしている。Vbが供給
されることでトランジスタ20がNOするのでノードN1はVb
となりトランジスタ26をOFFする。また、ノードNbはVb
なのでトランジスタ24はONし、ノードN1は"L"となりト
ランジスタ27はONするのでノードNpompにVbが供給され
る（Vpomp=Vb）。Vaが供給された後には、Vaが供給され
ることでトランジスタ23はONするし、ノードN1はVaでト
ランジスタ27をOFFする。また、ノードNaはVaなのでト
ランジスタ21はONし、ノードN1は"L"でトランジスタ27
をONするのでノードNpompにVaが供給される（Vpomp=V
a）。このようにして、Va,Vbのうち、先に供給される電
源電圧あるいは両方供給されている場合にはVaを選択し
て出力する。
【００３０】図２の構成において、Vaが先に供給される
場合にはまず、Vb優先電圧発生回路8とVa優先電圧発生
回路9のどちらもVaを選択して出力し(Vosc=Vpomp=Va)、
基板電圧発生回路4を動作させ、基板電圧VBBを発生す
る。Vbが供給された後には、Vb優先電圧発生回路8はVb
(Vosc=Vb)を、Va優先電圧発生回路9はVa(Vpomp=Va)を選
択して出力するので、発振器5をVbで動作させ、レベル
シフタ6およびチャージポンプ回路7をVaで動作させて基
板電圧VBBを発生する。また、Vbが先に供給される場合
にはまず、Vb優先電圧発生回路8とVa優先電圧発生回路9
のどちらもVbを選択して出力し(Vosc=Vpomp=Vb)、基板
電圧発生回路4を動作させ、基板電圧VBBを発生する。Va
が供給された後には、Vb優先電圧発生回路8はVb(Vosc=V
b)を、Va優先電圧発生回路9はVa(Vpomp=Va)を選択して
出力するので、発振器5をVbで動作させ、レベルシフタ6
およびチャージポンプ回路7をVaで動作させて基板電圧V
BBを発生する。
場合にはまず、Vb優先電圧発生回路8とVa優先電圧発生
回路9のどちらもVaを選択して出力し(Vosc=Vpomp=Va)、
基板電圧発生回路4を動作させ、基板電圧VBBを発生す
る。Vbが供給された後には、Vb優先電圧発生回路8はVb
(Vosc=Vb)を、Va優先電圧発生回路9はVa(Vpomp=Va)を選
択して出力するので、発振器5をVbで動作させ、レベル
シフタ6およびチャージポンプ回路7をVaで動作させて基
板電圧VBBを発生する。また、Vbが先に供給される場合
にはまず、Vb優先電圧発生回路8とVa優先電圧発生回路9
のどちらもVbを選択して出力し(Vosc=Vpomp=Vb)、基板
電圧発生回路4を動作させ、基板電圧VBBを発生する。Va
が供給された後には、Vb優先電圧発生回路8はVb(Vosc=V
b)を、Va優先電圧発生回路9はVa(Vpomp=Va)を選択して
出力するので、発振器5をVbで動作させ、レベルシフタ6
およびチャージポンプ回路7をVaで動作させて基板電圧V
BBを発生する。
【００３１】ここで基板電圧発生回路4の動作におい
て、発振器5はパルス信号を発生するものであり、消費
電流を少なくするためには低電圧電源で動作させるのが
望ましい。一方、チャージポンプ回路7は基板を駆動す
るので高電圧で動作させ駆動能力を大きくすることが望
ましい。
て、発振器5はパルス信号を発生するものであり、消費
電流を少なくするためには低電圧電源で動作させるのが
望ましい。一方、チャージポンプ回路7は基板を駆動す
るので高電圧で動作させ駆動能力を大きくすることが望
ましい。
【００３２】従って図２の構成によれば、どちらの電源
電圧が先に供給された場合にも基板電圧発生回路4を動
作させることができると共に両方の電源電圧が供給され
た後は、発振器5は低電圧Vbで、レベルシフタ6およびチ
ャージポンプ回路7は高電圧Vaで動作する低消費電流か
つ高効率な基板電圧発生回路を実現することができる。
電圧が先に供給された場合にも基板電圧発生回路4を動
作させることができると共に両方の電源電圧が供給され
た後は、発振器5は低電圧Vbで、レベルシフタ6およびチ
ャージポンプ回路7は高電圧Vaで動作する低消費電流か
つ高効率な基板電圧発生回路を実現することができる。
【００３３】なお、本実施例ではVb優先電圧発生回路8
とVa優先電圧発生回路9を両方用いて、Va,Vbを基板電圧
発生回路４に供給したが、図６に示すように選択手段13
として、Vb優先電圧発生回路8叉はVa優先電圧発生回路9
を用いて半導体集積回路を構成しても、Va,Vbいずれの
電源電圧を供給した場合においても基板電圧を発生する
ことができるので、供給順序の制限をなくすことができ
る。
とVa優先電圧発生回路9を両方用いて、Va,Vbを基板電圧
発生回路４に供給したが、図６に示すように選択手段13
として、Vb優先電圧発生回路8叉はVa優先電圧発生回路9
を用いて半導体集積回路を構成しても、Va,Vbいずれの
電源電圧を供給した場合においても基板電圧を発生する
ことができるので、供給順序の制限をなくすことができ
る。
【００３４】
【発明の効果】以上のように、本発明によれば、複数電
源で動作する半導体集積回路において、複数の電源電圧
を順序制限することなく供給することができるので、本
発明の半導体集積回路を用いたシステムでの負担を軽減
することができる。
源で動作する半導体集積回路において、複数の電源電圧
を順序制限することなく供給することができるので、本
発明の半導体集積回路を用いたシステムでの負担を軽減
することができる。
【００３５】また、電圧レベルの異なる2電源を必要と
する半導体集積回路においては、供給順序制限のない2
電源対応の低消費電流かつ高効率な基板電圧発生回路を
実現することができるので、半導体集積回路の低消費電
力化に有効である。
する半導体集積回路においては、供給順序制限のない2
電源対応の低消費電流かつ高効率な基板電圧発生回路を
実現することができるので、半導体集積回路の低消費電
力化に有効である。
【図１】本発明の第１の実施例を示す基板電圧発生回路
を有する半導体集積回路の構成図
を有する半導体集積回路の構成図
【図２】本発明の第２の実施例を示す基板電圧発生回路
を有する半導体集積回路の構成図
を有する半導体集積回路の構成図
【図３】低電圧優先発生回路の具体回路構成図
【図４】高電圧優先発生回路の具体回路構成図
【図５】従来の基板電圧発生回路を有する半導体集積回
路の構成図
路の構成図
【図６】本発明の他実施例を示す基板電圧発生回路を有
する半導体集積回路の構成図
する半導体集積回路の構成図
1,2,4,10 基板電圧発生回路 5 発振器 6 レベルシフタ 7 チャージポンプ回路 8 低電圧優先発生回路 9 高電圧優先発生回路 13 選択手段
Claims (3)
- 【請求項１】複数の電源電圧供給端子と、前記複数種類
の電源電圧供給端子に対応した複数個の基板電圧発生回
路とを備えた半導体集積回路。 - 【請求項２】第1および第2の電源電圧供給端子と、前記
第1および第2の電源電圧供給端子から供給される電源電
圧のうち先に供給される電源電圧を選択し、前記第1お
よび第2の電源電圧供給端子から両方の電源電圧が供給
される場合は何れかを選択する選択手段と、前記選択手
段から出力される電源電圧を入力し、基板電圧を出力す
る基板電圧発生回路とを備えた半導体集積回路。 - 【請求項３】請求項２記載の選択手段は、第1および第2
の電源電圧供給端子から供給される電源電圧のうち先に
供給される電源電圧あるいは高い電源電圧を選択して出
力する高電圧優先発生回路および前記第1および第2の電
源電圧供給端子から供給される電源電圧のうち先に供給
される電源電圧あるいは低い電源電圧を選択して出力す
る低電圧優先発生回路からなる半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299532A JPH06204406A (ja) | 1992-11-10 | 1992-11-10 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4299532A JPH06204406A (ja) | 1992-11-10 | 1992-11-10 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204406A true JPH06204406A (ja) | 1994-07-22 |
Family
ID=17873826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4299532A Pending JPH06204406A (ja) | 1992-11-10 | 1992-11-10 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204406A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000339047A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
| US7079443B2 (en) | 1998-06-29 | 2006-07-18 | Fujitsu Limited | Semiconductor device |
| US10903829B2 (en) | 2019-06-18 | 2021-01-26 | Infineon Technologies Austria Ag | Switched capacitor driving circuits for power semiconductors |
-
1992
- 1992-11-10 JP JP4299532A patent/JPH06204406A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7079443B2 (en) | 1998-06-29 | 2006-07-18 | Fujitsu Limited | Semiconductor device |
| US7706209B2 (en) | 1998-06-29 | 2010-04-27 | Fujitsu Microelectronics Limited | Semiconductor memory device capable of driving non-selected word lines to a variable negative potential based on a bank access operation |
| JP2000339047A (ja) * | 1999-05-27 | 2000-12-08 | Hitachi Ltd | 半導体集積回路装置 |
| US10903829B2 (en) | 2019-06-18 | 2021-01-26 | Infineon Technologies Austria Ag | Switched capacitor driving circuits for power semiconductors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5872476A (en) | Level converter circuit generating a plurality of positive/negative voltages | |
| EP0292148A2 (en) | Charge pump circuitry having low saturation voltage and current-limited switch | |
| US20030062948A1 (en) | Semiconductor integrated circuit | |
| EP0669619A2 (en) | A semiconductor integrated circuit for generating an internal power source voltage with reduced potential changes | |
| TW200837525A (en) | Charge pump for generation of multiple output-voltage levels | |
| JP3123463B2 (ja) | レベル変換回路 | |
| CN107888179B (zh) | 半导体装置 | |
| JP2004355788A (ja) | 高電圧発生器 | |
| KR19990030115A (ko) | 3상태 논리 게이트 회로를 갖는 반도체 집적회로 | |
| US6759873B2 (en) | Reverse biasing logic circuit | |
| EP0594230B1 (en) | High efficiency n-channel charge pump | |
| JPH11261391A (ja) | 出力バッファ制御回路 | |
| US20050127977A1 (en) | Semiconductor device | |
| US5513091A (en) | Voltage transforming circuit | |
| US20050077951A1 (en) | High voltage switch circuit of semiconductor device | |
| KR100478866B1 (ko) | 저전력발진기 | |
| US6617916B1 (en) | Semiconductor integrated circuit | |
| US6847250B2 (en) | Pumping circuit for outputting program voltage and program verify voltage of different levels | |
| JPH06204406A (ja) | 半導体集積回路 | |
| US12088191B1 (en) | High side gate driver architecture | |
| KR100564584B1 (ko) | 별도의 전압 공급회로를 갖는 고전압 발생 장치 | |
| US7525369B2 (en) | Semiconductor circuit apparatus with voltage boost | |
| KR100251987B1 (ko) | 하나의 회로로 형성된 포지티브 및 네거티브 차지펌프로 사용이 가능한 차지펌핑회로 | |
| JPH07111314A (ja) | 半導体集積回路装置 | |
| JP6946531B2 (ja) | 半導体装置 |