JPH06204763A - 高入力インピーダンス回路とこれを用いた時定数回路 - Google Patents

Abstract

(57)【要約】 【目的】 高入力インピーダンス回路とこれを用いた時
定数回路を簡単な構成で小形かつ安価に得ること。 【構成】 信号源１と基準直流電圧源Ｅとの間に直列に
接続された第１および第２の受動素子Ｒ１，Ｒ２と、前
記信号源を入力端子に接続した信号処理回路４と、この
信号処理回路４の出力端子３と前記第１および第２の受
動素子Ｒ１，Ｒ２の接続部との間に接続された第３の受
動素子Ｒ３とを備えたこと。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は高入力インピーダンス回
路とこれを用いた時定数回路に関するものである。

【０００２】

【従来の技術】通常の非反転増幅回路では、入力抵抗値
はバイアス抵抗の値で決まることが多い。その一例を図
１２に示す。図１２において、１は入力端子、２は非反
転入力端子を入力端子１に接続した演算増幅器、３は出
力端子、Ｒ１１は入力端子１と基準直流電圧源であるア
ースＥ間に接続したバイアス抵抗器、Ｒ１２は演算増幅
器２の反転入力端子とアースＥ間に接続した抵抗、Ｒ１
３は演算増幅器２の反転入力端子と出力端子間に接続し
た抵抗である。

【０００３】上記の構成により、演算増幅器２の入力抵
抗が非常に大きい（ＦＥＴ入力であれば、ほぼ無限大と
みなすことができる）と、この非反転増幅回路の入力抵
抗値はバイアス抵抗Ｒ１１の抵抗値に等しい。

【０００４】上記非反転増幅回路では、図１３に示すよ
うに、キャパシタＣ１を入力端子１とバイアス抵抗Ｒ１
１の一端との間に接続して、時定数Ｃ１・Ｒ１１で決ま
るカットオフ周波数を有するハイパスフィルタを構成す
ることができる。

【０００５】

【発明が解決しようとする課題】しかしながら、図１３
に示すハイパスフィルタの低域カットオフ周波数ｆは、 ｆ＝１／（２πＣ１Ｒ１１） ・・・（１） の式により与えられるため、低域カットオフ周波数ｆを
１０ｋＨｚに設定しようとすると、時定数Ｃ１・Ｒ１１
はおよそ１６μｓとなる。仮に、Ｒ１１＝１ＭΩの場合
はＣ１≒１６ｐＦ、Ｒ１１＝１００ｋΩの場合はＣ１≒
１６０ｐＦという値が必要となる。

【０００６】したがって、非反転増幅回路をディスクリ
ート部品で構成する場合には特に支障はないが、集積回
路上でこの時定数を実現するには、抵抗、キャパシタの
両方またはいずれかが非反転増幅回路全体の何倍もの広
大な面積を占有し、チップサイズがきわめて大きくなっ
てしまう。

【０００７】そこで、このような場合、従来はキャパシ
タを外付けとすることが一般的であったが、これでは集
積回路化の利点がかなり損なわれてしまうという問題点
があった。

【０００８】本発明は上記のような問題点を解消した高
入力インピーダンス回路とこれを用いた時定数回路を簡
単な構成で小形かつ安価に得ることを目的とする。

【０００９】

【課題を解決するための手段】本発明は下記の構成から
なることを特徴とする高入力インピーダンス回路とこれ
を用いた時定数回路である。

【００１０】（１）信号源と基準直流電圧源との間に直
列に接続された第１および第２の受動素子と、前記信号
源を入力端子に接続した信号処理回路と、信号処理回路
の出力端子と前記第１および第２の受動素子の接続部と
の間に接続された第３の受動素子とを備えたことによ
り、大きな値のインピーダンス素子を使用することな
く、高入力インピーダンス回路を実現したものである。

【００１１】（２）信号源と基準直流電圧源との間に直
列に接続された第１および第２の受動素子と、前記信号
源を入力端子に接続した信号処理回路と、この信号処理
回路の出力端子と前記第１および第２の受動素子の接続
部との間に接続された第３の受動素子とを備え、前記第
１、第２、第３の受動素子が抵抗である上記高入力イン
ピーダンス回路の等価抵抗値とで時定数を得るキャパシ
タとを備えたことにより、大きな時定数をもつ時定数回
路を実現したものである。

【００１２】

【実施例】実施例１ 以下、本発明の実施例を図面について説明する。図１は
本発明の実施例を示す。本実施例が前記図１２に示す従
来例と異なる点は、演算増幅器２の非反転入力端子と基
準直流電圧源としてのアースＥ間にバイアス抵抗器Ｒ１
１を設ける代りに信号処理回路としてのバイアス回路５
を設けたものである。このバイアス回路５は図２に示す
ように、信号源である入力端子１とアースＥ間に直列に
接続された抵抗Ｒ１およびＲ２と、上記入力端子１に入
力端子を接続した増幅回路４と、この増幅回路４の出力
端子と前記直列抵抗Ｒ１、Ｒ２の接続点に接続した抵抗
Ｒ３とで構成されている。

【００１３】次に上記実施例１の作用について説明す
る。入力端子１の入力電圧をＶ１、増幅回路４の増幅度
をＡ、抵抗Ｒ１を流れる電流をｉ１、抵抗Ｒ３を流れる
電流をｉ３とすると、 Ｖ１＝Ｒ１ｉ１＋Ｒ２（ｉ１＋ｉ３） ・・・（２） ＡＶ１＝Ｒ３ｉ３＋Ｒ２（ｉ１＋ｉ３）・・・（３） となる。なお、増幅回路４の入力抵抗は無限大と仮定し
ている（ＦＥＴ入力であればほぼ無限大とみなすことが
できる）。

【００１４】これにより、入力抵抗Ｒｉｎ＝Ｖ１／ｉ１
は、

【００１５】

【数１】 と計算される。

【００１６】例えば、Ａ＝１のときを想定すると、 Ｒｉｎ＝Ｒ１＋Ｒ２＋Ｒ１Ｒ２／Ｒ３ ・・・（５） となり、抵抗Ｒ３の値を選定することによって、入力抵
抗Ｒｉｎは、論理上、最小で（Ｒ１＋Ｒ２）、最大で無
限大までの所望の値に設定することができるので、高入
力抵抗回路を実現することができる。

【００１７】また、（４）式より、Ａを１より大きく設
定した場合には、分母の（１−Ａ）Ｒ２が負になるた
め、通常は抵抗Ｒ３を大きく設定する必要がある。

【００１８】実施例２ 図３は上記の高入力抵抗回路を用いて低域阻止フィルタ
を構成した例を示すもので、基本的には前記図１３に示
す従来回路のバイアス抵抗Ｒ１１を上記バイアス回路５
に置き換えたものである。本実施例ではバッファ回路と
して演算増幅器６によるボルテージフォロワ（利得Ａ＝
１）を用いている。ここで、たとえば、抵抗Ｒ１，Ｒ
２，Ｒ３を、 Ｒ１＝Ｒ２＝２ｋΩ、Ｒ３＝１Ω に設定すれば、前記（５）式よりＲｉｎ＝４．００４Ｍ
Ωとなる。この結果、カットオフ周波数ｆを１０ｋＨｚ
にするためのキャパシタＣ１は、約４ｐＦですむことに
なり、抵抗、キャパシタとも大きな値が不必要となるた
め、集積回路内でこれらの素子が大きな面積を占めるよ
うなことはなくなる。バッファ回路はゲイン１で十分な
ので、図４のような簡単で基本的な回路構成の集積化演
算増幅器でよく、チップ内の占有面積は大きくならな
い。換言すれば、集積回路に適した構成であるというこ
とができる。

【００１９】なお、Ｒ３＝０の場合、回路構成がより簡
単なので、利用価値が高い。 実施例３ 上記の各実施例においては、各受動素子を抵抗とした場
合を示したが、一般的には図５のようにそれぞれインピ
ーダンスＺ１，Ｚ２，Ｚ３を有する受動素子と増幅器４
とでバイアス回路５を構成しても、その入力インピーダ
ンスは前記（４）式と同様に、

【００２０】

【数２】 となり、高入力インピーダンス回路を実現することがで
きる。たとえば各受動素子にインダクタを使用すれば、
高入力インダクタンス回路となる。

【００２１】このような高入力インピーダンス回路が有
効な装置の一つとして、レーザードップラ速度センサが
挙げられる。このレーザードップラ速度センサでは、受
光信号は図６のように、直流成分Ｄの上に所望の信号成
分Ｓが重畳された形になる。通常、被測定物は散乱光が
多いため、直流成分Ｄが大きく信号成分Ｓは相対的に小
さい。このため、次段でこのまま増幅すると、直流成分
で増幅回路が飽和してしまうことになり、段間には低域
阻止フィルタを設けることが必要となる。

【００２２】図７は本発明の高入力インピーダンス回路
をレーザードップラ速度センサに適用した回路例を示す
もので、フォトダイオードＤ１で受光された信号は、差
動増幅回路１１および抵抗Ｒ４で電圧に変換され、その
出力端子ａには図８に示すような信号が得られる。な
お、抵抗Ｒ４と並列に接続されたコンデンサＣ２は高周
波での安定性を確保するために付加されている。

【００２３】上記差動増幅回路１１の出力端子に前記図
２に示す低域阻止フィルタ回路をそのまま接続すること
によって、出力端子３には図９のように低域成分を除い
た信号を得ることができる。

【００２４】このような回路構成とすれば、上記で述べ
られた理由により、集積回路化（ワンチップ化）するこ
とが容易であり、かつ、低域阻止用のキャパシタを外部
に設ける必要がないため、従来にない非常に小型のレー
ザドップラ速度センサを実現することができる。

【００２５】次に、２段の低域阻止フィルタに応用した
例を図１０に示す。この回路では利得１のバッファ回路
６と、数個の抵抗Ｒ１〜Ｒ３と、コンデンサＣ１とから
なる２個の低減阻止フィルタ７，８を使用している。前
記（５）式にしたがって計算し等価回路図を描くと図１
１のようになる。このように、大きな抵抗値、特にＭΩ
単位の値になる場合や、大きな時定数が必要な場合に本
発明高入力インピーダンス回路を適用すると効果が顕著
となる。

【００２６】なお、以上の各実施例では、基準直流電圧
源が回路グラウンドになっているが、交流的に低インピ
ーダンスであればよく、回路グラウンドに限定されるも
のではないことは言うまでもない。

【００２７】

【発明の効果】以上説明したように、請求項１の発明に
よれば、任意に高入力インピーダンス回路を簡単な構成
で実現することができる。また、請求項２の発明によれ
ば、きわめて高い入力抵抗値を容易に実現できるので、
大きな時定数を有する時定数回路をごく小さな値のキャ
パシタを用いて簡単に実現することができる。

【００２８】したがって、大きな値の抵抗やキャパシタ
を使用しなくてもよいので、集積回路化が容易であり、
装置を小型化することができるなどの効果がある。

【図面の簡単な説明】

【図１】本発明の高入力インピーダンス回路を適用した
非反転増幅回路図。

【図２】本発明の高入力インピーダンス回路図。

【図３】本発明の時定数回路を適用した非反転増幅回路
図。

【図４】本発明の高入力インピーダンス回路を構成した
集積回路図。

【図５】本発明の高入力インピーダンス回路の他の実施
例を示す回路図。

【図６】レーザードップラ速度センサの受光部に入射さ
れる光強度図。

【図７】本発明の時定数回路をレーザードップラ速度セ
ンサに適用した回路図。

【図８】図７における回路のａ点の信号波形図。

【図９】図７における回路の出力端子３の信号波形図。

【図１０】本発明の時定数回路を２段用いた低域阻止フ
ィルタの回路図。

【図１１】図１０の等価回路図。

【図１２】従来のバイアス抵抗を含む非反転増幅回路
図。

【図１３】図１２の非反転増幅回路に低域阻止フィルタ
用キャパシタを追加した回路図。

【符号の説明】

１ 入力端子（信号源） ４ バッファ回路または増幅回路（信号処理回路） Ｒ１，Ｒ２，Ｒ３ 抵抗（受動素子） Ｚ１，Ｚ２，Ｚ３ インピーダンス（受動素子） Ｃ１，Ｃ２ キャパシタ（受動素子） Ｅ アース（基準直流電圧源）

───────────────────────────────────────────────────── フロントページの続き (72)発明者 金田 泰 東京都大田区下丸子３丁目30番２号 キヤ ノン株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 信号源と基準直流電圧源との間に直列に
   接続された第１および第２の受動素子と、前記信号源を
   入力端子に接続した信号処理回路と、この信号処理回路
   の出力端子と前記第１および第２の受動素子の接続部と
   の間に接続された第３の受動素子とを備えたことを特徴
   とする高入力インピーダンス回路。
2. 【請求項２】 前記信号処理回路はバッファ回路または
   増幅回路を用いることを特徴とする請求項１の高入力イ
   ンピーダンス回路。
3. 【請求項３】 信号源と基準直流電圧源との間に直列に
   接続された第１および第２の受動素子と、前記信号源を
   入力端子に接続した信号処理回路と、この信号処理回路
   の出力端子と前記第１および第２の受動素子の接続部と
   の間に接続された第３の受動素子とを備え、前記第１、
   第２、第３の受動素子が抵抗である上記高入力インピー
   ダンス回路の等価抵抗値とで時定数を得るキャパシタと
   を備えたことを特徴とする時定数回路。
4. 【請求項４】 前記信号処理回路はバッファ回路または
   増幅回路を用いることを特徴とする請求項３の時定数回
   路。