JPH06204880A - Δςモジュレータ - Google Patents
ΔςモジュレータInfo
- Publication number
- JPH06204880A JPH06204880A JP177993A JP177993A JPH06204880A JP H06204880 A JPH06204880 A JP H06204880A JP 177993 A JP177993 A JP 177993A JP 177993 A JP177993 A JP 177993A JP H06204880 A JPH06204880 A JP H06204880A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- conversion
- signals
- analog
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 33
- 230000010355 oscillation Effects 0.000 claims abstract description 25
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 230000010354 integration Effects 0.000 claims abstract description 7
- 238000013139 quantization Methods 0.000 abstract description 4
- 239000003990 capacitor Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000704 physical effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
応じた発振検出を行うことができ、正確なＡ／Ｄ変換を
行うことができるΔΣモジュレータを提供する。 【構成】 入力信号を積分する積分手段４〜７と、積分
手段の出力信号から１ビットのデジタル信号を出力する
量子化手段１１と、量子化手段の出力信号に基づいて第
１および第２のアナログ信号を出力する１ビットＤ／Ａ
変換手段１２と、第１および第２のアナログ信号を入力
信号に加算する加算手段８とを具えたΔΣモジュレータ
において、第１と第２のアナログ信号の差信号であるＡ
／Ｄ変換の出力範囲値とΔΣモジュレータが発振してい
るかを検出するために積分手段から取り出される信号と
の比を変換する変換手段１と、変換手段によって変換さ
れた出力範囲値と積分手段から取り出される信号とを比
較して発振検出を行う検出手段１４とを具えたことを特
徴とする
Description
に形成され、発振を効率的に検出することのできるΔΣ
モジュレータに関する。
に、被変換アナログ信号を積分する積分手段２１と、積
分手段２１の出力信号をアナログ基準値と比較して１ビ
ットのデジタル信号を出力する量子化手段２２と、量子
化手段２２の出力信号に基づいて第１および第２のアナ
ログ信号を出力する１ビットＤ／Ａ変換手段２３と、第
１および第２のアナログ信号を前記被変換アナログ信号
に加算する加算手段２４とからなる。
低周波域でのノイズ除去率を良くするため、積分器を縦
続接続して次数を高くすることがある。２次以上のΔΣ
モジュレータは、大入力信号に対して、あるいはステッ
プ状に急峻に変化する入力信号に対して回路内の状態変
数が発振する場合がある。このような場合、ΔΣモジュ
レータにおいては、ひとたび発振が発生するとその振幅
が次第に大きくなり、限られた電源電圧によって駆動さ
れているオペアンプ等の回路素子が線形な正常動作がで
きなくなり、ΔΣモジュレータとしての動作精度が失わ
れ、正常なＡ／Ｄ変換ができなくなる。また、発振開始
後、入力信号が正常値にもどっても、ΔΣモジュレータ
は発振を継続してしまうこともあり、この場合、発振を
検出して内部状態変数をリセットする必要がある。
振を開始するときの特徴としては、例えば正の過大信号
入力による場合は、最前段の積分器の出力が正方向に大
振幅を持つことによって発振を開始することがあり、ま
た逆に例えば、負の過大信号入力による場合は、最前段
の積分器の出力が負方向に大振幅を持つことによって発
振を開始することがある。
ための基準値は、トランジスタのしきい値等の半導体物
性上の値や該値を温度補償した固定値を用いていた。し
かしながら、Ａ／Ｄ変換範囲値を変更した場合に、正確
な発振検出をすることができなかった。
解消した発振検出装置を提供することにある。
本発明は、被変換アナログ信号を積分する積分手段と、
該積分手段の出力信号をアナログ基準値と比較して１ビ
ットのデジタル信号を出力する量子化手段と、該量子化
手段の出力信号に基づいて第１または第２のアナログ信
号を出力する１ビットＤ／Ａ変換手段と、前記第１また
は第２のアナログ信号を前記被変換アナログ信号に加算
する加算手段とを具えたΔΣモジュレータにおいて、前
記第１と第２のアナログ信号の差信号であるＡ／Ｄ変換
の出力範囲値とΔΣモジュレータが発振しているかを検
出するために前記積分手段から取り出される信号との比
を変換する変換手段と、該変換手段によって変換された
前記出力範囲値と前記積分手段から取り出される信号と
を比較して発振検出を行う検出手段とを具えたことを特
徴とする。
力コードおよび最大出力コードを得るための値を有し、
これらのアナログ信号の差信号がＡ／Ｄ変換範囲値とな
る。差信号は、例えば電圧，電流，電荷量等の形態で表
される。
素となる内部状態変数の振幅や挙動が、Ａ／Ｄ変換範囲
値に対して所定の関係で変化するため、発振を検出する
ための基準値をＡ／Ｄ変換範囲値に対して所定の関係と
なるように変換することにより、正確に発振検出を行え
る。
に説明する。図１は本発明をスイッチトキャパシタ回路
を持つ４次ΔΣモジュレータの発振検出に適用した実施
例を示す。図において、３は入力信号を入力する減衰器
である。４〜７は積分手段を構成する４個のカスケード
接続された第１〜第４の積分器であり、本実施例の積分
手段は４個の積分器が直列に接続されている。積分手段
としては、積分器を１個以上を用いることができ、直列
接続の他、並列接続やその組合せでもよい。９、１０は
本実施例の積分手段内における各積分器の出力を加算す
る加算器である。
しきい値で１または０に量子化する量子化器であり、Δ
Σモジュレータの出力信号を出力する。１２は量子化器
１１の出力信号に基づいてアナログ信号を正転、あるい
は反転して加算器８に出力する１ビットＤ／Ａ変換器で
ある。８は減衰器３の出力信号と１ビットＤ／Ａ変換器
１２を加算する加算器である。
係で変換する変換手段であり、本実施例ではＡ／Ｄ変換
範囲値の基準となるアナログ電圧と積分手段のうち第１
の積分器４の出力電圧との比を変換している。被検出信
号は、本実施例のように直列接続した場合には第１の積
分器４の出力電圧が望ましいが、他の信号、例えば第２
の積分器等でもよい。１４は変換手段１と第１の積分器
４を比較する比較手段である。
な部分の詳細な回路例である。図２に示すように減衰器
３は、コンデンサＣ１と、互いにノンオーバーラップな
クロックφ１およびφ２によって駆動される半導体スイ
ッチからなるスイッチトキャパシタ回路からなってお
り、同様に１ビットＤ／Ａ変換器は、コンデンサＣ２、
Ｃ３、クロックφ１、φ２、および量子化器１１によっ
て駆動される半導体スイッチからなるスイッチトキャパ
シタ回路からなっている。コンデンサＣ２、Ｃ３の容量
値は同一である。
５、クロックφ１、φ２によって駆動される半導体スイ
ッチからなるスイッチトキャパシタ回路である。このス
イッチトキャパシタ回路によってアナログ電圧は反転さ
れ、積分器４の出力信号は正転されるため、積分器４の
出力信号とアナログ電圧の比を電荷の差に変換すること
ができる。このとき、Ｃ４とＣ５の比によって、２つの
電圧の比が変換される。図２におけるＡ点とクロックφ
１、φ２の関係を図３に示す。クロックφ２によりスイ
ッチがオンとなり、次いでクロックφ１によりスイッチ
がオフとなる間が判定可能な時間である。この時間に上
記のの電荷差が比較手段である正負判定回路１４で判定
される。
＝４：５、サンプリングパルスφ１、φ２の周波数が５
１２ｋＨｚとする。アナログ電圧を＋２．５Ｖとする
と、Ａ／Ｄ変換範囲値は５．０Ｖとなる。このとき、第
１の積分器４の振幅最大値が１．５Ｖに調整されたと
し、２．０Ｖ以上のとき発振と判断し検出できるとす
る。上述のような回路においては、入力信号が＋３．０
Ｖ以上で発振を検出することができた。
わちＡ／Ｄ変換範囲値が２．５Ｖのとき、入力信号が＋
１．５Ｖ以上のとき発振を検出することができ、この検
出により、モジュレータの全ての状態変数をリセットす
ることで発振を阻止することができた。本発明の変換手
段としては、本実施例の他に予め定められた比例関係で
Ａ／Ｄ変換範囲値を変換することができるものが使用で
き、例えば、Ａ／Ｄ変換範囲値が電圧として入力される
場合、図４（Ａ）に示すように抵抗やコンデンサ等の素
子分割により電圧を変換することができる。また、図４
（Ｂ）に示すように、能動素子と抵抗により電圧変換し
てもよい。さらに、Ａ／Ｄ変換範囲値が電流として入力
される場合、図４（Ｃ）に示すように発振を検出しよう
とする入力電流値と、Ａ／Ｄ変換範囲値とをそれぞれカ
レントミラー回路で１：ｎ、１：ｍに変換し、それらを
加算してその電流値の正負を正負判定回路で判別しても
よい。
較器、電荷比較器等を使用でき、また信号形態を別信号
に変換した上で比較する比較器も使用できる。
／Ｄ変換範囲値を変更しても、その範囲に応じた発振検
出を行うことができ、しかも簡単な構成で上述の発振検
出を行うことができる。従って、占有面積が小さく、か
つ正確なＡ／Ｄ変換を行うことができるΔΣモジュレー
タを提供することができる。
る。
Claims (1)
- 【請求項１】 被変換アナログ信号を積分する積分手段
と、該積分手段の出力信号をアナログ基準値と比較して
１ビットのデジタル信号を出力する量子化手段と、該量
子化手段の出力信号に基づいて第１または第２のアナロ
グ信号を出力する１ビットＤ／Ａ変換手段と、前記第１
または第２のアナログ信号を前記被変換アナログ信号に
加算する加算手段とを具えたΔΣモジュレータにおい
て、前記第１と第２のアナログ信号の差信号であるＡ／
Ｄ変換の出力範囲値とΔΣモジュレータが発振している
かを検出するために前記積分手段から取り出される信号
との比を変換する変換手段と、該変換手段によって変換
された前記出力範囲値と前記積分手段から取り出される
信号とを比較して発振検出を行う検出手段とを具えたこ
とを特徴とするΔΣモジュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00177993A JP3192256B2 (ja) | 1993-01-08 | 1993-01-08 | Δςモジュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00177993A JP3192256B2 (ja) | 1993-01-08 | 1993-01-08 | Δςモジュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204880A true JPH06204880A (ja) | 1994-07-22 |
| JP3192256B2 JP3192256B2 (ja) | 2001-07-23 |
Family
ID=11511068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00177993A Expired - Lifetime JP3192256B2 (ja) | 1993-01-08 | 1993-01-08 | Δςモジュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3192256B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ |
| US7609187B2 (en) | 2005-02-10 | 2009-10-27 | National University Corporation Nagoya University | ΔΣ modulator and ΔΣ analog-digital converter |
| JP2014112775A (ja) * | 2012-12-05 | 2014-06-19 | Asahi Kasei Electronics Co Ltd | カスケードδς変調器及びそのデジタル−アナログ変換器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4680295B2 (ja) | 2006-10-13 | 2011-05-11 | パナソニック株式会社 | Δς型変調器を搭載する半導体装置及び半導体システム |
-
1993
- 1993-01-08 JP JP00177993A patent/JP3192256B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003198374A (ja) * | 2001-12-25 | 2003-07-11 | Mitsubishi Electric Corp | Δςモジュレータ、ａ／ｄコンバータおよびｄ／ａコンバータ |
| US7609187B2 (en) | 2005-02-10 | 2009-10-27 | National University Corporation Nagoya University | ΔΣ modulator and ΔΣ analog-digital converter |
| JP2014112775A (ja) * | 2012-12-05 | 2014-06-19 | Asahi Kasei Electronics Co Ltd | カスケードδς変調器及びそのデジタル−アナログ変換器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3192256B2 (ja) | 2001-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6356085B1 (en) | Method and apparatus for converting capacitance to voltage | |
| US4999634A (en) | Integratable switched-capacitor sigma-delta modulator | |
| US5659314A (en) | Delta sigma modulator using a switched capacitor | |
| US6999014B2 (en) | Incremental-delta analogue-to-digital conversion | |
| JP2787445B2 (ja) | デルタ−シグマ変調を使用するアナログ−ディジタル変換器 | |
| US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
| JP2009540656A (ja) | Ａ−ｄ変換装置およびその方法 | |
| CN110163015B (zh) | 乘法器电路、对应的设备和方法 | |
| US6768436B1 (en) | Method and circuit resetting delta sigma modulator | |
| CN113726328A (zh) | 基于闭环振荡器的传感器接口电路 | |
| US9787320B1 (en) | Methods and apparatus for an analog-to-digital converter | |
| US11196441B2 (en) | Sensor device including a capacitive charge output device connected to an A/D converter | |
| JP3192256B2 (ja) | Δςモジュレータ | |
| JP3731334B2 (ja) | 変調器およびオーバサンプル形ａ／ｄ変換器 | |
| JPH08162960A (ja) | Δςディジタル／アナログ変換器 | |
| JP3226657B2 (ja) | Δςモジュレータ | |
| JP3143240B2 (ja) | 発振検出装置 | |
| JP2004165905A (ja) | 半導体集積回路 | |
| Vera et al. | Optimal reconfiguration instant in ΣΔ Modulators | |
| JP2006333053A (ja) | アナログデジタル変換器 | |
| JPS62165281A (ja) | 積分回路 | |
| JPH0528129U (ja) | ２重積分型ａ／ｄ変換器 | |
| JP6371646B2 (ja) | 帰還型パルス幅変調器 | |
| RU2802872C1 (ru) | Интегрирующий аналого-цифровой преобразователь | |
| JP4856659B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010508 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080525 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090525 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100525 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110525 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120525 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130525 Year of fee payment: 12 |