JPH06208507A

JPH06208507A - キャッシュメモリシステム

Info

Publication number: JPH06208507A
Application number: JP5002761A
Authority: JP
Inventors: Takaharu Makino; 宇晴牧野
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1993-01-11
Filing date: 1993-01-11
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】あるラインのブロックデータが主記憶内のデ
ータと一致しているとき、そのラインのブロックデータ
が他のキャッシュメモリに共有されている状態と共有さ
れていない状態とに場合分けし、共有バスのトラフィッ
クを減少させる。【構成】キャッシュメモリ１３−１に格納されている
あるラインのブロックデータが主記憶１５内のデータと
一致しているとき、そのラインのブロックデータが他の
キャッシュメモリ１３−２または１３−３に共有されて
いる状態をＣＬＥＡＮ−ＳＨＡＲＥＤ状態とし、共有さ
れていない状態をＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態
とする。そして、ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態
のラインにライトヒットしたときには、共有バス１６に
は無効化要求を発行しない。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数のプロセッサが各
々のキャッシュメモリを備えた密結合マルチプロセッサ
システムにおいて、各プロセッサ毎に設けられた各キャ
ッシュメモリ間のコヒーレンスを制御するキャッシュメ
モリシステムに関する。

【０００２】

【従来の技術】シングル・プロセッサ構成のワークステ
ーションの性能向上に限界が見え始めたことにより、マ
ルチプロセッサ構成のワークステーションの開発が、近
年盛んになっている。

【０００３】マルチプロセッサシステムは、マルチプロ
セッサ間結合方式により、密結合マルチプロセッサシス
テムと疎結合マルチプロセッサシステムに分類される。
密結合マルチプロセッサでは、全てのプロセッサが共有
バスを介して共通にアクセスできる共有メモリをシステ
ムに用意し、この共有メモリに情報を共有することによ
って、各マルチプロセッサ間で通信を行う。このような
バス結合型の密結合マルチプロセッサシステムでは、共
有バスに対するトラフィックの増加による性能低下を抑
止するために、各プロセッサが私用のキャッシュメモリ
を備えるマルチキャッシュ構成が標準的になりつつあ
る。

【０００４】キャッシュメモリは、プロセッサと主記憶
の間に配置される高速、小容量のメモリであり、このキ
ャッシュメモリ内に頻繁に繰り返しアクセスされる命令
コードやデータ（ブロックデータ）を記憶させることに
より、低速の主記憶に対するアクセスを低減し、システ
ム全体の処理能力を高めることができる。上記密結合マ
ルチプロセッサシステムでは、上記主記憶に該当するの
が共有メモリとなる。

【０００５】ところで、シングルプロセッサ構成のシス
テムにおいては、データの統一性はキャッシュメモリ
（以下、キャッシュと呼ぶ）と主記憶との間でのみ考慮
すればよく、これはキャッシュに書き込まれたデータを
正確に主記憶に書き戻すことにより実現される。

【０００６】このための方式には、ライトスルー方式と
ライトバック方式（コピーバック方式またはストアイン
方式とも呼ぶ）の２種類がある。前者はキャッシュに書
き込むと同時に主記憶のブロックデータも更新する。こ
れに対し、後者は他のブロックデータが主記憶からキャ
ッシュへ読み出されることにより、書き込みの起こった
ブロックデータがキャッシュから追い出される（リプレ
イスされる）とき、その内容を主記憶へブロック単位で
書き戻す。

【０００７】上記２つの方式の優劣を比較した場合、キ
ャッシュの１つのブロックデータに対し、書き込みが集
中的に行われるときはライトバック方式が有利であり、
あまり書き込みが頻繁でなく、リプレイスが多いときに
はライトスルー方式が有利となる傾向がある。

【０００８】ところが、上記マルチキャッシュ構成の密
結合型マルチプロセッサシステムでは同一のブロックデ
ータのコピーが複数のキャッシュも存在する可能性があ
るため、あるブロックデータの更新が行われた場合、主
記憶だけでなく他のキャッシュメモリにもそのことを知
らせて、システム内のブロックデータの統一性を保つ必
要がある。このためには、システム全体で、制御の取り
決めを行う必要があり、この取り決めをキャッシュコヒ
ーレンスプロトコルという。

【０００９】このようなコヒーレンスプロトコルを実現
するためには、、それぞれのキャッシュが、共有バス上
を流れる他のプロセッサのトランザクションを絶えず監
視し、自己に影響を及ぼす要求を検出して、キャッシュ
コヒーレンスを維持する機能が必要となる。このような
機能をスヌープ機能と呼び、この機能を持つキャッシュ
をスヌーピングキャッシュと呼ぶ。

【００１０】共有バス結合型の密結合マルチプロセッサ
システムでは、共有バスがクリティカル資源となるの
で、システム性能を最大とするためには、各々のプロセ
ッサの共有バスに対する要求（バス要求）を最小にする
ことが必要である。すなわち、キャッシュのヒット率よ
りも、むしろバストラフィックが小さくなるようなキャ
ッシュコヒーレンスプロトコルが望ましい。

【００１１】このため、キャッシュコヒーレンス問題の
解決とともにバストラフィックの軽減を意図した各種の
プロトコルが提案され、それらのプロトコルでのシステ
ム性能への影響がいろいろ調べられている。この結果、
バス要求の頻度が高いライトスルー方式に代わって、ラ
イトバック方式を基本とした、より複雑なプロトコルへ
と変遷してきている。

【００１２】コピーバック方式（ライトバック方式）で
は、あるキャッシュメモリの内容を書き換えたとき、す
ぐには共有メモリの書き換えを行わず、必要に迫られた
ときのみ更新する。すなわち、コピーバック方式におい
ては、キャッシュに対するデータの書き込み時にヒット
（ライトヒットまたはストアヒット）しても、そのデー
タを共有する他のキャッシュメモリが存在しなければ上
記共有バスへのアクセスは行わず、そのため共有バスへ
のアクセスの回数が減少してシステム全体のスループッ
トが高くなる。

【００１３】ところで、このようなコピーバック方式を
採用したプロトコルは、無効化型（ブロードキャスト無
効化型）と書き込み放送型（ブロードキャスト更新型）
に分けられる。

【００１４】無効化型は、あるキャッシュでデータの書
き込みが起こって、そのデータを共有している他のキャ
ッシュとの間にデータの矛盾が起きた場合、上記キャッ
シュのみに上記データを残して他のキャッシュが記憶し
ているまだ更新されていない上記データ（旧データ）を
無効にしてしまう方法である。これに対して書き込み放
送型は、あるキャッシュでデータの書き込みが起こった
場合、他のキャッシュに対してその書き込みデータを放
送（通知）して、当該キャッシュ間で上記書き込みデー
タのコピーレンスを維持する。

【００１５】また、無効化型は、あるキャッシュに対す
るデータ書き込み毎に、常にその書き込みデータを主記
憶へ書き戻す主記憶書き戻し型と、あるキャッシュデー
タの書き込みが起こっても出来る限りキャッシュ間で上
記書き込みデータを転送して、キャッシュ間でのデータ
のコヒーレンスを維持するキャッシュ間転送型に分けら
れる。

【００１６】ライトスルー方式ではキャッシュの状態は
無効と有効の２状態だけで管理できるが、コピーバック
方式ではプロトコルによって複雑な制御を行うため、キ
ャッシュに格納されるブロックデータを管理するために
は、きめの細かい情報が必要になる。

【００１７】上記無効化型で、かつキャッシュ間転送型
のプロトコルの代表的なものの１つにバークレイ（Ｂｅ
ｒｋｅｌｅｙ）プロトコルがある。このバークレイプロ
トコルにおいては、キャッシュ内の１ブロックのデータ
を格納する各ラインの状態（ラインステート）は、以下
に示す４状態のうちいずれかをとる。

【００１８】ＩＮＶＡＬＩＤ（無効）：ラインには、有
効なブロックデータが格納されていない。ＣＬＥＡＮ−ＳＨＡＲＥＤ：ラインには、有効なブロッ
クデータが格納されている。そして、他のスヌーピング
キャッシュにも当該ラインのブロックデータと同一のブ
ロックデータが格納されている可能性があり、かつその
当該ラインのブロックデータと主記憶内のブロックデー
タとは一致している。

【００１９】ＤＩＲＴＹ−ＳＨＡＲＥＤ：ラインには、
有効なブロックデータが格納されている。そして、他の
スヌーピングキャッシュにも当該ラインのブロックデー
タと同一のブロックデータが格納されている可能性があ
り、かつその当該ラインのブロックデータと主記憶内の
ブロックデータとは一致していない。ＤＩＲＴＹ−ＥＸＣＬＵＤＩＶＥ：ラインには、有効な
ブロックデータが格納されている。そして、他のスヌー
ピングキャッシュには当該ラインのブロックデータと同
一のブロックデータは格納されておらず、かつその当該
ラインのブロックデータは主記憶のブロックデータと一
致していない。

【００２０】これら４種類のライン状態（ラインステー
ト）は、各ラインのブロックデータの状態を示す状態フ
ラグとして、各ラインに設けらるタグ情報の一部として
各ライン内に格納される。

【００２１】ここで、上記タグ情報を、ブロックデータ
がスヌーピングキャッシュ内に格納されたときのライン
の構成を示す図５を参照しながら説明する。各ライン
は、同図に示すように、１ブロックのデータを格納する
成るデータ部１３ｂと、そのブロックデータに係わる情
報が書き込まれているタグ部１３ａとから構成される。

【００２２】タグ部１３ａは、状態フラグとアドレスと
からなる。この状態フラグは、そのラインに格納されて
いるブロックデータが有効か無効か、上記ブロックデー
タの内容が主記憶１５内の対応ブロックデータと一致し
ているか否か、上記ブロックデータと同一のブロックデ
ータが他のスヌーピングキャッシュに格納されているか
否かという条件に応じて上記４種類のライン状態の中の
いずれか１つに設定される。また、アドレスは、そのラ
インに格納されているブロックデータの先頭ワードのデ
ータの主記憶１５上でのアドレスに設定される。

【００２３】そして、各スヌーピングキャッシュは共有
バスを監視し、その共有バス上に出力されるライトまた
はロードされるデータのアドレスを取り込み、上記タグ
部のアドレスを参照することにより、その取り込んだア
ドレスのデータを自分が格納しているか否かを判別し、
自分が格納しているデータに対するアクセスが、他のス
ヌーピングキャッシュにより行われたか否かを検出でき
る。

【００２４】データ部１３ｂには、他のスヌーピングキ
ャッシュまたは主記憶１５からコピーしたブロックデー
タが格納されている。このデータ部１３ｂのサイズすな
わちブロックデータのデータ長は、各システムによって
最適な長さに決められる。

【００２５】上述のようにして、そのタグ部１３ａの状
態フラグで表される各ラインのライン状態は、システム
立ち上げ時に上記状態フラグをＩＮＶＡＬＩＤとするこ
とにより、無効状態に初期設定される。そして、以後各
ラインは、以下に示す状態遷移条件により、他のライン
状態へ遷移する。

【００２６】以下に、７種類の状態遷移条件を示す。プロセッサロードヒット：プロセッサのロード要求（リ
ード）に対して、自分のスヌーピングキャッシュがヒッ
トした場合。（ＰｒｏｃＬｏａｄＨｉｔ）プロセッサストアヒット：プロセッサのストア要求（ラ
イト）に対して、自分のスヌーピングキャッシュがヒッ
トした場合。（ＰｒｏｃＳｔｏｒｅＨｉｔ）プロセッサロードミス：プロセッサのロード要求に対し
て、自分のスヌーピングキャッシュがミスした場合。
（ＰｒｏｃＬｏａｄＭｉｓｓ）プロセッサストアミス：プロセッサのストア要求に対し
て、自分のスヌーピングキャッシュがミスした場合。
（ＰｒｏｃＳｔｏｒｅＭｉｓｓ）バス無効化：他のプロセッサのスヌーピングキャッシュ
が、共有バスを介してラインの無効化要求を発行した場
合。（ＢｕｓＩｎｖａｌｉｄａｔｅ）バスロードミス：他のプロセッサのスヌーピングキャッ
シュでプロセッサロードミスが発生した場合。（Ｂｕｓ
ＬｏａｄＭｉｓｓ）バスストアミス：他のプロセッサのスヌーピングキャッ
シュでプロセッサストアミスが発生した場合。（Ｂｕｓ
ＳｔｏｒｅＭｉｓｓ）これらの状態遷移条件が発生したときの動作及びライン
の状態遷移については後述する。

【００２７】次に、図６に、上記バークレイプロトコル
が使用されているシステムのブロック図を示す。ここで
は、例として、３個のプロセッサから成る密結合型マル
チプロセッサシステムを採り上げて説明する。

【００２８】同図において、各プロセッサ１１−１〜１
１−３は、共有バス１６を介して共有メモリ（ここで
は、主記憶１５）に接続されている。また、各プロセッ
サ１１−１〜１１−３は、共有バス１６との間に、それ
ぞれ前記スヌープ機能を有するスヌーピングキャッシュ
１２−１〜１２−３を有している。

【００２９】スヌーピングキャッシュ１２−１〜１２−
３は、キャッシュメモリ１３−１〜１３−３とキャッシ
ュコントローラ１４−１〜１４−３から成っている。キ
ャッシュメモリ１３−１〜１３−３は、例えば高速ＳＲ
ＡＭ等から成り、プロセッサ１１−１〜１１−３がアク
セスした主記憶１５内の情報をコピーして一時的に格納
する。

【００３０】キャッシュコントローラ１４−１〜１４−
３は、自己に接続されたのプロセッサ１１−１〜１１−
３から主記憶１５へのアクセスを受信し、そのアクセス
すべきデータが自分のキャッシュメモリ１３−１〜１３
−３内に格納されているか否かを判別する。そして、格
納されている場合には自分のキャッシュメモリ１３−１
〜１３−３内の該当データにリードまたはライト等を行
い、格納されていない場合には主記憶１５または他のキ
ャッシュにアクセスを行う。また、キャッシュコントロ
ーラ１４−１〜１４−３は上記スヌープ機能を実行し、
常に共有バス１６上の主記憶１５に対するアドレス信
号，リード信号，及びライト信号，さらには他のスヌー
ピングキャッシュから発行される無効化要求信号等を監
視している。そして、自分のキャッシュメモリ１３−１
〜１３−３内に格納されているデータのアドレス信号が
共有バス１６上に出力された場合には、他のスヌーピン
グキャッシュに対する上記アドレス信号のデータの供給
や上記アドレス信号のデータを含むラインの無効化等の
処理を行う。

【００３１】主記憶１５は、各プロセッサ１１−１〜１
１−３の共有メモリであり、例えばＲＡＭ等から成る。
そして、各プロセッサ１１−１〜１１−３で共有される
ＯＳ（オペレーティングシステム）やアプリケーション
プログラム、さらには、互いに通信するための情報等を
格納している。

【００３２】共有バス（システムバス）１６は、主記憶
１５にアドレスを供給するアドレスバス、主記憶１５に
対する読み出し／書き込みデータを転送するデータバ
ス、及び主記憶１５に対するデータの読み出し／書き込
み用の制御信号や上記無効化要求信号が出力されるコン
トロールバスとから構成される。この共有バス１６の使
用権の調停は、例えばバスアービタによって行われる。

【００３３】上記構成の密結合型マルチプロセッサシス
テムにおいて、キャッシュへのヒット，ミスの判定は、
上記タグ部１３ａの情報に基づいて行われる。例えば、
プロセッサ１１−１が主記憶１５にアクセスすると、キ
ャッシュコントローラ１４−１は、上記主記憶１５への
アクセス先のアドレスとキャッシュメモリ１３−１のタ
グ部１３ａの格納アドレスとから、キャッシュメモリ１
３−１内に上記アクセス先アドレスのデータ（アクセス
データ）を含むブロックデータを有するラインが存在す
る場合、キャッシュコントローラ１４−１は、主記憶１
５へアクセスすることなく上記ブロックデータ内の上記
アクセスデータにアクセスする（ヒット）。一方、キャ
ッシュメモリ１３−１内に上記アクセスデータを含むブ
ロックデータを有するラインが存在しなかった場合は
（ミス）、キャッシュコントローラ１４−１は、共有バ
ス１６上のアドレスバスへ上記アクセスデータのアドレ
ス信号を出力する。

【００３４】次に、図７〜図９を参照しながら、バーク
レイプロトコルにおけるラインの状態遷移を説明する。
図７，図８は、バークレイプロトコルにおけるラインの
状態遷移表である。

【００３５】同図において、左端の列が、あるラインの
現在の状態を表しており、その状態のラインに対して前
述の状態遷移条件が発生した場合に遷移する新しいライ
ン状態を右端の列に示してある。また、上記状態遷移条
件が発生したときの共有バス上の動作を、要求スヌーピ
ングキャッシュ（共有バス１６上に後述する各種要求を
出力するスヌーピングキャッシュ）によるものと、他の
スヌーピングキャッシュ（上記要求スヌーピングキャッ
シュの出力要求をスヌープするキャッシュ）によるもの
とに分けて示してある。

【００３６】また、図９は、バークレイプロトコルにお
けるライン状態遷移図である。同図において、実線は、
プロセッサロードヒット，プロセッサストアヒット，プ
ロセッサロードミス，及びプロセッサストアミスに対応
し、各プロセッサが自分のキャッシュに対するアクセス
に起因する遷移条件を表す。一方、破線は、バス無効
化，バスロードミス，及びバスストアミスに対応し、他
のキャッシュから共有バス１６上に発行されたライン状
態情報に基づく遷移条件を表す。また、矢印の方向は状
態遷移の方向を表し、例えば、現在ＤＩＲＴＹ−ＳＨＡ
ＲＥＤの状態になっているラインに対して自分のプロセ
ッサからのアクセスがプロセッサストアヒットすると、
上記ラインはＤＩＲＴＹ−ＥＸＣＬＵＤＩＶＥ状態へ遷
移することが示されている。

【００３７】次に、上記状態遷移の動作を、より詳しく
説明する。まず、プロセッサ１１−１がスヌーピングキ
ャッシュ１２−１内のキャッシュメモリ１３−１にプロ
セッサロードヒットした場合、スヌーピングキャッシュ
１２−１はそのヒットしたラインのブロックデータの中
の該当データをプロセッサ１１−１に供給する。この場
合、上記ラインのブロックデータは、変化しないので，
キャッシュコントローラ１４−１は、共有バス１６上に
は何ら要求を発行しない。また、上記ヒットされたライ
ンの状態遷移も起こらない。

【００３８】次に、プロセッサ１１−１がスヌーピング
キャッシュ１２−１内のキャッシュメモリ１３−１にプ
ロセッサストアヒットした場合、そのヒットしたライン
のブロックデータの内容を書き換えるが、主記憶１５の
内容は更新しない。

【００３９】この場合、上記ヒットされたラインがＤＩ
ＲＴＹ−ＥＸＣＬＵＤＩＶＥ状態であったときは、その
ヒットされたラインのブロックデータは主記憶１５内の
データと一致しておらず、またそのヒットされたライン
のブロックデータは，他のキャッシュメモリ１３−２，
１３−３に共有されていないので、キャッシュコントロ
ーラ１４−１は、共有バス１６を介して何ら要求を発行
しない。したがって、この場合も、上記ヒットされたラ
インの状態遷移は起こらない。

【００４０】一方、上記ヒットされたラインがＣＬＥＡ
Ｎ−ＳＨＡＲＥＤ状態またはＤＩＲＴＹ−ＳＨＡＲＥＤ
状態であったときには、上記ブロックデータの書き換え
により、そのヒットされたラインのブロックデータは、
他のキャッシュメモリ１３−２または１３−３に共有さ
れていた同一ブロックのデータと一致しなくなる。この
ため、キャッシュコントローラ１４−１は、共有バス１
６の使用権を獲得し、共有バス１６を介して他のスヌー
ピングキャッシュ１２−２，１２−３に対して、上記ヒ
ットされたラインのブロックデータと同一ブロックのデ
ータを無効にするように指示する無効化要求（バス無効
化）と上記ヒットしたラインのブロックデータの先頭ア
ドレス信号を発行する。この無効化要求を受けて、スヌ
ーピングキャッシュ１２−２または１２−３は、該当ラ
インをＩＮＶＬＩＤ状態にする。したがって、上記ヒッ
トされたラインのブロックデータは他のキャッシュメモ
リ１３−２，１３−３に共有されなくなり、かつ、主記
憶１５の内容と一致しなくなり（ＣＬＥＡＮ−ＳＨＡＲ
ＥＤ状態のとき）、そのヒットされたラインはＤＩＲＴ
Ｙ−ＥＸＣＬＵＤＩＶＥ状態に遷移する。

【００４１】次に、プロセッサ１１−１がスヌーピング
キャッシュ１２−１内のキャッシュメモリ１３−１にプ
ロセッサロードミスした場合、キャッシュコントローラ
１４−１は共有バス１６の使用権を獲得し、共有バス１
６上にロードミス要求（バスロードミス）とアクセス要
求先のアドレス信号を発行する。

【００４２】このとき、他のキャッシュメモリ１３−２
または１３−３内において、上記プロセッサ１１−１の
アクセス要求先のアドレスのデータを含むブロックデー
タを格納しているラインがあり、そのラインがＤＩＲＴ
Ｙ−ＳＨＡＲＥＤ状態またはＤＩＲＴＹ−ＥＸＣＬＵＤ
ＩＶＥ状態であった場合には、他のキャッシュメモリ１
３−２または１３−３は、そのラインに格納されている
ブロックデータをキャッシュメモリ１３−１へ供給す
る。

【００４３】一方、上記他のキャッシュメモリ１３−
２，１３−３の上記ラインがその他の状態のとき、また
は他のキャッシュメモリ１３−２，１３−３に上記ブロ
ックデータを格納しているラインが無いときには、キャ
ッシュメモリ１３−１は、主記憶１５から上記ブロック
データをロードする。そして、このとき、キャッシュメ
モリ１３−１に無効化されたＩＮＶＡＬＩＤ状態のライ
ンが無く、コピーバックの必要が生じた場合には、スヌ
ーピングキャッシュ１２−１は、キャッシュメモリ１３
−１から追い出すラインのブロックデータを主記憶１５
に書き戻す。

【００４４】この結果、上記２通りのいずれの場合で
も、キャッシュメモリ１３−１内でプロセッサロードミ
スしたラインは、ＣＬＥＡＮ−ＳＨＡＲＥＤ状態へ遷移
する。次に、プロセッサ１１−１がスヌーピングキャッ
シュ１２−１内のキャッシュメモリ１３−１にプロセッ
サストアミスした場合、キャッシュコントローラ１４−
１は共有バス１６の使用権を獲得し、その共有バス１６
を介してストアミス要求（バスストアミス）並びにアク
セス先のアドレス信号をを発行する。

【００４５】他のキャッシュメモリ１３−２または１３
−３において、プロセッサ１１−１が発行したアクセス
先アドレスのデータを含むブロックデータを有するライ
ンがあり、そのラインの状態がＩＮＶＡＬＩＤ状態、ま
たはＣＬＥＡＮ−ＳＨＡＲＥＤ状態であった場合にはブ
ロックデータは主記憶１５からキャッシュメモリ１３−
１へ転送される。そして、このとき、キャッシュメモリ
１３−１に無効化されたＩＮＶＡＬＩＤ状態のラインが
無く、コピーバックの必要が生じた場合には、スヌーピ
ングキャッシュ１２−１は、キャッシュメモリ１３−１
から追い出すラインのブロックデータを主記憶１５に書
き戻す。

【００４６】一方、上記ラインの状態が、ＤＩＲＴＹ−
ＥＸＣＬＵＤＩＶＥ状態またはＤＩＲＴＹ−ＳＨＡＲＥ
Ｄ状態であった場合は、ブロックデータは上記キャッシ
ュメモリ１３−２または１３−３からキャッシュメモリ
１３−１へ転送される。この後、スヌーピングキャッシ
ュ１２−１は、共有バス１６を介して、他のスヌーピン
グキャッシュ１２−２または１２−３に無効化要求を発
行する。これにより他のキャッシュメモリ１３−２また
は１３−３内の上記ラインは無効化（ＩＮＶＡＬＩＤ状
態）され、キャッシュメモリ１３−１内でプロセッサス
トアミスしたラインは、ＤＩＲＴＹ−ＥＸＣＬＵＤＩＶ
Ｅ状態へ遷移する。

【００４７】ところで、他のスヌーピングキャッシュが
上述の遷移条件により共有バスを介してバス無効化要求
を発行した場合、スヌーピングキャッシュのキャッシュ
コントローラは、共有バス１６上に出力されているアド
レス信号を参照して、自分のキャッシュメモリ内にその
無効化要求に対応するブロックデータと同一ブロックの
データを有するラインが存在するか否かをチェックす
る。そして、存在する場合には、そのラインをＩＮＶＡ
ＬＩＤ状態にする。

【００４８】このようにして、バークレイプロトコル
は、一時的に各キャッシュと主記憶との間でその内容が
一致しない場合を補償している。

【００４９】

【発明が解決しようとする課題】ところで、密結合マル
チプロセッサシステムにおける無効化／キャッシュ間転
送型のバークレイプロトコルにおいては、上述したよう
にあるプロセッサが自分のキャッシュメモリにプロセッ
サストアヒット（ライトヒット）したとき、主記憶の内
容は更新せずに、他のキャッシュメモリ内に存在する、
上記ヒットしたラインのブロックデータと同一ブロック
のデータを有するラインを無効化させる。この無効化
は、前述したように、上記ヒットしたラインの状態がＣ
ＬＥＡＮ−ＳＨＡＲＥＤ状態またはＤＩＲＴＹ−ＳＨＡ
ＲＥＤ状態のとき、すなわち上記ヒットしたラインのブ
ロックデータと同一ブロックのデータを有するラインが
他のキャッシュメモリに格納されている可能性がある場
合にのみ実行している。

【００５０】ここで、バークレイプロトコルにおけるＣ
ＬＥＡＮ−ＳＨＡＲＥＤ状態とは、前述したように、他
のキャッシュにも当該ラインのデータと同一ブロックの
データが格納されている可能性があり、その当該ライン
のデータと主記憶のデータとが一致している状態であ
る。このように、当該ラインのブロックデータが他のキ
ャッシュメモリに共有されているか否かは厳密には問わ
れておらず、ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態も包
含している。

【００５１】したがって、バークレイプロトコルでは、
ＣＬＥＡＮ−ＳＨＡＲＥＤ状態のラインにプロセッサス
トアヒットすると、そのヒットされたラインのブロック
データと同一ブロックのデータが他のキャッシュメモリ
内に格納されていないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶ状
態にあった場合にも、上記プロセッサのキャッシュコン
トローラが共有バスの使用権を獲得し、その共有バスを
介して他のスヌーピングキャッシュに無効化要求を発行
してしまう。このような無効化要求の発行は、キャッシ
ュメモリ間のコヒーレンスを補償するために必要では無
いことに加えて、共有バスのトラフィックを無駄に増加
させてしまうのみである。

【００５２】一般に、密結合型マルチプロセッサシステ
ムにおいては、あるキャッシュメモリに格納されている
あるラインのブロックデータは、他のキャッシュメモリ
に共有されることは比較的少なく、他のキャッシュメモ
リとは排他的な状態（ＥＸＣＬＵＳＩＶＥ）となる場合
の方が多い。換言すれば、バークレイプロトコルにおい
て、ＣＬＥＡＮ−ＳＨＡＲＥＤ状態にあるラインのう
ち、大部分のラインのブロックデータは他のキャッシュ
メモリに共有されていないＣＬＥＡＮ−ＥＸＣＬＵＳＩ
ＶＥ状態のデータである。したがって、バークレイプロ
トコルを用いたキャッシュメモリシステムにおいては、
このようなＣＬＥＡＮ−ＳＨＡＲＥＤ状態のラインにプ
ロセッサストアヒットしたとき、かなり多くの無駄な無
効化要求が共有バス上に発行され、このことにより共有
バスのトラフィックが著しく増加してしまい、システム
全体のスループットを低下させてしまう。

【００５３】この原因は、あるラインのブロックデータ
が主記憶のデータと一致しているときに、そのラインの
ブロックデータが他のキャッシュメモリに共有されてい
ないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態をライン状態
（ラインステート）として設けていないためであると考
えられる。

【００５４】してみれば、あるラインのブロックデータ
が主記憶のデータと一致しているときに、そのラインの
ブロックデータが他のキャッシュメモリに共有されてい
るＣＬＥＡＮ−ＳＨＡＲＥＤ状態と共有されていないＣ
ＬＥＡＮ−ＥＸＣＬＵＳＩＶ状態との２つのライン状態
に場合分けし、その共有されていないＣＬＥＡＮ−ＥＸ
ＣＬＵＳＩＶ状態のラインにプロセッサストアヒットし
た場合には共有バスに対して無効化要求を発行しないよ
うにすれば、共有バスのトラフィックを減少でき、密結
合型のマルチプロセッサシステムの性能を向上させるこ
とが可能になることは明らかでる。

【００５５】この発明の課題は、あるラインのブロック
データが主記憶のデータと一致しているときに、そのラ
インのブロックデータが他のキャッシュメモリに共有さ
れているＣＬＥＡＮ−ＳＨＡＲＥＤ状態と共有されてい
ないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶ状態との２つのライ
ン状態に場合分けし、その共有されていないＣＬＥＡＮ
−ＥＸＣＬＵＳＩＶ状態のラインにプロセッサストアヒ
ットした場合には共有バスに対して無効化要求を発行し
ないようにすることである。

【００５６】

【課題を解決するための手段】本発明は、複数のプロセ
ッサが各々スヌープ機能付のキャッシュメモリを有し、
該キャッシュメモリどうしが共有バスで接続され、さら
に該共有バスに前記複数のプロセッサが共通にアクセス
できる共有メモリが接続されている密結合マルチプロセ
ッサシステムにおけるキャッシュコヒーレンス制御を行
うキャッシュメモリシステムを前提とする。

【００５７】そして、キャッシュメモリに格納されてい
るブロックデータを格納するあるラインは、そのブロッ
クデータが共有メモリ内の同一ブロックのデータと一致
しているときに、そのブロックデータが他のキャッシュ
メモリにも存在する可能性のあるＣＬＥＡＮ−ＳＨＡＲ
ＥＤ状態か、または前記あるブロックデータが他のいず
れのキャッシュメモリにも存在しないＣＬＥＡＮ−ＥＸ
ＣＬＵＳＩＶＥ状態のいずれか一方のライン状態をと
り、前記ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態となって
いるラインのブロックデータにライトヒットしたときに
は、そのラインを格納しているキャッシュメモリは、前
記共有バスに無効化要求を発行しない。

【００５８】

【作用】キャッシュコヒーレンスプロトコルを採用した
キャッシュメモリシステムにおいて、あるラインのブロ
ックデータが共有メモリ内の同一ブロックのデータと一
致し、かつそのラインのブロックデータと同一のブロッ
クデータが他のキャッシュメモリに格納されている状態
をＣＬＥＡＮ−ＳＨＡＲＥＤ状態と定義する。

【００５９】また、あるラインのブロックデータが共有
メモリ内の同一ブロックのデータと一致し、かつそのラ
インのブロックデータと同一のブロックデータが他のい
ずれのキャッシュメモリにも格納されていない状態をＣ
ＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態と定義する。

【００６０】そして、上記ＣＬＥＡＮ−ＳＨＡＲＥＤ状
態のラインにライトヒットした場合、そのヒットされた
ラインを格納しているキャッシュメモリは、上記共有バ
スに無効化要求を発行し、他のキャッシュメモリ内に格
納されている上記ヒットされたラインのブロックデータ
と同一ブロックのデータを格納しているラインを無効化
する。

【００６１】一方、上記ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶ
Ｅ状態のラインにライトヒットした場合、他のキャッシ
ュメモリにはそのヒットされたラインのブロックデータ
と同一ブロックのデータは存在しないので、そのヒット
されたラインを格納しているキャッシュメモリは、上記
共有バスには無効化要求を発行しない。

【００６２】従って、あるラインのブロックデータが主
記憶のデータと一致しているときに、そのラインのブロ
ックデータが他のキャッシュメモリに共有されているＣ
ＬＥＡＮ−ＳＨＡＲＥＤ状態と共有されていないＣＬＥ
ＡＮ−ＥＸＣＬＵＳＩＶ状態との２つのライン状態に場
合分けし、その共有されていないＣＬＥＡＮ−ＥＸＣＬ
ＵＳＩＶ状態のラインにプロセッサストアヒットした場
合には共有バスに対して無効化要求を発行しないように
することができる。

【００６３】

【実施例】以下、一実施例を図１乃至図４を参照しなが
ら説明する。まずはじめに、本発明の実施例における、
キャッシュメモリ内に格納されるラインのブロックデー
タの状態について説明する。

【００６４】本実施例におけるキャッシュメモリ内に格
納されるラインのブロックデータの状態は、上述したバ
ークレープロトコルと同様に、そのラインが有効か無効
か、そのラインのブロックデータが主記憶内の同一ブロ
ックのデータと一致しているか否か、及びそのラインの
ブロックデータと同一ブロックのデータが他のキャッシ
ュメモリに格納されているか否かという状態の組み合わ
せに応じてある１つの状態をとる。

【００６５】このようなライン状態（ラインステート）
として、上記のバークレイプロトコルを用いたシステム
においては、ＩＮＶＡＬＩＤ，ＣＬＥＡＮ−ＳＨＡＲＥ
Ｄ，ＤＩＲＴＹ−ＳＨＡＲＥＤ，及びＤＩＲＴＹ−ＥＸ
ＣＬＵＤＩＶＥの４状態が定義されていたが、本実施例
のプロトコルにおいては、上記４つのライン状態に、さ
らにＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥという状態を加
え、５つのライン状態でキャッシュメモリと主記憶間の
コヒーレンスを制御する。

【００６６】このＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態
は、あるキャッシュメモリ内に格納されているあるライ
ンのブロックデータが主記憶内の同一ブロックのデータ
と一致し、かつ、そのラインのブロックデータと同一ブ
ロックのデータが他のキャッシュメモリには格納されて
いない状態である。

【００６７】すなわち、本実施例におけるＣＬＥＡＮ−
ＳＨＡＲＥＤ状態は、上記バークレイプロトコルにおけ
るＣＬＥＡＮ−ＳＨＡＲＥＤ状態とは異なり、上記ある
ラインのブロックデータが主記憶内の同一ブロックのデ
ータと一致し、かつ、そのラインのブロックデータと同
一ブロックのデータが他のいずれのキャッシュメモリに
も格納されていない状態（ＣＬＥＡＮ−ＥＸＣＬＵＳＩ
ＶＥ状態）は含まない。

【００６８】換言すれば、あるラインのブロックデータ
が主記憶内の同一ブロックのデータと一致していると
き、そのラインのブロックデータが他のキャッシュメモ
リにも共有されているか否かに応じて、ＣＬＥＡＮ−Ｓ
ＨＡＲＥＤ状態とＣＬＥＡＮ−ＥＸＣＬＵＸＩＶＥ状態
の２つに場合分けしている。

【００６９】尚、その他の３つのライン状態、すなわ
ち、ＩＮＶＡＬＩＤ状態，ＤＩＲＴＹ−ＳＨＡＲＥＤ状
態，及びＤＩＲＴＹ−ＥＸＣＬＵＤＩＶＥ状態は、上記
バークレイプロトコルと同様に定義される。

【００７０】キャッシュメモリ内の各ラインの基本的な
構成は、従来技術の一例として説明した図５に示す構成
となる。ここで、本実施例と上記バークレイプロトコル
との差異は、本実施例においては、ライン状態として５
つの状態存在するので、状態フラグは少なくとも３ビッ
ト必要になることである。

【００７１】次に、本発明の一実施例の密結合型マルチ
プロセッサシステムの構成を、図１に示す。同図におい
て、従来例を説明するために用いた前記図６のブロック
と同一のブロックには、同一の符号を付与しており、一
部機能が異なるものについては同一の符号に“′”を付
加している図１に示す密結合型マルチプロセッサシステムの構成で
は、前記図６に示す従来の構成に加えて、新たに専用信
号線（Shared信号線）１７が設けられている。この専用
信号線１７は、各スヌーピングキャッシュ１２−１〜１
２−３の各キャッシュコントローラ１４−１′〜１４−
３′に接続されており、各キャッシュコントローラ１４
−１′〜１４−３′は、共有バス１６上にあるスヌーピ
ングキャッシュ１２−ｉ（ｉ＝１，２，３）がロードミ
ス要求を発行したとき、他のスヌーピングキャッシュ１
２−ｊ（ｉ≠ｊ；ｊ＝１，２，３）は、そのロードミス
が発生したブロックデータと同一ブロックのデータを格
納しているラインが存在するか否かを上記要求キャッシ
ュに通知するためのShared信号を出力するためのもので
ある。

【００７２】この場合、上記他のスヌーピングキャッシ
ュは、同一ブロックのデータが存在する場合には、上記
Shared信号をアサートにし、存在しない場合にはネゲー
トにする。

【００７３】次に、プロセッサ１１−１〜１１−３が主
記憶１５（共有メモリ）にアクセスしたときの、キャッ
シュメモリ内のラインの状態遷移について、図２，図３
及び図４を参照しながら、上記バークレイプロトコルと
の相違を中心に説明する。

【００７４】図２，３は、本実施例における、ラインの
状態遷移及び各スヌーピングキャッシュ１２−１′〜１
２−３′の動作をを説明する図である。また、図４は、
本実施例における、ラインの状態遷移図である。

【００７５】まず、プロセッサ１１−１がスヌープキャ
ッシュ１２−１′内のキャッシュメモリ１３−１にプロ
セッサロードヒット（リードヒット）した場合は、上記
バークレイプロトコルと同様である。すなわち、プロセ
ッサ１１−１がキャッシュメモリ１３−１に格納されて
いたブロックデータを読み出し、キャッシュコントロー
ラ１４−１′は共有バス１６に対して何ら要求を発行せ
ず、上記ヒットされたラインは状態遷移しない。

【００７６】次に、プロセッサ１１−１がスヌープキャ
ッシュ１２−１′内のキャッシュメモリ１３−１にプロ
セッサストアヒット（ライトヒット）した場合、そのヒ
ットされたラインのブロックデータと同一ブロックのデ
ータが他のキャッシュメモリ１３−２または１３−３に
格納されているとき、すなわち上記ヒットされたライン
がＣＬＥＡＮ−ＳＨＡＲＥＤ状態またはＤＩＲＴＹ−Ｓ
ＨＡＲＥＤ状態のときは、上記バークレイプロトコルと
同様である。すなわち、キャッシュコントローラ１４−
１′が共有バス１６の使用権を獲得し、その共有バス１
６′を介して他のスヌーピングキャッシュ１２−２′，
１２−３′に無効化要求を発行して上記他のスヌーピン
グキャッシュ１２−２′または１２−３′のキャッシュ
メモリ１３−２または１３−３内の上記ヒットしたブロ
ックデータと同一ブロックデータを格納しているライン
を無効化（ＩＮＶＡＬＩＤ状態）させる。

【００７７】また、上記ヒットされたラインがＤＩＲＴ
Ｙ−ＥＸＣＬＵＤＩＶＥ状態のときも、上記バークレイ
プロトコルと同様である。すなわち、キャッシュコント
ローラ１４−１′は共有バス１６に対して何ら要求を発
行しない。

【００７８】一方、ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状
態のラインにプロセッサストアヒットしたときには、キ
ャッシュコントローラ１４−１′は、そのヒットされた
ラインの状態フラグを参照して、そのヒットされたライ
ンのブロックデータと同一ブロックのデータが他のキャ
ッシュメモリ１３−２及び１３−３には存在しないと判
断する。そして、キャッシュコントローラ１４−１′
は、他のスヌーピングキャッシュ１２−２′及び１２−
３′に対して無効化要求を発行する必要がないと判断
し、共有バス１６に対して何ら要求を発行しない。

【００７９】このように、あるキャッシュメモリに格納
されているあるラインのブロックデータが主記憶１５内
のデータと一致している（ＣＬＥＡＮ）ラインにプロセ
ッサストアヒットした場合、そのヒットされたラインの
状態がそのラインのブロックデータが他のキャッシュメ
モリに共有されているＣＬＥＡＮ−ＳＨＡＲＥＤ状態と
共有されていないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態
とに分けて設定するようにしたので、上記ＣＬＥＡＮ−
ＳＨＡＲＥＤ状態のときは共有バス１６上に無効化要求
を発行するが、上記ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状
態のときは共有バス１６上には無効化要求を発行しない
ようにすることが可能になった。この結果、不必要な無
効化要求を頻繁に発行して共有バス１６のトラフィック
を増加することを防止することが可能になっている。

【００８０】また、プロセッサ１１−１がスヌーピング
キャッシュ１２−１′内のキャッシュメモリ１３−１に
プロセッサロードミスした場合、キャッシュコントロー
ラ１４’−１は共有バス１６の使用権を獲得し、その共
有バス１６を介してロードミス要求（バスロードミス）
を発行する。

【００８１】すると、他のスヌーピングキャッシュ１２
−２′，１２−３′のキャッシュコントローラ１４−
２′，１４−３′は、共有バス１６上に発行されたキャ
ッシュコントローラ１４−１′の上記ロードミス要求を
検出する。そして、このロードミス要求を検出すると、
キャッシュコントローラ１４−２′，１４−３′は、各
々のキャッシュメモリ１３−２，１３−３内に、プロセ
ッサ１１−１がアクセスしたアドレス（このアドレス信
号も共有バス１６上から取り込む）に対応するアドレス
のデータを含むブロックデータ（該当ブロックデータ）
が有効な状態で格納されているか否か調べる。

【００８２】そして、上記該当ブロックデータが有効な
状態で格納されている場合には、キャッシュコントロー
ラ１４−２′または１４−３′は、上記専用信号線１７
上に出力されるShared信号をアサートする。各キャッシ
ュコントローラ１４−２′，１４−３′から出力される
Shared信号は、ワイヤーＯＲされる。したがって、少な
くとも１つのキャッシュコントローラ、すなわち、少な
くとも１４−２′または１４−３′のいずれか一方でも
Shared信号をアサートすれば、ロードミス要求を発行し
たキャッシュコントローラ１４−１′は上記Shared信号
がアサートになったことを検出し、該当ブロックデータ
が他のキャッシュメモリ１３−２または１３−３に共有
されていることを認識できる。

【００８３】上記ロードミス要求によって生じるプロセ
ッサ１１−１への該当ブロックデータの転送は、上記Sh
ared信号をアサートしたキャッシュコントローラ１４−
２′または１４−３′に管理されているキャッシュメモ
リ１３−２または１３−３内の該当ブロックデータのラ
イン状態によって異なる。すなわち、上記ラインのブロ
ックデータが主記憶１５内の同一ブロックのデータと一
致しているＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態，また
はＣＬＥＡＮ−ＳＨＡＲＥＤ状態のときは、該当ブロッ
クデータは主記憶１５からスヌーピングキャッシュ１２
−１′へ転送され、上記ラインのブロックデータが主記
憶１５内の同一ブロックのデータと一致していないＤＩ
ＲＴＹ−ＥＸＣＬＵＤＩＶＥ状態，またはＤＩＲＴＹ−
ＳＨＡＲＥＤ状態であれば、他のスヌーピングキャッシ
ュ１２−２′または１２−３′がそのラインの該当ブロ
ックデータをスヌーピングキャッシュ１２−１′に転送
する。この後、上記転送されたブロックデータはキャッ
シュメモリ１３−１内の当該ラインに、ＣＬＥＡＮ−Ｓ
ＨＡＲＥＤ状態として格納される。

【００８４】尚、スヌーピングキャッシュからの転送の
方が、主記憶からの転送よりも高速であるシステムの場
合には、ＣＬＡＥＮ−ＥＸＣＬＵＳＩＶＥ状態またはＣ
ＬＥＡ−ＳＨＡＲＥＤ状態であってもスヌーピングキャ
ッシュ間でブロックデータの転送を行う方が望ましい。

【００８５】一方、他のキャッシュメモリ１３−２，１
３−３内に、プロセッサ１１−１がアクセスしたアドレ
スのデータを含む該当ブロックデータが格納されていな
い場合、あるいは該当するブロックデータが無効状態
（ＩＮＶＡＬＩＤ）の場合は、キャッシュコントローラ
１４−２′，１４−３′は、専用信号線１７上に出力す
るShared信号をネゲートにして自己のキャッシュメモリ
１３−２，１３−３内に、該当ブロックデータが無い旨
を通知する。他のすべてのキャッシュコントローラ１４
−２′及び１４−３′がShared信号をネゲートすること
により、キャッシュコントローラ１４−１′は、該当ブ
ロックデータが他のいずれのキャッシュメモリ１３−
２，１３−３にも共有されていないことを認識する。こ
のときのスヌーピングキャッシュ１２−１への該当ブロ
ックデータの転送は主記憶１５から行われ、その後、キ
ャッシュメモリ１３−１内のその該当ブロックデータが
格納されたラインは、ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ
状態となる。

【００８６】プロセッサ１１−１がスヌーピングキャッ
シュ１２−１′内のキャッシュメモリ１３−１にプロセ
ッサストアミスした場合は、従来例と同様なブロックデ
ータ転送が行われ、キャッシュメモリ１３−１に格納さ
れるブロックデータのライン状態は、ＤＩＲＴＹ−ＥＸ
ＣＬＵＤＩＶＥ状態になる。

【００８７】最後に、あるラインがＣＬＥＡＮ−ＥＸＣ
ＬＵＳＩＶＥ状態であるときに、他のキャッシュコント
ローラからロードミス要求，ストアミス要求を受けた場
合について説明する。

【００８８】まず、他のスヌーピングキャッシュ１２−
２′または１２−３′においてプロセッサロードミスが
発生した場合、キャッシュコントローラ１４−１′は共
有バス１６上に出力された他のスヌーピングキャッシュ
１２−２′または１２−３′からのロードミス要求を検
出すると、自分のキャッシュメモリ１３−１に該当ブロ
ックデータが格納されているか否かをタグ部のアドレス
を検索して判断し、格納されている場合には、タグ部の
状態フラグを検索する。そして、キャッシュコントロー
ラ１４−１′は、現在のライン状態がＣＬＥＡＮ−ＥＸ
ＣＬＵＳＩＶＥ状態であると認識すると、専用信号線１
７上に出力するShared信号をアサートにする。その後、
上記該当ブロックデータのラインの状態を、ＣＬＥＡＮ
−ＥＸＣＬＵＳＩＶＥ状態からＣＬＥＡＮ−ＳＨＡＲＥ
Ｄ状態へ遷移させる。

【００８９】次に、他のスヌーピングキャッシュ１２−
２′または１２−３′においてプロセッサストアミスが
発生した場合、キャッシュコントローラ１４−１′は共
有バス１６上に出力された他のスヌーピングキャッシュ
１２−２′または１２−３′からのストアミス要求を検
出すると、自分のキャッシュメモリ１３−１に該当ブロ
ックデータが格納されているか否かを判断し、格納され
ている場合には、そのブロックデータが格納されている
ラインを無効にするために、ＣＬＥＡＮ−ＥＸＣＬＵＳ
ＩＶＥ状態からＩＮＶＡＬＩＤ状態へ遷移させる。

【００９０】以上説明した以外の状態遷移条件での動作
は、上記バークレイプロトコルを採用した密結合型マル
チプロセッサシステムと同じである。尚、メモリの構成
は、上記実施例に限定されることなく、ブロックデータ
のみを格納するメモリと、そのメモリに格納されている
ブロックデータのアドレス及び状態を管理するディレク
トリテーブルとから成る構成にしてもよい。この様な構
成には、フルアソシアティブ方式、ダイレクトマップ方
式、セットアソシアティブ方式等がある。

【００９１】

【発明の効果】この発明によれば、あるラインのブロッ
クデータが主記憶のデータと一致しているときに、その
ラインのブロックデータが他のキャッシュメモリに共有
されているＣＬＥＡＮ−ＳＨＡＲＥＤ状態と共有されて
いないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶ状態との２つのラ
イン状態に場合分けし、その共有されていないＣＬＥＡ
Ｎ−ＥＸＣＬＵＳＩＶ状態のラインにプロセッサストア
ヒットした場合には共有バスに対して無効化要求を発行
しないようにしたので、共有バスのトラフィックを減少
させることができ、密結合型マルチプロセッサシステム
の性能を向上さ背ることが可能になる。

【図面の簡単な説明】

【図１】本発明のキャッシュメモリシステムのブロック
図である。

【図２】本発明のキャッシュメモリシステムにおける、
ラインの状態遷移、及び各キャッシュメモリの動作を説
明する図（その１）である。

【図３】本発明のキャッシュメモリシステムにおける、
ラインの状態遷移、及び各キャッシュメモリの動作を説
明する図（その２）である。

【図４】本発明のキャッシュメモリシステムににおけ
る、ラインの状態遷移図である。

【図５】従来のキャッシュメモリシステムのブロック図
である。

【図６】キャッシュメモリに格納されるラインの構成例
を示す図である。

【図７】従来のバークレイプロトコルを用いたキャッシ
ュメモリシステムにおける、ラインの状態遷移、及び各
キャッシュメモリの動作をを説明する図（その１）であ
る。

【図８】従来のバークレイプロトコルを用いたキャッシ
ュメモリシステムにおける、ラインの状態遷移、及び各
キャッシュメモリの動作をを説明する図（その２）であ
る。

【図９】従来のバークレイプロトコルを用いたキャッシ
ュメモリシステムにおける、ラインの状態遷移図であ
る。

【符号の説明】

１１−１〜１１−３プロセッサ１２−１′〜１２−３′ スヌーピングキャッシュ１３−１〜１３−３キャッシュメモリ１４−１′〜１４−３′ キャッシュコントローラ１５主記憶１６共有バス１７専用信号線

Claims

【特許請求の範囲】

【請求項１】複数のプロセッサが各々スヌープ機能付の
キャッシュメモリを有し、該キャッシュメモリどうしが
共有バスで接続され、さらに該共有バスに前記複数のプ
ロセッサが共通にアクセスできる共有メモリが接続され
ている密結合マルチプロセッサシステムにおけるキャッ
シュコヒーレンス制御を行うキャッシュメモリシステム
において、キャッシュメモリに格納されているブロックデータを格
納するあるラインは、そのブロックデータが共有メモリ
内の同一ブロックのデータと一致しているときに、その
ブロックデータが他のキャッシュメモリにも存在する可
能性のあるＣＬＥＡＮ−ＳＨＡＲＥＤ状態か、または前
記あるブロックデータが他のいずれのキャッシュメモリ
にも存在しないＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態の
いずれか一方のライン状態をとり、前記ＣＬＥＡＮ−ＥＸＣＬＵＳＩＶＥ状態となっている
ラインのブロックデータにライトヒットしたときには、
そのラインを格納しているキャッシュメモリは、前記共
有バスに無効化要求を発行しないことを特徴とするキャ
ッシュメモリシステム。