JPH06208511A - ページ・フレームのデータを保護する方法 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、すべてのデータ取り出しおよびペ
ージ全体書き出し操作に際し、ページ・フレーム上の以
前のデータを新ユーザまたはプログラムから保護するた
めに行われる実アドレスページ・フレーム上へのゼロ
（またはその他の文字)書き込みの必要性を除去するこ
とを目的とする。 【構成】 仮想アドレスから実アドレスへの変換を制御
するために使用されるページ・テーブル・エントリにペ
ージ初期化状態ビットならびに主記憶装置または拡張記
憶装置への実ページ対応状態を制御するフィールドを設
ける。また、実ページ・フレームへのアクセスを仮想的
に代替するための書式フレームを設ける。これらの新機
軸の制御ビット、フィールドおよびページ・フレームを
活用して、ページ・フレーム上の従前データの保護を維
持しながら効率的かつ経済的ページ変換プロセスを実現
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はページ転送機能を使用す
るコンピュータ・システムにおける仮想アドレス指定機
能におけるページ・フレーム割り当てと初期化の改良に
関する。

【０００２】

【従来の技術】コンピュータ・システムにおける処理装
置は通常仮想記憶域におけるデータの読み書きを仮想ア
ドレスを用いて行う。これは実記憶域の実アドレス側対
応ページ・フレームのデータを読み書きすることによっ
て実行される。実アドレス側対応ページ・フレームはユ
ーザの仮想アドレス空間における要求ページ仮想アドレ
スの変換によって獲得される。ＩＢＭ ＥＳＡ／３９０
アーキテクチャにおいては仮想アドレスはユーザ仮想記
憶域においてバイト単位に位置決めされているデータを
アクセスするよう設計されており、このバイト単位位置
は実アドレス側対応ページ・フレームにおいてバイト単
位でアクセスされる。ＥＳＡ／３９０ページ・フレーム
各々は４０９６バイト記憶域を有する記憶域の１単位で
ある。バイト・アドレス機能を使用する実アドレス側対
応ページ・フレームは２の１２乗(すなわち４０９６)の
整数倍バイト単位でアドレスされているページ境界に基
づいて主記憶装置に位置決めされている。

【０００３】仮想アドレス空間における各仮想ページは
ページ・テーブル・エントリ (以下ＰＴＥと呼ぶ）によ
ってシステム内で管理される。各ＰＴＥには対象となる
仮想ページに対応する主記憶域内の実アドレス側対応ペ
ージ・フレームの実アドレスを持つフィールドがある。
ＩＢＭ ＥＳＡ／３９０アーキテクチャにおいては、Ｐ
ＴＥの実アドレスフィールドは「ページ・フレーム実ア
ドレス」(ＰＦＲＡ)フィールドと呼ばれる。ＰＴＥにけ
る実アドレス側対応 ＰＦ フラッグ・ビット（「無効」
または「有効」フラッグ・ビットと呼ばれる）の状態は
実アドレス側対応 ＰＦ が割り当てられているか否かを
を示す。実アドレス側対応 ＰＦが対応する二つの媒体
のいずれかに割り当てられていることを表すために２個
の実アドレス側対応フラッグ・ビットがある。

【０００４】ある処理装置が仮想ページにアクセス要求
を行い、ＰＴＥの対応フラッグ・ビットが実アドレス側
対応ページが存在しないことを示す場合はページフォー
ルトが発生し、オペレーティングシステム(以下ＯＳと
呼ぶ)に対しページフォールト割り込みを発生させる。
この場合、ＯＳは処理装置に代わってページ・フレーム
を割り当てて、対応する仮想アドレスを表示するＰＴＥ
のＰＦＲＡに実アドレスを書き込み、実アドレス側対応
ページ・フレームが仮想アドレスを裏打ちするために
割り当てられていることを示すよう対応フラッグ・ビッ
トを設定する。

【０００５】ページ・アクセスの時点でのＯＳによる仮
想ページに対する実アドレス側対応ページの割り当ては
「デマンドページング」と呼ばれるが、「ページフォー
ルト」発生の場合の実アドレス側対応ページ・フレーム
割り当てについても同様に呼ばれる。

【０００６】仮想ページへの実アドレス側対応ページ・
フレームの割り当ての際新たに割り当てられるページ・
フレームの初期化の一部としてデータ保護のためそのペ
ージ・フレームの内容はすべて消去され、前ユーザのデ
ータを新ユーザがアクセスすることを不可能とする。新
たなページ・フレームユーザは当該ページ・フレームの
前ユーザのデータに関しいかなる特権も有しないことと
される。

【０００７】このようなデータ保護の必要性をシステム
内で解決するための伝統的方法は当該ページ・フレーム
内に既に書き込まれている可能性のある以前のデータを
すべて破壊するためページ・フレーム全体にゼロを書き
込む(またはある特定の文字を繰り返し書き込む)ことに
よってページ・フレームを初期化するというものであ
る。この方法では、各ページ・フレームの割り当てが新
たに行われる毎に4096バイトを書き込むという消去プロ
セスは、ページ・フレームの割り付けが多くのメーンフ
レームでは頻繁に行われることから、コストのかかるプ
ロセスである。ページ・フレームのユーザがもはやそれ
を必要としなくなった時は常に(例えばユーザのジョブ
が終了しそのデータがＩ／Ｏ装置に保管されたような時
は常に)再割り当てに備え消去が実行されることもある
し、または、後刻ページ・フレームが実際に再割り当て
される時点で、消去が実行されることもある。

【０００８】仮想記憶を用いるＩＢＭメーンフレームで
は、ＰＴＥによって表される対応仮想ページにいかなる
ページ・フレームも割り当てられていないことを示すた
めに当該ページのＰＴＥの実アドレス側対応フラッグ・
ビットを再セットすることによって、ページ・フレーム
の解放は実行される。新たに参照される仮想ページを実
アドレス側対応する際使用できるようにするため使用可
能ページ・フレームのリストまたは待ち行列情報はＯＳ
によって維持される。

【０００９】本特許と同一出願人の出願になるアメリカ
合衆国特許出願番号 07/424,797(PO9-89-018),出願日19
89年10月20日、発明名称"Process Using VirtualAddres
sing In A Non-Privileged Instruction To Control Th
e Copying ofA Page Of Data In Or Between Multiple
Media" において、ＰＴＥは、異なるタイプのの実アド
レス方式を用いる二つの異なる媒体のいずれか一方の実
アドレス側対応ページ・フレームの実アドレス(ＰＦＲ
Ａ)を格納するように修正されている。実アドレス側対
応ページ・フレームを保有する媒体は、主記憶装置(MS)
か拡張記憶装置(ES)のいずれかにＰＦＲＡの実アドレス
を対応ずけできるように各ＰＴＥの二つのフラッグ・ビ
ットの状態によって管理されている。従って、この修正
されたＰＴＥによって、仮想アドレスを、MS または ES
の異なる二つの媒体のいずれかの実アドレス側対応ペ
ージ・フレームに位置づけさせることができる。

【００１０】どの媒体における実アドレス側対応ページ
・フレーム(ＰＦ)も、そのページのＰＴＥにおける媒体
に対応するフラッグ・ビットを割り当て済みにセットす
ることによって、割り当てが解除され、再割り当てが可
能となる。しかしながら、ＰＦ割り当て解除は、対応す
るページ・フレームの内容そのものに影響を及ぼさな
い。割り当て解除は単にページ・フレームの実アドレス
とＰＴＥによって表される仮想アドレスとの間の結合を
解くにすぎない。

【００１１】再割り当てのためページ・フレームを解放
する前にユーザがページ・フレームのデータ内容を消去
する必要性はない。そして、ページ・フレームがユーザ
に割り当てられる場合ユーザがページ・フレームのデー
タ内容を消去する必要もない。(仮想アドレスのみ見る
システムユーザにとってＰＴＥやＰＦは関知するところ
ではない。) さらに、ＯＳが仮想ページを異なる媒体
へ、例えばＭＳからＥＳへ、移動させる時実アドレス側
対応ページ・フレームは割り当て解除となるが、このこ
とは仮想ページを使用するプログラムにとっても関知す
るところではない。したがって、先行ユーザのいかなる
データ内容も後続ユーザに使われることがないことをＯ
Ｓが保証できるよう、ＩＢＭメーンフレームのＯＳは、
ＰＦ初期化機能の一部として、ページ・フレームの再割
り当て時点でのＰＦ消去機能を提供してきた。そして、
ＰＦのすべてのユーザは、自分が割り当て解除するいか
なるＰＦの内容もそのＰＦが再使用される前にＯＳによ
ってデータ消去されるものと仮定してきた。

【００１２】

【発明が解決しようとしている課題】以上述べたような
従来のＰＦ消去機能では、ＯＳは、ＭＳとＥＳ上で再割
り当てが行われるすべてのページ・フレームについてそ
の中のスペース全体の各文字位置ごとに１文字を書き込
む必要があった。これは、ページ・フレーム全体4096バ
イトのすべてのバイト位置にゼロかまたは特定の文字を
書き込む必要があることを意味する。この書き込み操作
は、多大な処理装置時間を消費し、コンピュータ利用上
のコスト高の要因となる。この従来技術の消去操作は、
ページ解放操作に関連したＯＳへの割り込みの間に発生
し、ＯＳはページ・フレームの再割り当ての前にページ
・フレームを初期化させるため不可欠であるとはいえ、
システム資源を要し余分なシステム操作を加えるこのよ
うな消去操作を実行せざるを得なかった。

【００１３】ＭＳと他の実アドレス側対応媒体との間の
データのページ移動を制御する従来技術は、前記アメリ
カ合衆国特許出願番号 07/424,797 (PO9-89-018)に加え
て以下のアメリカ合衆国出願特許および特許に記述され
ている。

【００１４】 A) 出願番号： 07/816,917 (PO9-90-030) 出願日： 1992年1月3日 出願人申請人： 本特許出願人に同じ 発明要点： ＭＳ，ＥＳ間の非同期ページ移動のた
めのＭＳにおける仮想アドレスを可能ならしめるデータ
移動命令(ＡＤＭ)に関する発明 B) 特許番号： 4,476,524 (PO9-80-009) 発行日： 1984年10月9日 発明者： Brown その他 発明要点： ＭＳ，ＥＳ間の非同期ページ移動のた
めのＭＳにおける実アドレス化(仮想アドレス化)を支援
するPAGEIN(ＰＩ)およびPAGEOUT(ＰＯ)命令に関する発
明 これらの特許及び出願特許における従来技術の各種ＭＶ
ＰＧ、ＡＤＭ、ＰＩ、ＰＯは、各ページ・フレーム全体
にわたるＯＳの物理的書き込み機能を除いて、上述のペ
ージ初期化上の問題を扱っていない。

【００１５】従来技術では、仮想ページのプログラムへ
の割り当ての際仮想ページの事前初期化が発生するが、
これは、ＯＳが仮想アドレス空間を要求するプログラム
に対しその関連仮想ページを表すＰＴＥを格納するペー
ジ・テーブルを設定するということである。ＰＴＥから
構成されるアドレス空間がプログラムまたはユーザに対
し設定される時点で、実記憶域における実アドレス側対
応ページ・フレームが仮想ページに対し割り当てられる
ことはない。、その後の仮想ページのアドレス変換プロ
セス過程でＰＴＥにおけるページ割付フラッグ・ビット
の各々(すなわち第１及び第５ビット)の状態をテスト
し、実アドレス側対応ページ・フレームが割り当て済み
を示していないならばページフォールトシグナルを発生
させることによって、仮想ページのページ・フレームへ
の割り当ては行われる。

【００１６】アドレス変換操作を伴う伝統的ページフォ
ールト割り込み操作は仮想ページに割り当てられる各ペ
ージ・フレームの全内容の消去操作を実行する。これ
は、ページ・フレーム内のデータを新ユーザまたはプロ
グラムから保護するために行われる 本発明は、すべてのデータ取り出しおよびページ全体書
き出し操作のためページ・フレーム上の以前のデータを
新ユーザまたはプログラムから保護するために行われる
実アドレス側対応ページ・フレーム上のゼロ（またはそ
の他の文字)書き込みの必要性を除去することを目的と
する。

【００１７】

【課題を解決するための手段】本発明は、すべての実ア
ドレス側対応ページ・フレームに対し行われる物理的消
去という従来技術に対抗し、仮想記憶ページに対する論
理的消去の概念を提供する。(仮想ページが実記憶側ペ
ージに対応づけして割り当てられているところの)実記
憶域内のいかなるページ・フレーム(ＰＦ)上の以前のデ
ータも(たとえそのページ・フレームの内容が物理的に
消去されていなくとも)ページ・フレームの再割り当て
によってアクセス可能とならないことを保証するため、
本発明におけるページ初期化プロセスの論理的消去が提
供される。

【００１８】本発明では、新機軸のページ初期化制御が
各仮想ページに関連づけられている。新機軸のページ初
期化制御には、システムに定義されている各仮想ページ
に関連づけられている各ページ・テーブル・エントリ
(ＰＴＥ)のページ初期化フィールドが含まれる。ページ
初期化フィールドは、割り当て済み実アドレス側対応ペ
ージ・フレームを仮想ページが保持していない間ページ
初期化状態に設定するために使われる。。ページ初期化
状態は実アドレス側対応ページ・フレームが仮想ページ
に割り当てられた後最初の書きだし要求が実アドレス側
対応ページ・フレームにおいて実行されるまで継続し、
その時点でページ初期化状態はＯＦＦにセットされる。

【００１９】ページ初期化制御はアドレス変換プロセス
において取り出しと書き込みに対し異なる操作を行う。
取り出し書き込み両者に対する新機軸のページ初期化制
御プロセスには、仮想アドレス変換プロセスのためにア
クセスされるすべてのＰＴＥのページ初期化フィールド
のページ初期化状態の検査が含まれる。

【００２０】変換プロセスが、変換プロセス中にページ
初期化状態が存在するもしくは存在しないことを見出す
こともあり得る。ページ初期化状態をサポートしていな
い古いプログラムと整合性を持たせる場合にはいかなる
取り出し・読み取り操作においてもページ初期化状態は
検知されないであろし、ページ初期化状態がＯＦＦとな
っていると仮定されるであろう。

【００２１】本発明はまた仮想アドレス指定を使用する
取り出し・書き込み両者に対するアドレス変換プロセス
に対する新機軸の修正を提供する。本発明は二つの異な
る種類の取りだし操作を認知する。すなわち、取りだし
専用と非取りだし専用の２種類である。取りだし専用操
作は以下を含む：仮想ページの事前初期化(この時ＰＴ
Ｅが作られる)と仮想ページに対する「最初の」書き込
み要求との間に出されるすべての取り出し要求、ならび
に、仮想ページが割り当て済み実アドレス側対応ページ
・フレームを保持していない時点と実アドレス側対応Ｐ
Ｆの割り当てを伴う「最初の」書き出し要求が出される
時点までの間に出されるすべての取り出し要求。

【００２２】処理装置プログラムからの取りだし専用要
求を受け取る仮想ページのため、本発明は、従来技術と
は異なる方法でページフォールトプロセスを制御する。
本発明は、実アドレス側対応ページ・フレームに対する
実際の取り出し専用要求を完了させる必要のないことを
発見した。すなわち、本発明では、仮想ページに対する
一連の読みとり要求が受け取られる場合ページフォール
トを発生させるという従来技術での必要性を不要とす
る。なぜならば、特別に割り当てられた実アドレス側対
応ページ・フレームがあれば、取出し専用要求を成功裡
に完了させる変換プロセスを必要としないと本発明は認
識するからである。取りだし専用変換プロセスが実アド
レス側対応ページ・フレームが仮想ページに割り当てら
れていることを見いだすか否かを問わず、本発明では、
ページフォールト障害を発生させることを回避する。そ
してまた、もしも実アドレス側対応ページ・フレームが
既に仮想ページに対し割り当てられていない場合でも、
取りだし専用のための実アドレス側対応ページ・フレー
ムの割り当ては行わない。

【００２３】もしも取出し専用アクセスが割り当て済み
ＰＦを保持しているならば、本発明では、その取り出し
アクセスは、「書式(FORM)」ページ・フレームに対する
アクセスか、「書式(FORM)」ページ全体または「書式(F
ORM)」ページのアドレス指定された部分かをシミュレー
トする機能のいづれかに振り替えられる。もしも仮想ペ
ージに割り当て済みの実アドレス側対応ページ・フレー
ムがない場合は、取り出し専用操作は書式(form)ＰＦに
アクセスする。この振り替えにより、たとえ割り当てら
れる実アドレス側対応ページ・フレームの内容に対し物
理的消去が行われていなくとも、割り当てられるページ
・フレームにある以前のデータがユーザによって取り出
されることのないことが保証される。そして実アドレス
側対応ＰＦが存在しないならば読み取り専用操作はペー
ジフォールト割り込みを回避しその代わりに書式(form)
ＰＦにアクセスする。

【００２４】仮想ページに対する取り出し専用アクセス
要求が出されている限りはその仮想ページのページ初期
化状態は変わらない。その「最初の」書き込み要求が出
された時点で、書き出し要求が実アドレス側対応ページ
・フレームを実際に必要とするが故に、ページ初期化状
態は終了する。すなわち、仮想ページに対する「最初の
書き込み」要求およびそれに続く書き込み要求のそれぞ
れは書き込みを行う対象となる実アドレス側対応ページ
・フレームを必要とする。実アドレス側対応ページ・フ
レーム上の以前のいかなるデータも最初の書き込み以後
の書き込み操作によって破壊され、以前のデータを保護
するためのページ初期化は以後不要となるので、「最初
の書き込み」操作において仮想ページのＰＴＥ上のペー
ジ初期化状態をＯＦＦにセットする。

【００２５】本発明における「最初の書き込み」操作
は、「最初の」ページ全体書き込みと「最初の」部分的
ページ書き込みに対するものとでは異なる。(「ページ
全体書き込み」は仮想ページのすべてのビット位置への
書き込みを行う。「部分ページ書き込み」はすべてのビ
ットに書き込みを行うものではない。) 本発明では、
両者の書き込みタイプとも、割り当てられる実アドレス
側対応ページ・フレームの以前のデータの保護を行うよ
う取り扱っている。

【００２６】ページ全体書き込みに関し、本発明では、
従来技術とは異なり、割り当てられる実アドレス側対応
ページ・フレームの物理的消去を必要としない。ページ
全体書き込みの一例としてページ・フレーム転送操作が
挙げられる。これはページ・フレームのすべてのビット
位置での書き込みを伴う。

【００２７】本発明で実アドレス側対応ページ・フレー
ムの初期の物理的消去の必要性を取り除けない唯一の場
合は、最初の部分的ページ書き込みについてである。最
初の部分的ページ書き込みについては、部分的書き込み
操作実行に先がけ、ページ・フレーム全体に対する物理
的消去が行われる。

【００２８】「最初の」書き込み以後は（「最初の書き
込み」が全体であろうと部分であろうと）ページ・フレ
ームに対する物理的消去は必要でない。

【００２９】取り出し及び部分書き込みにおいて異なる
種類の書式データの選択及び使用を可能ならしめるため
に事前に決められた異なる内容を持った複数の「書式(f
orm)」ページ・フレームを備え持つことは、発明の実施
方法でのオプションである。１またはそれ以上の種類の
書式ページ・フレームおよび書式機能を備え持つことも
できよう。書式ページ・フレームがすべてのユーザに使
用できる共通セットとして提供されることもできるし、
またはそれぞれのユーザが自分のセットを持つこともあ
り得よう。変換操作がＯＳまたはマイクロコードを通し
て行われる場合には、ＯＳまたはマイクロコードがアク
セス可能な場所においてのみ(たとえばＩＢＭメーンフ
レームにおけるハードウェア・セーブ・エリア ＨＳＡ
のような場所において)共通セットとして提供される場
合も有り得よう。

【００３０】本発明を実現するアドレス変換プロセス部
分が処理装置マイクロコード全体において提供されこと
も有り得る。。これによりＨＳＡのようなマイクロコー
ドアクセス可能な場所、または、ＯＳかユーザがアクセ
スできる記憶域における書式ページ・フレームをアドレ
ス変換プロセスがアクセスすることができる。

【００３１】関連仮想ページのページ初期化状態を制御
するために書式 (F) フラッグ・ビットを各ＰＴＥに備
えるのは本発明の好ましい実施例である。ＰＴＥ制御に
おけるＦビットの状態は、 取り出し操作による実アド
レス側対応ページ・フレームのアクセス可能性と時期を
制御する。Ｆビットがページ初期化状態にセットされて
いる間は取り出しまたはページ全体書き込み操作のため
の実アドレス側対応ページ・フレームでの消去書き込み
の必要はない。本発明の好ましい具体例として、ＰＴＥ
に書式識別子(以後ＦＯＲＭ＃と呼ぶ)フィールドを設け
ることができる。ＦＯＲＭ＃フィールドは要求されるペ
ージ初期化状況フィールドに関連づけられている。ＦＯ
ＲＭ＃フィールドの内容は複数の書式機能または書式ペ
ージ・フレームの一つを識別する。たとえば、異なる書
式内容を持つ書式ＰＦに対するアドレス・エントリを格
納する書式テーブルへのインデックスをＦＯＲＭ＃フィ
ールドが格納することもあり得る。省略時解釈の書式機
能またはページ・フレームがすべてのシステムユーザに
使用可能な書式テーブルの所定の位置で提供されること
もあり得る。省略時解釈書式ページはすべてバイナリ・
ゼロとなるかもしれない。その他の書式ページ・フレー
ムは別の異なる内容を持つこともできる。例えば予め定
められた文字や予め定められた文字・グラフィックスの
組み合わせ持つかもしれない。その他の例としては、す
べてＥＢＣＤＩＣまたはＡＳＣＩＩのブランクのページ
・フレーム、書式ページ・フレーム全体にわたって特定
文字の繰り返し埋め込み、またはページ・フレームがい
ろいろの長さのビットパターンの繰り返しまたはビット
列を含んだり、いかなる形の(ＩＲＳ書式でさえ）書式
のページ全体テンプレートを持つ書式ページ・フレーム
を使うことが可能である。

【００３２】たとえば、特定の書式がデータ・ベース・
サブシステムによって構造化されていて、そこでの書式
は、サブシステムによって必要とされる特別の情報を、
たとえばサブシステムと各レコードのユーザの識別のた
めのフィールドやサブシステムの制御情報のためのフィ
ールドを備え持つこともできる。この場合は、(サブシ
ステムに割り当てられている仮想ページを表す)各ＰＴ
ＥのＦＯＲＭ＃フィールドにおいて所定の値を設定する
ことによって、割り当てられる仮想ページそれぞれを初
期化するために、ＯＳは、そのサブシステムに割り当て
られる各仮想ページへサブシステム指定の書式を割り当
てる。書式には、データ・ベースをよりうまく制御でき
るようにするためサブシステムによって要求される特別
のフィールドまたは情報が含まれる。

【００３３】取り出し専用アドレス変換は従来技術に比
較して本発明の方法の場合の方が迅速に行われる。なぜ
ならば、本発明では、実アドレス側対応ＰＦが仮想ペー
ジに割り当てられていない場合に取り出し専用操作のた
めに従来技術で必要であったページフォールト割り込み
およびＯＳ介入を必要としないからである。このように
して本発明ではページフォールト割り込みを起こすこと
なくマイクロコードまたは内部コードに関連するすべて
の取り出し専用処理装置要求を処理することができる。

【００３４】本発明では取り出し専用変換を処理装置変
換ルックアサイドバッファ（ＴＬＢ）に置く必要はな
い。

【００３５】本発明では、ＴＬＢはすべての取り出し専
用アドレス変換が終了した後に発生する「最初の」書き
込みアドレス変換が行われる時にのみアドレス変換を受
け取る必要がある。このようにして、ページ初期化状態
を持たない変換のみがＴＬＢに置かれる必要がある。な
ぜならこれらの変換はＭＳまたはＥＳの実アドレス側対
応ページ・フレームへのアクセスを伴うからである。こ
の方法により本発明は処理装置の操作において必要とさ
れるＴＬＢアクセスの回数を減少させることができる。

【００３６】かくして本発明では、仮想アドレス変換が
ＴＬＢエントリに正しく格納されている限りは本発明の
論理的消去状態は常にＯＦＦとなっているので、ＴＬＢ
に表示されるべきページ初期化状態を必要としない。仮
想ページがユーザによって解放(割り当て解除)されるな
らば、その実アドレス側対応ＰＦは未使用記憶域プール
に置かれる。そして、関連ＴＬＢ上の各実アドレス側対
応ＰＦフラッグ・フィールドが 実アドレス側非対応状
態にセットされ、いかなる関連ＴＬＢエントリも無効と
され、ＰＴＥは本発明での新機軸のページ初期化状態に
セットされる。次にアドレス変換プロセスが仮想ページ
にアクセスする時ページ初期化状態が関連ＰＴＥに存在
していることがわかる。本発明は本願書に記述されてい
る新機軸のページ初期化フィールドと同等のものである
限りはＰＴＥをどのように修正しても適応する点を強調
する。(たとえばＭＳ、ＥＳ一方のページ識別子のよう
な)単一または複数の実アドレス側対応ページ・フレー
ム識別子をもつＰＴＥタイプを含む従来技術でのＰＴＥ
タイプに本発明を付加できる。いかなるＰＴＥタイプに
ついても、本発明は本願書に記述されている方法で取り
出し/書き出しのためのアドレス変換プロセスを修正す
る。

【００３７】本発明はまたＯＳがユーザに１またはそれ
以上のＰＴＥのページ・テーブルを割り当てることおよ
び書式ＰＦを活用するためにＰＴＥを初期化することを
認める。割り当てと初期化のプロセスは、ユーザの要求
によって行われることもできるし、省略時解釈情報また
はユーザによって事前にＯＳに与えられるかユーザに対
するＯＳの事後のサービス提供のための情報かいずれか
によるセグメントフォールト発生にともない自動的に実
行することもあり得よう。

【００３８】

【実施例】ＰＴＥおよび実アドレス側対応ページ・フレームの仮想
アドレス指定の使用： 本発明の好ましい実施例は、前述
のアメリカ合衆国発明出願書番号07/424,797(PO09-89-0
18)において開示され請求されているタイプの仮想アド
レス指定を用いるＩＢＭ ＥＳＡ／９０００コンピュー
タ・システムの環境内で記述されている。その環境で
は、仮想ページは、システム主記憶装置媒体(ＭＳ)また
は拡張記憶装置媒体(ＥＳ)のいずれかにおいて割り当て
られる(ＰＦ)によって裏打ちされ得る。ＩＢＭ ＥＳＡ
／９０００においては、３１ビットＭＳ論理アドレスは
（仮想または実いずれであってもも）ＭＳ上のどのバイ
トをもアドレスできる。しかし、３１ビットＥＳアドレ
スは４０９６バイトから成るページ・フレーム全体だけ
いかアドレスすることができなく、ＥＳページ・フレー
ム内のバイト位置をアドレスすることはできない。従っ
て、拡張記憶装置ページ・フレーム(ＥＳ ＰＦ)は、Ｍ
Ｓ，ＥＳどちらのアドレスも３１ビットであっても、Ｍ
Ｓ論理アドレスによってはアドレスすることはできず、
ＥＳアドレスによってのみ可能である。処理装置上動く
プログラムのほとんどの命令はそのオペランド・フィー
ルドにおいてＭＳをアドレスし、ＭＳのアドレス指定を
用いるよう設計されている。

【００３９】数少ない特別の命令タイプのみがＥＳペー
ジ・フレームをアドレスすることができる。たとえば、
ページ移動(ＭＶＰＧ)命令、ＰＥＧＥＩＮ(ＰＩ)または
ＰＡＧＥＯＵＴ(ＰＯ)命令などである。これらの特別の
命令は、その内容を変えることなく、単にＥＳページ・
フレームをＭＳにコピーしたり、ＭＳページ・フレーム
をＥＳにコピーしたりするものである。ページ移動(Ｍ
ＶＰＧ)命令は、ＭＳとＥＳのページ・フレーム間でペ
ージを移動するために仮想アドレス指定を生成する命令
であり、これを行うために、ＭＶＰＧは仮想アドレス指
定を使用可能にするためＰＴＥ書式の修正を必要とし
た。ＭＶＰＧは、ＰＴＥには既にＭＳページ・フレーム
識別子が備わっていたが新たにＥＳ識別子を追加した。
ＰＴＥによって表される仮想ページへの実アドレス側対
応ページ・フレームの割り当てを行うところの関連ＭＳ
またはＥＳページ・フレーム実アドレスをＰＴＥアドレ
ス・フィールドに格納されていることをを示すために、
ＭＳかＥＳかいずれの識別子が設定される。ＭＶＰＧ命
令は、修正ＰＴＥにおけるＭＳおよびＥＳの実アドレス
側対応ＰＦ識別子ビットを検知し、ＰＴＥのアドレス・
フィールドがＥＳブロック番号またはＭＳ実アドレスい
ずれかを含んでいるか否かを解釈する。

【００４０】しかしながら、本発明の実施方法において
は、ＭＶＰＧ命令の機能とは非常に異なる新機軸の機能
を提供するためにＭＶＰＧタイプのＰＴＥへＦビット識
別子およびＦＯＲＭ＃フィールドを追加する。

【００４１】本発明を使用する処理装置は仮想アドレス
を使用するものと仮定する。実行時には、仮想アドレス
は、実アドレスに変換され、ＭＳ実アドレスはＭＳ絶対
アドレスに変形される。(ＭＳ実アドレスと絶対アドレ
スとの唯一の相違は（システムに複数の中央処理装置が
ある場合プレフィックスページ・フレームを定義すると
ころの）実ページ・フレームゼロの位置にある。各々の
中央処理装置は割り込みアドレスなどの独自の処理装置
データを保持するために独自のプレフィックスページを
必要とするからである。すべての仮想アドレス空間はそ
のプレフィックスページ・アドレスを実アドレスゼロに
変換し、その実アドレスゼロはそのプログラムを実際に
実行することになる処理装置の絶対的アドレスを指定さ
れているページ・フレームにプレフィックスされてい
る。かくして、絶対アドレスのみが対応する中央処理装
置に対する主記憶域内の異なるプレフィックスページ・
フレームを割り当てることによって各々の中央処理装置
に対する実アドレスゼロ（プレフィックスアドレス)を
異なる絶対アドレスに変形する。これにより、すべての
中央処理装置が互いにぶつかることのないプレフィック
スページ・フレームを持つこととなる。その他のＭＳペ
ージ・フレームはそれぞれすべての処理装置に対する絶
対アドレスに等しい実アドレスを持つ。)従来技術での
命令および命令オペランドに関する仮想アドレスは、主
記憶装置(ＭＳ)における実アドレス側対応ページ・フレ
ームにおいて常にアクセスされるが、ただし前述のアメ
リカ合衆国特許出願番号07/424,797(PO9-89-018) およ
び07/816,917(PO9-90-030)におけるＭＶＰＧ命令と非同
期データ移動は例外である。もっとも、この点は本発明
の本題ではない。

【００４２】本発明の好ましい実施例として、ＰＴＥの
アドレス・フィールドがＭＳ ＰＦのためのものである
ならば、それは、ＭＳＰＦのいかなるバイト位置をもア
ドレスすることができる。しかし、ＰＴＥのアドレス・
フィールドがＥＳ ＰＦのためのものであるならば、１
単位のＥＳ記憶装置としてＥＳ内のＰＦ全体のみをアド
レスするのみで、ＥＳ ＰＦ上のバイト位置をアドレス
することはできない。したがって、もしもある命令がバ
イトアドレスへのアクセスを必要とし、実アドレス側対
応 ＰＦがＥＳにあるべきとＰＴＥで示されているなら
ば、例外割り込みが発生し、ＯＳがそのページをＥＳか
らバイト位置がアクセスされることのできるＭＳへ移動
させる。(他の具体化として、ページのＭＳへ移動によ
る例外条件回避を行うことなくＥＳのバイトアドレスへ
直接アクセスできるようＥＳのアドレス形式を変更する
場合もある。)ＰＴＥの初期化制御 ：本発明におけるページ初期化制御
は、仮想アドレス変換に用いられる 実アドレス側対応
ページ・フレーム上の新機軸の書式制御を提供する。こ
れは、ＩＢＭメーンフレーム、例えばＥＳＡ／３９０で
現在使われているアドレス変換プロセスを修正する。ペ
ージ初期化制御は、ページ・フレーム上の以前のデータ
が他の仮想ページのユーザにアクセスされないようにす
ることによって他の仮想ページへ割り当てられる実アド
レス側対応ページ・フレーム上の以前のデータの保護を
行う。また、各ページ・フレームの以前のデータの保護
のためにページ・フレームが再割り当てされる時はいつ
でもすべての 実アドレス側対応 ページ・フレームのす
べての内容を消去しなければならないという従来技術の
技法に対し本発明の書式制御の使用は、システム・パフ
ォーマンス上の利点を有している。

【００４３】アドレス変換プロセスは、先ず、変換ルッ
クアサイドテーブル(ＴＬＢ)を調べて、要求された仮想
アドレスが以前の変換プロセスによって割り当てられた
実アドレス側対応ページ・フレーム(ＰＦ)を保持してい
るかを判断する。もしも、有効な変換がＴＬＢに存在す
るならば、実ページ・フレーム・アドレス(ＰＦＲＡ)を
ＴＬＢから取得し、実アドレス側対応ＰＦをアクセスし
て現在の処理装置オペランド要求に求められているデー
タの取り出し／書き込みを行なう。

【００４４】ＴＬＢが有効なアドレス変換を保持してい
ない場合は、現在の処理装置要求の終了までアドレス変
換プロセスは継続する。この場合、現在要求の仮想ペー
ジを表すＰＴＥをアクセスするプロセスでは、本発明の
好ましい実施例においても、図３で示される従来技術の
プロセスが実行される。

【００４５】図１におけるＰＴＥの書式 図１は、本発明の好ましい実施例に使われる修正された
ＰＴＥを示す。しかしながら、単一ＭＳ媒体での単一実
アドレス側対応ページ標識を持つ従来技術でのＰＴＥを
含めいかなる書式のＰＴＥでも本発明を使用することが
できる点を強調しておく。このような場合、本発明は、
同一記憶媒体内での取り出し／書き出しに適用される。

【００４６】図１でのＰＴＥは、ＭＳまたはＥＳいずれ
の実アドレス側対応ページ・フレームをも指すことがで
きる。ＰＴＥはまたＭＶＰＧ命令を使用して、ＭＳまた
はＥＳそれぞれの範囲でまたはＭＳとＥＳ両記憶媒体に
またがって開始元オペランドと行先オペランド間のデー
タ移動を、両オペランドについてＭＳ仮想ページアドレ
スを使用する限りは、可能ならしめる。ＭＶＰＧ命令で
の各仮想オペランドはＭＳ，ＥＳいずれの媒体上でも裏
打ちされ得る。すなわち、各オペランドの仮想アドレス
はＭＳまたはＥＳいずれかの実アドレス側対応ページ・
フレームを指し示すことのできるＰＴＥを使ってアドレ
ス変換が行われる。

【００４７】ＭＳまたはＥＳどの媒体が実アドレス側対
応ページ・フレームを保持しているかまたはいずれの媒
体も保持していないかは、ＭＳ用ＩとＥＳ用Ｖのそれぞ
れのビットを持つＰＴＥのフラッグ・ビット１２、１３
で示される。ＰＴＥのフラッグ・ビットの（ＭＳ用）Ｉ
および（ＥＳ用）Ｖが（いずれか一方のみが示すことで
はあるがが）実アドレス側対応ページ・フレームが存在
することを示す場合、ＰＴＥのフィールド１１には指示
された媒体上の 実アドレス側対応 ページ・フレームの
実アドレスが格納される。

【００４８】(ＭＳフラッグ・ビットの)ビットＩがゼロ
にセットされると、ＰＴＥフィールド１１にはＭＳ上の
有効なＰＦＲＡ（ページ・フレーム実アドレス）が入れ
られていることを示す。（反対の意味ではあるが）同様
に、（ＥＳフラッグ・ビットの）ビットVが１にセット
されると、ＰＴＥフィールド１１はＭＳ上の有効なＥＳ
ＢＮ（拡張記憶装置ビン番号）が入れられていることを
示す。もしＩがゼロにセットされているとＰＴＥは有効
なＥＳＢＮを持っていない。この様にして、フィールド
１１は、フラッグ・ビットＩおよびＶに応じてＭＳ媒体
のＰＦＲＡかまたはＥＳ媒体のＥＳＢＮかを格納する、
またはいずれをも格納しないこととなる。

【００４９】たとえば、Ｉ，Ｖ＝０，０ ならば、フィ
ールド１１は、主記憶装置ページ・フレーム（ＭＳ Ｐ
Ｆ）の位置を指す有効なＰＦＲＡを格納する。もしも、
Ｉ，Ｖ＝１，１ ならば、フィールド１１は、拡張記憶
装置ページ・フレーム（ＥＳＰＦ）の位置を指す有効な
ＥＳＢＮを保持する。しかし、もしもＩ，Ｖ＝１，０
ならば、フィールド１１は、いかなる 実アドレス側対
応 ＰＦをもアドレスしていないことを示し、またＰＴ
Ｅによって示される仮想アドレスは、いかなるＰＦによ
っても裏打ちされていない。（このことはプログラム実
行継続のために、ページフォールト信号を発しＯＳ処理
装置を呼出しＭＳまたはＥＳのＰＦを割り当てフィール
ド１１にＰＦＲＡかＥＳＢＮを書き込むことによって対
応オペランドの仮想アドレスを裏打ちする必要があるこ
とを示す。）ＰＴＥにおける書式フィールド制御 ： 図１において、
（本発明でＰＴＥに提供する）Ｆビット用フィールド１
４は、割り当てられる実アドレス側対応ページ・フレー
ムの内容の如何を問わず、仮想ページが初期化を必要と
する時はいつでもＯＮにセットされる。

【００５０】ＰＴＥは、また、書式番号（ＦＯＲＭ＃）
フィールド１５を持つ。このフィールドは、本発明で
は、本発明の実施例上の任意選択機能として定義され
る。ＦＯＲＭ＃１５は、図２で示されるフォーム・エン
トリ・テーブル（ＦＯＲＭＬＩＳＴ)２０におけるエン
トリの位置を決めるためのインデックス番号を収納す
る。ＦＯＲＭ＃１５の値はエントリのアドレスにインデ
ックスすることによってＦＯＲＭＬＩＳＴ２０の複数エ
ントリの一つを選択する。選択されるエントリの実アド
レスは図２の"書式"ページ・フレーム２１ＦからＮＦま
でのＮ個のＰＦの一つに位置づけられる。ＦＯＲＭＬＩ
ＳＴ２０は、制御レジスタの絶対アドレス（ＦＬ開始
点）によって位置が決めらていて、また、「ＦＬ長」フ
ィールドにはＦＯＲＭＬＩＳＴ２０のバイト長が入れら
れている。

【００５１】ＰＴＥで与えられるＦＯＲＭ＃フィールド
１５がない場合は、またはＦＯＲＭ＃フィールド１５の
値がゼロの場合、ＦＯＲＭＬＩＳＴ２０への省略時解釈
アクセスとして最初のエントリ２１への全ビットゼロ取
り出しアクセスを行なう。最初のＦＯＭＬＩＳＴエント
リ２１は”すべてゼロ”のＰＦにおけるアクセスと同等
のものを提供するためバイナリ・ゼロを生成する機能の
位置を指すアドレスが入れられている。さもなくば、処
理装置は、書式ＰＦアドレスを使用せずにバイナリ・ゼ
ロのページを生成する。

【００５２】図２に示されるその他の書式ＰＦはそれぞ
れ別の内容を格納する。たとえば、ＦＯＲＭ２２Ｆは、
単にバイナリを格納しているだけかもしれない。ＦＯＲ
Ｍ２３ＦからＮＦまでは、ブランクがはいっているかも
しれない。それぞれのＰＦはそれぞれ異なる予め決めら
れた文字またはグラフィックスの組み合わせを格納して
いるかもしれない。各ＦＯＲＭページの内容はシステム
の１またはそれ以上のユーザのためにページ・フレーム
を裏打ちする論理的初期化内容を表すよう設計される。

【００５３】ＦＯＲＭＬＩＳＴ２０は記憶域のシステム
領域におかれ、マイクロコードのみがアクセスできるよ
うにする場合もあるし、または、ＯＳによってのみアク
セスできるＭＳ域に置くこともできる。ＦＯＲＭＬＩＳ
Ｔ２０のそれぞれのエントリはそのエントリにあるアド
レス・フィールドが有効な書式ページ（２１Ｆ，２２
Ｆ，２３Ｆ．．．ＮＦ）を指しているかを示す有効性検
査ビットが含まれている。 仮想記憶装置アドレスへの
処理装置取り出し専用要求それぞれは、すべての取り出
し専用要求のためのＰＴＥ指定の疑似実アドレス側対応
ページ・フレームを提供する特定の書式ＰＦ対して行わ
れる。たとえ実アドレス側対応ページ・フレームが仮想
ページに対して割り当てられていても、仮想アドレスに
対する取り出し専用アクセスは、書式ＰＦに振り替えら
れる最初の書き込み要求がその仮想ページに出されるま
で、割り当て済み実アドレス側対応ＰＦを無視する。書
式ＰＦへの取り出しアクセスは、そのページ・フレーム
を裏打ちするいかなる実ＰＦにおけるデータも保護され
ていることを保証する。なぜならば、最初の書き出し要
求が出され以前のデータが書き出し操作によってかき消
されるまで、実ＰＦへの一切の取り出しが許可されない
からである。

【００５４】次のリストは仮想アドレス指定を用いる処
理装置オペランド要求についての本発明の好ましい実施
例の要約である。 ＭＳまたはＥＳ媒体でのＰＦ割り当て 有効な 実アドレス側 その結果としての 書式ページ 対応ＰＦの有効性 ＣＰＵの動作 取り出しアクセスの場合 １．なし 無効 ページフォールト例外処理 （Ｆビットなし) ３．なし 有効 ページフォールト例外処理なし ( F=0 ) ＰＦの内容は取り出される ５．あり 無効 ページフォールト例外処理なし ( F=1 ) ＰＦ内容は無視される ページ全体および部分ページ 両操作用ＦＯＲＭ＃フィールド によって指定される書式ページ からの取り出しが行われる 部分ページ操作の場合アドレス されるページ部分のみへの取り 出しが行われる ７．あり 有効 ページフォールト例外処理なし ( F=1 ) 実アドレス側対応ＰＦ内容は無 視される ページ全体および部分ページ 両操作用ＦＯＲＭ＃フィールド によって指定される書式ページ からの取り出しが行われる 部分ページ操作の場合アドレス されるページ部分のみへの取り 出しが行われる。 書き出しアクセスの場合 ２．なし 無効 ページフォールト例外処理あり (Ｆビットなし) ４．なし 有効 ページフォールト例外処理なし ( F=0 ) ＰＦの内容は書き込みデータ によって置き換えられる ６．あり 無効 ページフォールト例外処理あり ( F=1 ) ＯＳは仮想ページへのＰＦを 割り当て、有効性を調べる 書き出し操作を再試行するた めの再-実行フォールト命令が 出される ８．あり 有効 ページフォールト例外処理なし ( F=1 ) 実アドレス側対応ＰＦ内容は ページ全体操作の書き出し データによって置き換えられる 部分ページ操作の場合は、 ＦＯＲＭ＃フィールドによって 示される書式ページの内容を そのＰＦへ複写し書き出し データの部分ページ書き出し を実行する。最後にＦ−ビット をＯＦＦにセットする リストにおいて、取り出し要求用奇数番号行の各々は書
き出し要求用の次の偶数番号の行に関連付けられてい
て、それらは同様のタイプの要求を取り扱う。

【００５５】リストの行１と行２は、Ｆ ビット １４ま
たは ＦＯＲＭ＃フィールド１５ を持たない従来技術タ
イプのＰＴＥを使用する取り出し／書き出しアクセスを
示す。ＰＴＥのアクセス : 図３は、処理装置によって要求され
る仮想アドレス指定のためのＰＴＥへのアクセスを行う
プロセスを示す。二つのレベルの仮想アドレス変換プロ
セスがＩＢＭ ＥＳＡ／３９０アーキテクチャア規則を
使用する本発明の実施例おいて使用される。しかしなが
ら、他のコンピュータ・アーキテクチャによって使われ
る単一レベルアドレス変換プロセスのようにページ・テ
ーブルを用いるいかなるアドレス変換プロセスをも使用
することは可能なので、アドレス変換に使われるコンピ
ュータ・アーキテクチャのタイプそのものは本発明の基
本原理にとって重要ではない。本発明は単に、仮想ペー
ジのページテーブル形式（ＰＴＥに同じ）がＦ ビット
に同等のものを格納していること、および、ＦＯＲＭ＃
フィールドと同等のものを任意的ではあるがページテー
ブル形式が備えていればよい。

【００５６】本発明の好ましい実施例での変換プロセス
は、図３ステップ３１での処理装置要求による仮想アド
レス指定によって開始される。このステップでは、 セ
グメントテーブルの位置づけのためセグメントテーブル
記述子（ＳＴＤ）をＥＳＡ／３９０制御レジスタからア
クセスできるようにする（または、従来技術で記述され
ているアクセスレジスタ変換の結果から入手できるよう
にする）。

【００５７】次にステップ３２では、セグメントテーブ
ルを取り出す。セグメントテーブルエントリ（ＳＴＥ）
の位置は、アクセスされる仮想アドレスのセグメントイ
ンデックス部分で定められ、このＳＴＥの内容が取り出
される。

【００５８】次のステップ３３では、ＳＴＥの有効ビッ
ト状態を検査しＳＴＥが仮想アドレス空間のセグメント
を表すＭＳ上の有効ページ・テーブル（ＰＴ）を指して
いるかを調べる。有効でないならば、第３４ステップに
進み、制御プログラムに対しセグメントフォールト例外
を生成し、現行アドレス変換操作に必要なＰＴＥを含む
ＰＴＥのページ・テーブルの割り当てと初期化の必要性
を知らせる。これは、新しいページ・テーブルが割り当
てられ初期化されるまで繰り返される。

【００５９】ステップ３３の検査でＳＴＥが有効である
とみなされる場合は、ステップ３５に進み、現行ＥＳＡ
／３００アーキテクチャ仮想アドレス変換規則に従っ
て、ＭＳでアクセスされページ・テーブルに必要なペー
ジ・テーブル・エントリ（ＰＴＥ）の位置を定め取り出
しを行うための仮想アドレスのページ・インデックス部
分を使用する。

【００６０】次のステップ３６は、書き出しタイプと取
り出しタイプとではアクセスの取扱いが異なるので、両
タイプの記憶域への要求に関する処理装置要求を検査す
る。図４では取り出しタイプのアクセスに進み、図５で
は、書き込みタイプのアクセスへ進む。取り出し処理 ：図４は処理装置取り出し処理の流れ図で
ある。最初のステップ４０ではアクセスされるＰＴＥの
Ｆ ビット 状態が検査される。ＰＴＥのＦ ビットがＯ
Ｎにセットされると、これは取り出し専用タイプの要求
を示している。その場合仮想ページはＰＴＥのＦＯＲＭ
＃フィールドで示される書式ページＰＦ（または同等の
もの）によって裏打ちされている。実際の実アドレス変
換可能ページ・フレームがＭＳまたはＥＳいずれかの仮
想ページに割り当てられているか否かに拘らず仮想ペー
ジはすべての取り出し専用要求に関し「書式」によって
裏打ちされる。これにより、処理装置要求がいかなる割
り当て済み実アドレス側対応ＰＦの物理的初期化を行な
うことなくまた実アドレス側対応ＰＦの割り当てを必要
とすることなく実際のデータにアクセスできることとな
る。また、この方法では、取り出しアクセスが（割り当
て済みＰＦへのアクセスの代わりに）書式ＰＦへ振り替
えられているために、実アドレス上の対応割り当て済み
ページ・フレームの以前のデータの保護が実現される。
もしも仮想ページを裏打ちするページ・フレームが割り
当てられてないならば、取り出し専用要求に対しいかな
る割り当てもなされない。従来技術でのアドレス変換処
理においてはこのような取り出し専用処理は実行不可能
である。

【００６１】ステップ４０で Ｆ ビット が ＯＮ (ペー
ジ初期化状態を示す）であるとわかれば、第４１ステッ
プに進み、ＰＴＥ ＦＯＲＭ＃１５を使って指定された
書式ＰＦのアドレスを入手する。次にステップ４２へ進
み、取り出し要求に合う書式ＰＦをアクセスし、そのア
クセスを終了させる。アクセスはページの変位（Ｄ）位
置に対し行われる。

【００６２】一方、ステップ４０で Ｆ ビット が ＯＦ
Ｆ（非ページ初期化状態を示す）であるとわかれば、要
求は、非取り出し専用要求であり、現行割り当て済み実
アドレス側対応ページを必要としステップ４３へ進む。書き込み処理 ：図３ステップ３６で書き出し専用操作が
示されたなら、すべての書き出し操作を扱うため図５に
進む。図５の最初のステップ５０は書式ＰＦが仮想ペー
ジに割り当てられているかを見るため Ｆ ビット状態が
か検査される。書式ＰＦが割り当てられているならば、
ステップ５０の ＯＮ の方向で流れ図の出口Ａから図６
へと進む。Ｆ ビット が ＯＦＦ の状態であれば、ステ
ップ５１からステップ５６が実行される。（これらのス
テップはアメリカ合衆国特許出願番号 07/424,797(PO-8
9-018)で記述されている方法で動作する従来技術の手法
を表す。）図６ステップ６０は現行仮想ページを示すＰ
ＴＥ上の Ｉ ビット１２を検査しＭＳ側実アドレス対応
有効ページ・フレームが存在するか否かを決定する。存
在しない場合、ステップ６１に進み、これが部分ページ
かページ全体書き出しアクセスかを検査する。（本発明
では、これら二つのタイプの書き出しに対しそれぞれ異
なる操作が行われる。）もしもステップ６１が部分ペー
ジ書き出しアクセス操作を示すならば、ＥＳは、それが
（バイト単位アドレス指定のできない）ページ全体アド
レス指定記憶装置であるがために、直接にはアクセスを
行うことはできなく、ページフォールト例外を生成する
ステップ６１Ａへ進む。部分ページアクセスを実行する
ためＭＳ上で実アドレス側対応ページ・フレームが必要
とされ、これはステップ６１Ａのページフォールト例外
に対応してＯＳによって入手される。

【００６３】ステップ６１でこの書き込みがページ全体
操作であることを示すならば、ＮＯの方向ステップ６２
へ進み、有効なＥＳ側実アドレス対応ページ・フレーム
標示用ＰＴＥ Ｖ ビット １３を検査する。何もない場
合は、６１Ａへ進み、ＭＳまたはＥＳ上の実アドレス対
応ＰＦの割り当てを行うためページフォールト例外を発
生させる。ステップ６２で、ＥＳ上の実アドレス対応Ｐ
Ｆが存在する場合は、（現在の処理装置要求によって出
されている）ＥＳ ＰＦへのページ全体書き出しが実行
される。次の第６４ステップでＦビットを ＯＦＦ にセ
ットし、ページ全体書き出しアクセスを終了する。図６
のこの経路の最後のステップ６５では、このアドレス変
換によって得られる変換情報をＴＬＢ（変換ルックアサ
イドバッファ）に挿入する。

【００６４】図５出口Ａから図６図６０に入ると、ＭＳ
側実アドレス対応ＰＦの存在が検査される。これは、Ｐ
ＴＥの Ｉ ビット １２の状態によって示される。ＭＳ
ＰＦが割り当てられているならば、I ビットは有効な状
態となっている。この場合は、第６６ステップに入り、
これが部分ページかページ全体アクセスかを検査する。
（本発明では二つのタイプの書き出しは異なる働きをす
る。）ステップ６６でページ全体書き出しアクセス操作
が示されるならば、ＮＯ の方向へ進みステップ６７Ａ
で（現在処理装置要求に対応して）ページ全体がＭＳ実
アドレス対応ＰＦへ書き出される。このページ全体書き
出し操作はＭＳ ＰＦに存在する可能性のある以前のデ
ータを破壊し、これにより以前のデータの保護を図るた
めＰＦの現ユーザによる以前のデータへのアクセスを防
止する。

【００６５】その後ステップ６７ＢでＦビット状態を
ＯＦＦ にし、ページ全体書き出し操作を終了する。

【００６６】一方、ステップ６６で処理装置によって部
分書き出しが要求されている場合には、ＰＴＥ ＦＯＲ
Ｍ＃フィールドを用いて指定された書式ＰＦのアドレス
を入手する。次のステップ６６Ｂで指定された書式ＰＦ
の内容を割り当てられたＭＳ ＰＦへ複写する。このよ
うな書式全体の書き出し操作は、ＰＦに存在するかもし
れない以前のデータを破壊するためＰＦの現ユーザによ
る以前のデータへのアクセスを防止し以前のデータの保
護が図られる。次にステップ６７Ａへ進み、処理装置部
分書き出しを実行する、上述の処理を行い、ステップ６
７ＢでＦビットを ＯＦＦ として部分書き出し操作を終
了する。図６のこの経路での最後のステップ６７Ｃで、
このアドレス変換によって得られる変換情報をＴＬＢ
（変換ルックアサイドバッファ）に挿入する。書式ページ・フレームの割り当ておよび初期化 ：図７、
８図および９図のプロセス（本出願において範囲初期化
プログラムまたはＩＲＰと呼ぶ）は、特権を持たないユ
ーザをしてＯＳに対しそのユーザの１組の仮想ページの
割り当てと初期化を要求することを可能ならしめる。ど
のような適用プログラムまたはサブシステムプログラム
も仮想ページの割り当てと初期化のためにＩＲＰプロセ
スを使用することができる。

【００６７】ＯＳにこの要求を行うには、ユーザのアド
レス空間に設定されるべき仮想ページの数を指定し、そ
の１組の仮想ページの初期化に使用されるユーザページ
・フレームの内容見本を提示する。その結果、要求され
た仮想ページがＩＲＰプロセスを実行するＯＳによって
割り当てられ初期化される。ここでの割り当ておよび初
期化では、要求された数のＰＴＥ上で、それぞれ対応す
るＦＯＲＭ＃フィールドが、割り当てられる仮想ページ
の要求された仮想内容を示すように、設定される。 ユ
ーザはユーザがＩＲＰプロセスを呼び出す前に、割り当
てられるべき仮想ページの数および希望する仮想内容を
示すパラメータをＯＳに渡す。要求される数の仮想ペー
ジを割り当て初期化すために、ＩＲＰは何度も繰り返し
プロセスされるであろう。

【００６８】ＩＲＰを使用するには、ユーザのアドレス
空間に多くのパラメータを書き込み、それをＯＳに知ら
せねばならない。パラメターは以下の項目を含む。

【００６９】ーＡＬＥＴ (アクセス・リスト・エントリ
・トークン）ー このパラメータはユーザがＯＳに対し
そこに必要な数の仮想ページを初期化することを求める
ユーザの仮想アドレス空間を定義する。ＯＳはユーザが
要求したそれらの仮想ページを表すページ・テーブルを
構築する。

【００７０】ー＃ＰＡＧＥＳ (ユーザ用連続的ページの
数) - このパラメータは、ユーザが初期化を要求した、
ＳＡＤＤＲ位置に開始点を持つ連続的仮想ページの数を
示す。

【００７１】−"ＦＯＲＭ＠"(ユーザ仮想ページ、ＮＥ
ＷＦＯＲＭ、のアドレス) - このパラメータは、ユーザ
がそれぞれの仮想ページに格納したい内容を格納するユ
ーザ仮想ページ、ＮＥＷＦＯＲＭ、のアドレスである。

【００７２】−ＳＡＤＤＲ (最初のページの仮想アドレ
ス) - このパラメータは、一組の連続的ユーザ仮想ペー
ジにおける最初の仮想ページのユーザ仮想アドレスであ
る。

【００７３】ＮＥＷＦＯＲＭは、ユーザが希望する書式
内容に関するユーザによって作られた書式見本の格納さ
れるページ・フレームである。

【００７４】ＯＳは、ＩＲＰ操作によって（仮想的意味
ではあるが）ＮＥＷＦＯＲＭ の内容を格納するように
割り当てられるユーザ仮想ページを初期化する。すなわ
ち、ユーザが要求するＮＥＷＦＯＲＭ内容を格納するＯ
Ｓセット内の書式ＰＦ(図２のＦＯＲＭＬＩＳＴ２０)を
指し示すインデックス値をＯＳがＰＴＥのそれぞれのＦ
ＯＲＭ＃フィールドに挿入することによって、各要求仮
想ページの内容が論理的に初期化する。このＯＳ書式Ｐ
Ｆは仮想ページに対する取り出し専用要求または最初の
書き出し要求すべてによってアクセスされる。

【００７５】図７ステップ７２では、ＮＥＷＦＯＲＭが
ＯＳセットにおいて(すなわち、図２のＦＯＲＭＬＩＳ
Ｔおよびその書式ＰＦにおいて)、表示されているかが
決められる。もしも、表示されていないならば、ステッ
プ７５でＯＳセットにＮＥＷＦＯＲＭを追加する。もし
もＮＥＷＦＯＲＭがＯＳセットに見つからないならば、
新しいＯＳ書式ＰＦがＮＥＷＦＯＲＭＰＦを書式ＰＦの
ＯＳセットに複写することによって挿入され、新しい書
式ＰＦのアドレスがＦＯＲＭＬＩＳＴの新たに有効とさ
れたエントリに書き込まれる。ＯＳの保護領域にある書
式ＰＦセットは特権のないいかなるシステム・ユーザも
アクセスできないが、本発明では、前述のごとくＰＴＥ
上のＦＯＲＭ＃フィールドを通じてアクセスできる。

【００７６】図７のプロセスは、内部カウンター＃ＦＯ
ＲＭを使用している。これは、”旧書式”と呼ばれるＯ
Ｓ書式ＰＦの現在通算数を収納する。

【００７７】図７において、ＩＲＰはステップ７０から
開始し、先ず、ＮＥＷＦＯＲＭの中がすべてバイナリ
ゼロかを検査する。もしそうならば、ステップ７７に進
み、＃ＦＯＲＭの中をゼロに設定した後、出口ＡＡから
図８へと進む。ＮＥＷＦＯＲＭの中がすべてゼロである
ということは、ユーザが書式ＰＦの省略時解釈値（すべ
てバイナリゼロ）を要求していると解釈される。

【００７８】もしも、ステップ７０で、ＮＥＷＦＯＭの
中が、すべてバイナリゼロでないならば、ステップ７１
へ進み、＃ＦＯＲＭの通算数を１とし、ＦＯＲＭＬＩＳ
Ｔの省略時解釈でないインデックスエントリをアクセス
する。ＦＯＲＭＬＩＳＴは７、８および９図でＦＬと略
記されている。ステップ７２で、＃ＦＯＲＭ通算数は、
ＯＳセットにおいてＯＬＤＦＯＲＭと呼ばれる書式ＰＦ
のアドレスを得るためのＦＯＲＭＬＩＳＴエントリへの
インデックス値に使われる。ＯＬＤＦＯＲＭのインデッ
クスされた位置がＦＬ(＃ＦＯＲＭ）である。ステップ
７２では、ＯＬＤＦＯＲＭ と ＮＥＷＦＯＲＭ ページ
・フレームの４０９６バイトすべてが比較される。もし
もすべて等しい場合は、書式の内容がＯＳセットで既に
書き込まれていたことを示し、ここでは、何もする必要
はなく、出口ＡＡから図８へと進む。

【００７９】しかし、ＯＬＤＦＯＲＭ とＮＥＷＦＯＲ
Ｍが等しくない場合には、ステップ７３で、ＯＳセット
の次のＯＬＤＦＯＲＭへインデックスするため＃ＦＯＲ
Ｍ通算数を１加算する。次にステップ７４へ入る。

【００８０】ステップ７４では、＃ＦＯＲＭの現在値と
ＦＬ長とが比較される。ＦＬ長はＦＯＲＭＬＩＳＴに存
在する有効なＯＬＤＦＯＲＭの数を示す制御レジスター
の値である。（制御レジスターはまたＦＯＲＭＬＩＳＴ
へのポインターを持っている。）＃ＦＯＲＭがＦＬ長よ
り大でないならばＦＯＲＭＬＩＳＴの次のエントリがな
お有効なエントリであるので、ステップ７２へ戻りＯＳ
セットの次のＯＬＤＦＯＲＭの内容がＮＥＷＦＯＲＭに
等しいか等しくないかを検査する繰り返しプロセスに入
る。

【００８１】ステップ７４で、＃ＦＯＲＭがＮＥＷＦＯ
ＲＭより大となる場合は、現ＯＳセット上の最後のＯＬ
ＤＦＯＲＭが検査されて、ユーザがＮＥＷＦＯＲＭに与
えたいと望む内容を持つＯＬＤＦＯＲＭが見い出だされ
ないことを意味する。その場合、ステップ７５へ進み、
ユーザが望むＮＥＷＦＯＲＭの内容を持つＯＳセットの
新しい書式ＰＦを挿入する。これを実行するため、第７
５ステップでは、ＮＥＷＦＯＲＭの内容をＯＳ書式セッ
ト用にＯＳによって提供される新しい書式ＰＦへ複写す
る。そして、ＯＳはこの新しい書式ＰＦのアドレスをＦ
ＯＲＭＬＩＳＴの最初の無効エントリに書き込み、それ
に有効のマークを付ける。

【００８２】次にステップ７６で、ＦＬ長フィールドを
＃ＦＯＲＭの値がＯＳセットのＯＬＤＦＯＲＭの新しい
数へ増加しているので、図２の制御レジスターの＃ＦＯ
ＲＭ現在値にセットする。その後、出口ＡＡから図８へ
進む。

【００８３】図８では、ＩＲＰプロセスを継続し、ユー
ザ要求の割り当てに必要なＰＴＥを持つページ・テーブ
ルが存在するか否かを決定する。ページ・テーブルは、
ここで使われているＥＳＡアーキテクチャ規則における
セグメント・テーブル・エントリ(ＳＴＥ)によって位置
決めがなされる。要求の割り当てのためのページ・テー
ブルが存在しないならば、ＩＲＰは、ページ・テーブル
の位置決めを行うためのＳＴＥを生成する。

【００８４】図８のプロセスでは、現在初期化が行われ
ているユーザ仮想ページの仮想アドレスを格納する内部
作業レジスターＣＰＡＧＥ＠が使われる。

【００８５】ステップ８０では、ユーザによってＯＳへ
渡されるＡＬＥＴパラメータを入手する。ＡＬＥＴはユ
ーザアドレス空間を定義するセグメントテーブルをアド
レスするＳＴＯ（セグメントテーブル開始点）をＯＳが
入手するのに用いられる。ＳＴＯは、ＯＳテーブルにあ
り、従来技術でＡＳＴＥと呼ばれ、ＥＳＡ／３９０アー
キテクチャの既存アクセスレジスタ変換規則を用いるこ
とによって見いだされる。

【００８６】次に、図８ステップ８１に入り、ユーザ初
期仮想アドレスであるＳＡＤＤＲパラメータを書き込む
ことによってＣＰＡＧＥ＠内部作業レジスタを初期化す
る。ＩＲＰ第９図ステップ９４に至る各受け渡しごとに
ＣＰＡＧＥ＠の値はユーザセットの次のページの仮想ア
ドレスを示すため４０９６バイトずつ増加される。ＣＰ
ＡＧＥ＠レジスタは初期化されるユーザ仮想現在ページ
の仮想アドレスを収納する。ＣＰＧＥ＠を増加させるこ
とで、各々の次の仮想ページを初期化するための順序で
ユーザ仮想アドレスを生成する。＃ＰＡＧＥＳカウンタ
ーは、（ＣＰＡＧＥ＠にＳＡＤＤＲの値が初めに書き込
まれる時、）ユーザによって要求される仮想ページの数
を入れて初期設定される。＃ＰＡＧＥＳの通算数は、各
ページが初期化される毎に１減じられる。最後のユーザ
仮想ページが初期化されると、＃ＰＡＧＥＳはゼロとな
る。ステップ８２では、すべてのユーザ仮想ページが初
期化されたか否かを確認するため＃ＰＡＧＥＳが検査さ
れる。＃ＰＡＧＥＳがゼロでないならば、初期化される
べきユーザ仮想ページがまだ残っており、ステップ８３
へ進む。ステップ８３では、ステップ８１でセットされ
た、または、入り口ＤＤを経由第９図ステップ９４から
受け取るＣＰＡＧＥ＠現在値を使用する。ステップ８３
において、ＳＴＥとＰＴＥを入手すためにＣＰＡＧＥ＠
アドレスを変換し、ステップ８４でそのＳＴＥの有効性
を検査する。有効の場合、ユーザの仮想ページ割り当て
に必要なＰＴＥを持つ現ページ・テーブルが存在するこ
ととなり、出口ＢＢから図９へ進む。しかしもしもＳＴ
Ｅが無効の（つまりいかなるページ・テーブルをもアド
レスしていない）場合は、第８４ステップのＮＯの方向
第８５ステップへ進み、新しいページ・テーブル用にＯ
Ｓ空間の１ページを割り当てる。つぎに、ステップ８６
で、ＳＴＥのページ・テーブル開始点アドレスを書き、
第８７ステップで、ＳＴＥに有効ビットを ＯＮ にセッ
トする。その後出口ＣＣから図９へ進む。

【００８７】図９ステップ９０では、ページテーブルに
おけるＰＴＥを生成し、それらＰＴＥに対応するすべて
の実アドレス側対応ＭＳ ＰＦおよびＥＳ ＰＦが無効で
あること（Ｉ＝１かつＶ＝０）を示すように事前初期化
を行い、また、省略時解釈の書式ＰＦを選択できるよう
すべてのＰＴＥのＦＯＲＭ＃フィールドをすべてゼロに
設定する。（ページ・テーブルの数は、標準サイズのペ
ージ・テーブルが生成されるため、ユーザによって要求
されるページの数とは違うこともあり得る。）次にステ
ップ９１に入り、ユーザによって要求されたＰＴＥの数
だけのＦＯＲＭ＃フィールドをユーザが要求する書式が
省略時解釈のものと相違するならユーザが要求する書式
に設定する。

【００８８】ステップ９１は、出口ＢＢからも入り、こ
の場合は、有効なＳＴＥおよびユーザが要求するＦＯＲ
Ｍ＃に初期化する必要のあるＰＴＥを格納する現行ペー
ジ・テーブルが存在する。

【００８９】ステップ９１では、次のステップ９２で取
り扱われるＰＴＥの位置決めを行うために図８ステップ
８３で始まった変換プロセスを継続する。ステップ９２
では、ＰＴＥにおけるＦＯＲＭ＃フィールドをＮＥＷＦ
ＯＲＭ ページ・フレームの内容をユーザが要求する内
容にするＦＯＲＭ＃に設定する。次に、ステップ９３へ
出口ＢＢから入った場合には Ｆビットが ＯＮ になっ
ていないこともあり得るので、ステップ９０で既にセッ
トされたとしても、ステップ９３でＦビットをＯＮ に
セットする。

【００９０】ステップ９４では、ユーザ指定のページ範
囲の次に初期化すべき仮想ページをアドレスするようＣ
ＰＡＧＥ＠を１ページ増加させる。

【００９１】次のステップ９５では、＃ＰＡＧＡＥＳ
を１減少させ、初期化をなお必要とするユーザ仮想ペー
ジの数を減少させる。次に出口ＤＤから図８へ行き、そ
のステップ８２で、ＣＰＡＧＥ＠カウンターがゼロに達
し、すべてのユーザ要求ページが初期化されたことが示
されると、ＩＲＰ初期化プロセスが終了する。ページ・テーブルの割り当て ：図１０では、図３ステッ
プ３３中に発生するようなセグメントフォールト例外の
ある現行仮想アドレス変換において必要となる有効ＰＴ
Ｅを持つ新しいページ・テーブルを割り当てるためのＯ
Ｓプロセスが示される。ステップ１００で、新しいペー
ジ・テーブルを収納するためのＯＳ ＰＦを割り当て
る。次にステップ１０１でセグメントフォールト例外を
持つＳＴＥへの実アドレス（開始点）をセットし、ステ
ップ１０２でＳＴＥが今有効状態であることを示すよう
ＰＴＥの有効ビットをセットする。

【００９２】次にステップ１０３では、すべてのＰＴＥ
の実アドレス側対応ページ・フレーム指標のすべてを実
アドレスページ・フレーム無の状態にセットし、すべて
のＰＴＥのＦビットをページ初期化状態に（Ｆ＝１）に
セットし、ページ・テーブル上のすべてのＰＴＥのＦＯ
ＲＭ＃フィールドを省略時解釈状態にセットする。もし
も図７から図９までのプロセスが先に行われＯＳが将来
の参照のためユーザ指定の省略時解釈値としてユーザパ
ラメータを保存した場合は、ＦＯＲＭ＃フィールドをユ
ーザ指定値に設定できる。この場合、ページ・テーブル
のＰＴＥは、ユーザによって先に指定された書式の数に
等しい初期化ＦＯＲＭ＃を保有する。そしてステップ１
０４で、セグメントフォールトを発生させた仮想ページ
ＰＴＥを発見するためにＣＰＡＧＥ＠レジスタの仮想ア
ドレスに対するアドレス変換が遂行される。ステップ１
０５では、ＯＳが利用可能ＰＦ領域から１個の利用可能
ＰＦを取り出しフォールト発生ＰＴＥへ実アドレス対応
可能ＰＦとして割り当てる。プロセスは、例外発生を持
つ現ＰＴＥのＰＦＲＡフィールドへ入手されたＰＦの実
アドレスを設定することによって当該ＰＦを実アドレス
側対応可のＰＦとして割り当てる。例外発生を持つ仮想
ページへのこのような裏打ち処理は、実アドレス側対応
ＰＦのある媒体であることをしめすためＰＴＥに実アド
レス側対応ＰＦ利用可指標をセットして（すなわち、Ｉ
＝０、Ｖ＝１とする）、終了する。

【００９３】最後に、セグメントフォールト例外プロセ
スを呼び起こしたプロセスへの戻り、たとえば、図３ス
テップ３４のプロセスへの戻り、を行う。

【００９４】

【発明の効果】仮想ページへの実アドレス側対応ページ
・フレームの割り当ての際新たに割り当てられるページ
・フレームの初期化の一部としてそのページ・フレーム
の前ユーザのデータを新ユーザがアクセスすることを不
可能とするいうデータ保護の必要性をシステム内で解決
するための従来技術の方法は、当該ページ・フレーム内
に既に書き込まれている可能性のある以前のデータをす
べて破壊するためページ・フレーム全体にゼロを書き込
む(またはある特定の文字を繰り返し書き込む)ことによ
ってページ・フレームを初期化するというものである。
この方法では、各ページ・フレームの割り当てが新たに
行われる毎に4096バイトを書き込まねばならず、ページ
・フレームの割り付けは通常多くのメーンフレームでは
頻繁に行われることから、システム資源の非効率な使用
をもたらし、コストのかかるプロセスである。本発明を
実施することにより、ページ・フレーム上の以前のユー
ザデータを保護するために従来技術で必要とされたペー
ジ・フレーム全バイト位置へのゼロまたは特定文字の書
き込みによる消去プロセスを除去し、いっそう効率的な
ページデータ保護の操作をページ変換プロセスに組み入
れることにより、従来技術に比較し、システム資源のよ
り効率的使用とコストの軽減を実現できる。

【図面の簡単な説明】

【図１】本発明の好ましい実施例で使われているページ
・テーブル上の新機軸のページ・テーブル・エントリを
示す。

【図２】異なる種類の予め決められた書式データを含む
ように初期化された一組のページ・フレーム(ＰＦ)の図
解である。

【図３】処理装置によって要求される仮想アドレスの変
換を開始する、従来技術でのプロセス・ステップを示
す。

【図４】本発明の好ましい実施例で遂行される新機軸の
処理装置取り出し操作を示す。

【図５】本発明の好ましい実施例で遂行される新機軸の
処理装置書き出し操作を示す。

【図６】本発明の好ましい実施例で遂行される新機軸の
処理装置書き出し操作を示す図５の続きである。

【図７】「範囲初期化プログラム」に使われる新機軸の
プロセスの流れ図を示す。このプログラムは、要求元ユ
ーザへ１またはそれ以上から成る仮想空間の区分を割り
当てて、要求元ユーザによって指定される内容を持つ書
式ページ・フレームを含むようＯＳ位置テーブル(ＦＯ
ＲＭＬＩＳＴ)を構築し、処理装置の要求がある時ユー
ザの取り出し書き出し要求による使用に備えて要求され
た書式ページ・フレームに従った初期状態になるよう
に、割り当てられる仮想ページを初期化する。

【図８】図７の続きで、「範囲初期化プログラム」に使
われる新機軸のプロセスの流れ図を示す。このプログラ
ムは、要求元ユーザへ１またはそれ以上から成る仮想空
間の区分を割り当てて、要求元ユーザによって指定され
る内容を持つ書式ページ・フレームを含むようＯＳ位置
テーブル(ＦＯＲＭＬＩＳＴ)を構築し、処理装置の要求
がある時ユーザの取り出し書き出し要求による使用に備
えて要求された書式ページ・フレームに従った初期状態
になるように、割り当てられる仮想ページを初期化す
る。

【図９】図８の続きで、「範囲初期化プログラム」に使
われる新機軸のプロセスの流れ図を示す。このプログラ
ムは、要求元ユーザへ１またはそれ以上から成る仮想空
間の区分を割り当てて、要求元ユーザによって指定され
る内容を持つ書式ページ・フレームを含むようＯＳ位置
テーブル(ＦＯＲＭＬＩＳＴ)を構築し、処理装置の要求
がある時ユーザの取り出し書き出し要求による使用に備
えて要求された書式ページ・フレームに従った初期状態
になるように、割り当てられる仮想ページを初期化す
る。

【図１０】本発明によってページ・テーブルの初期化が
行われることとなっているアドレス変換プロセス中に発
生するセグメント・フォールトの例外処理を行う新機軸
のプロセスを示す。

【符号の説明】

１１ ＥＳＢＮ １１ ＰＦＲＡ ８０ ＡＬＥＴ ８１、９４ ＣＰＡＧＥ＠ ８２、９５ ＃ＰＡＧＥＳ １４、４０、４８、５０、６４、６７Ｂ、９３ Ｆ ビ
ット １５、４１、４８、７２、９０、１０３ ＦＯＲＭ＃ ３１ ＳＴＤ ３２、３３ ＳＴＥ ３５、４１、５１，６２，６６Ａ ＰＴＥ ３５、５２、５５，６３，６７Ａ 書き出し ３２、３５、３６、４２ 取り出し ２１ 省略時解釈の書式 １２ Ｉ フィールド １３ Ｖ フィールド

フロントページの続き (72)発明者 キャスパ アンソニ スカルッチ アメリカ合衆国ニューヨーク州ポケプシイ 市 アカデミ通り160

Claims (10)

【特許請求の範囲】
1. 【請求項１】１またはそれ以上のプログラムでの使用の
   ための仮想記憶装置における仮想ページを定義するため
   の複数のページ・テーブル・エントリ（以下ＰＴＥと呼
   ぶ）を持つ複数のページ・テーブルを生成するステップ
   と、ここでいう各ＰＴＥは、あるＰＴＥへのページ・フ
   レーム割り当て後実記憶域内の実アドレス側対応ページ
   ・フレームに残される可能性のある以前のデータへのア
   クセスができないように初期設定される従前データ保護
   フィールド (Ｆ) を持ち、かつ実アドレス側対応ページ
   ・フレームがそのＰＴＥが示す仮想ページに割り当てら
   れていないことを示すように初期設定される１またはそ
   れ以上の実アドレス側対応ページ・フレーム識別子フィ
   ールドを持つことと、 コンピュータ・システムにおいて実行されるプログラム
   によって発せられる取り出しオペランドおよび書き出し
   オペランドの処理を行うステップと、ここでいう取り出
   しオペランドおよび書き出しオペランドは、アドレス変
   換を必要とする仮想アドレス、ならびに、取り出しオペ
   ランドが取り出すデータの位置または書き出しオペラン
   ドが書き出すデータの位置を格納する仮想ページ用のＰ
   ＴＥをアクセスすることによって仮想ページを変換する
   アドレス、とを含むことと、 取り出しオペランドまたは部分ページ書き出しオペラン
   ドによってアクセスされる仮想ページに従前データ状態
   が存在するか否かを決定するためのＰＴＥ上の従前デー
   タ保護フィールド（Ｆ）を検査するステップと、 ＰＴＥ上の実アドレス側対応ページ・フレーム識別子が
   どのように設定されていようとも、従前データ保護状態
   が仮想ページに存在することを従前データ保護フィール
   ド（Ｆ）が示す場合、ページ・フォールトを起こすこと
   なく取り出しオペランド用の所定の書式データへのアク
   セスを行うステップと、を含むコンピュータ・システム
   の記憶域におけるページ・フレームのデータ内容の保護
   を行う方法。
2. 【請求項２】取り出しオペランドのためのデータを作成
   するため１またはそれ以上の所定の文字を繰り返し埋め
   込むことによる所定書式（ＦＯＲＭ）データを生成する
   ステップと、 仮想アドレス上のページ変位位置(DISPLACEMENT LOCATI
   ON)によってアクセス可能な、コンピュータ・システム
   のページ・フレーム上に所定書式データを構築するステ
   ップと、を含む請求項１に記載のコンピュータ・システ
   ム記憶域上のページ・フレームのデータ内容の保護を行
   う方法。
3. 【請求項３】コンピュータ・システムの複数の書式ペー
   ジ・フレームを作成するように所定書式データを格納す
   る複数ページ・フレームを構築するステップと、 複数書式ページ・フレームの一つを対応するＰＴＥへ割
   り当てるため各ＰＴＥにおける書式アドレスフィールド
   を付与するステップと、 ＰＴＥにおける従前データ保護フィールド（Ｆ）が従前
   データ状態に設定されている場合、取り出しオペランド
   用のデータを提供するために、ＰＴＥ書式アドレス・フ
   ィールドの内容によって位置を定められている複数書式
   ページ・フレームの一つにおける仮想アドレス・ページ
   変位位置(Ｄ)での所定書式データへのアクセスを行うス
   テップと、を含む請求項１に記載のコンピュータ・シス
   テム記憶域上のページ・フレームのデータ内容の保護を
   行う方法。
4. 【請求項４】所定のテーブル・アドレスへの書式ページ
   ・フレーム・インデックス・テーブルを書き出すステッ
   プと、ここでいうインデックス・テーブルには複数形式
   ページ・フレームの位置を定めるための複数書式ページ
   ・フレームの位置を示すための実記憶アドレスを格納す
   るエントリが含まれていることと、 ＰＴＥ仮想ページへのアクセスに使用されるべく選択さ
   れている複数書式ページ・フレームの一つに対する書式
   ページ・フレーム・インデックス・テーブル上のインデ
   ックス番号の、ＰＴＥそれぞれの書式アドレスフィール
   ド（Ｆ＃）への書き込みを行うステップと、を含む請求
   項１に記載のコンピュータ・システム記憶域上のページ
   ・フレームのデータ内容の保護を行う方法。
5. 【請求項５】 書き込みオペランドによってアクセスさ
   れている仮想ページが従前データ保護状態を標示してい
   るかを決めるための、ＰＴＥ保護フィールド（Ｆ）の検
   査を行うステップと、従前データ保護状態が保護フィー
   ルドによって標示されていない場合の従来技術方法での
   書き出しアクセスを完了させるステップとを含む請求項
   １に記載のコンピュータ・システム記憶域上のページ・
   フレームのデータ内容の保護を行う方法。
6. 【請求項６】書き出しオペランドによってアクセスされ
   ている仮想ページが従前データ保護状態を標示している
   かを決めるための、ＰＴＥ保護フィールド（Ｆ）の検
   査、および、従前データ保護フィールドによって従前デ
   ータ状態が標示されているならば書き出しオペランド用
   にアクセスされているデータによって仮想ページ全体を
   書き出すべきか部分的に書き出すべきかを決定するため
   の書き出しオペランドの検査を行うステップと、 事前に割り当て済みの実アドレス側対応ページ・フレー
   ムの存在を示す仮想ページＰＴＥの検知と、実アドレス
   側対応ページ・フレームが事前に割り当てられていない
   場合の、実アドレス側対応ページ・フィールドの割り当
   てのためのページフォールトシグナルの発生、および、
   実アドレス側対応ページ・フレームの存在表示とアドレ
   ス指定を行うためのＰＴＥの設定とを行うステップと、
   を含む請求項１に記載のコンピュータ・システム記憶域
   上のページ・フレームのデータ内容の保護を行う方法。
7. 【請求項７】コンピュータ・システムユーザによる仮想
   ページ割り当て要求を行うステップと、 オペレーティングシステム(ＯＳ)へのユーザによるパラ
   メータ類の提供を行うステップと、ここでいうパラメー
   タ類は、アドレス空間識別子、 実アドレス側対応ペー
   ジ・フレームを格納する新書式（ＮＥＷＦＯＲＭ）ペー
   ジ・フレーム、要求されているいくつかの仮想ページ、
   および要求されている一連の連続的仮想ページの位置づ
   けを行う仮想アドレス開始点とから構成されることと、 要求仮想アドレス開始点で位置づけされている一連の仮
   想ページに必要な仮想ページ数と等しい数のＰＴＥを含
   むＰＴＥテーブルの生成を行うステップと、 実アドレス側対応書式の内容と書式ＰＦ ＯＳセットの
   各書式ページ・フレーム(書式ＰＦ)との比較を行うステ
   ップと、 上記比較を行うステップでの結果新書式（ＮＥＷＦＯＲ
   Ｍ）ページ・フレームに等しい書式ＰＦが発見されない
   場合新書式（ＮＥＷＦＯＲＭ）ページ・フレームに等し
   い書式ＰＦのＯＳセットへの追加挿入を行い、等しい書
   式ＰＦが発見される場合新たな書式ＰＦを挿入しないと
   いうステップと、を含むコンピュータ・システムの記憶
   域におけるページ・フレームのデータ内容の保護を行う
   方法。
8. 【請求項８】コンピュータ・システムユーザによる仮想
   ページ割り当て要求を行うステップと、 オペレーティングシステム(ＯＳ)へのユーザによるパラ
   メータ類の提供を行うステップと、ここでいうパラメー
   タ類は、アドレス空間識別子、 実アドレス側対応ペー
   ジ・フレームを格納する新書式（ＮＥＷＦＯＲＭ）ペー
   ジ・フレーム、要求されているいくつかの仮想ページ、
   および要求されている一連の連続的仮想ページの位置づ
   けを行う仮想アドレス開始点とから構成されることと、 要求仮想アドレス開始点で位置決めされている一連の仮
   想ページに必要な仮想ページ数と等しい数のＰＴＥを含
   むＰＴＥの現行テーブルの処理をおこなうステップと、 実アドレス側対応書式の内容と書式ＰＦ ＯＳセットの
   各書式ページ・フレーム(書式ＰＦ)との比較を行うステ
   ップと、 上記比較を行うステップの結果新書式（ＮＥＷＦＯＲ
   Ｍ）ページ・フレームに等しい書式ＰＦが発見されない
   場合新書式（ＮＥＷＦＯＲＭ）ページ・フレームに等し
   い書式ＰＦのＯＳセットへの追加挿入を行い、等しい書
   式ＰＦが発見される場合新たな書式ＰＦを挿入しないと
   いうステップと、を含むコンピュータ・システムの記憶
   域におけるページ・フレームのデータ内容の保護を行う
   方法。
9. 【請求項９】書式ＰＦのＯＳセットにおける現行書式Ｐ
   Ｆの位置づけに必要なアドレスを格納するＯＳ書式テー
   ブルの作成を行うステップと、 ＯＳセットで追加生成されるいかなる書式ＰＦのための
   ＯＳ書式テーブルのエントリの生成を行うステップと、
   とを含む請求項８に記載のコンピュータ・システム記憶
   域上のページ・フレームのデータ内容の保護を行う方
   法。
10. 【請求項１０】 実アドレス側対応ページ・フレーム状
    態を示すための新書式ページ・フレーム・パラメータに
    等しいＯＳセットの書式ＰＦの位置決め用の書式識別子
    の、ページテーブルの各ＰＴＥ上での設定と、従前デー
    タ状態へのＰＴＥ保護フィールドの設定と、および、省
    略時解釈書式データが処理装置要求に対し使用されるべ
    きことを示すようＰＴＥの書式アドレスフィールドの設
    定とを行うステップを含む請求項７に記載のコンピュー
    タ・システム記憶域上のページ・フレームのデータ内容
    の保護を行う方法。