JPH06208552A - スモール・グレイン機構 - Google Patents

Abstract

(57)【要約】 【目的】 高性能な密並列処理をサポートするために、
既存のオペレーティング・システム内にアーキテクチャ
上の基盤を提供する。 【構成】 アーキテクチャは「密閉化」と呼ぶプロセス
を使用し、このプロセスによって、待ち行列及びカウン
タのアクセスを「オブジェクト記憶域」と呼ぶ特別なメ
モリ・オペランドだけが行うようにする。システム自体
はオブジェクト記憶域に制御され、ユーザはいかなると
きでもこれに直接アクセスすることはできない。ユーザ
が待ち行列にアクセスする必要がある場合には、これを
システムに要求しなければならない。システムはユーザ
に「トークン」を出すことによってこのようなアクセス
を提供する。このトークンはユーザと要求された待ち行
列の間の通信の唯一の手段である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は総括的に並列コンピュー
タ・システムにおけるプログラムの効率的な並列化に関
し、詳細にいえば、効率的な問題プログラムの並列化を
もたらす待合せ、通信、及びスケジュール／ディスパッ
チ・システムの独自のオブジェクト格納カプセル化に関
する。本発明は並列コンピュータ環境における「マルチ
・タスキング」または「マルチ・プログラミング」をサ
ポートする既存のオペレーティング・システムのタスキ
ング構造にアーキテクチャ上の拡張をもたらす。

【０００２】

【従来の技術】まずはじめに、本願に用いられる用語に
ついて定義する。

【０００３】干渉性（メモリの整合性）とは、複数個の
物理的コピーが存在しても、あるいはデータが複数個の
プロセッサによって共用されていても、データのコピー
が論理的には１つしかないことを保証するものである。
これはアトム性、同期、順次性などについての保証は含
んでいない。

【０００４】概念的な順序とは命令が１度に１つずつ順
次実行されるビューである。

【０００５】物理的順序とは物理的プロセッサによる実
際の実行順序であり、概念的な順序外の命令の実行を含
んでいる。

【０００６】観察された順序とは観察された命令実行の
実際の順序である。これは概念的な順序あるいは物理的
順序に合致していることも、合致していないこともあ
る。

【０００７】タスクの順次性とは、タスク（プロセス）
それ自体が命令を実行し、概念的な順序でメモリを参照
しているものと見ることを保証するものである。

【０００８】タスク間順次性（タスク間の概念的な順
序）とは、タスクが他のタスクを命令の実行及びメモリ
へのアクセスを順次（概念的な順序で）行っているもの
のように見ることができることを保証するものである。
これは独立したタスクが共用データを介して同期または
通信している場合に重要であるが、それ以外の場合には
一般に重要なものではない。

【０００９】アトム性（ブロック平行性）とはデータの
修正が完全に行われるか、まったく行われないように見
え、部分的に行われるようには見えないことを保証する
ものである。

【００１０】同期とは、実行順序または実行点を２つ以
上のタスクの間で指定できることを保証するものであ
る。これは同期しているタスクの間のタスク間順次性、
干渉性及びアトム性をこの点で指定できることを保証す
る。

【００１１】本明細書で使用する場合、キャッシュとは
ソフトウェアが補助することもあるが、主としてハード
ウェアが管理するプロセッサの論理記憶域をいう。

【００１２】本明細書で使用する場合、私用記憶域とは
ソフトウェアが管理するタスク局所記憶域をいう。これ
は、たとえば、ＩＢＭシステム／３７０のレジスタを含
んでいる。

【００１３】次に、従来の技術について述べる。

【００１４】コンピュータ能力に対する要求がますます
高くなり、単一プロセッサ（ユニプロセッサ）が遂行で
きる能力を凌駕するようになった。高性能なコンピュー
タは並列に作動する多くのプロセッサを必要とするよう
になっている。マルチプロセッサ・システムの１つのタ
イプでは、プロセッサの各々が同一のメイン・メモリを
共用している。すなわち、いわゆる密結合並列プロセッ
サである。さらに、数値演算適用業務が増加しており、
きわめて高速でのベクトル処理能力が必要となってい
る。

【００１５】密結合マルチプロセッサ・システムの例と
しては、ＩＢＭシステム／３９０、９０００シリーズ・
ファミリーのコンピュータがある。密結合マルチプロセ
ッサ（ＭＰ）・システムの基本編成は、基本記憶モジュ
ール（ＢＳＭ）といわれる複数個の独立してアドレス可
能なメモリ・モジュールに選択的に接続できる複数個の
プロセッサからなっている。典型的なＭＰシステムにお
いては、Ｎ個のプロセッサとＭ個のＢＳＭがある。ただ
し、Ｍは通常Ｎよりも大きい。すべてのプロセッサがＢ
ＳＭに対する均等なアクセスを必要とするため、プロセ
ッサをアドレスされたＢＳＭに選択的に接続し、データ
の分類及び検索を行うクロス・バー切換えなどのいくつ
かの形態のＮｘＭの切換えがある。

【００１６】これらの並列マルチプロセッサ・ハードウ
ェア・アーキテクチャはユニプロセッサ・システムをか
なり上回る性能上の利点を約束するものであるが、この
約束は実用上完全に実現されていない。ＭＰシステムは
マルチ・ジョブ及びマルチ・プログラム適用業務に高い
スループットをもたらすものであるが、単一ジョブ及び
単一プログラムの適用業務（現在、並列処理と呼ばれて
いる）のスピードアップはそれほど簡単には達成できて
いない。並列処理アーキテクチャに共用プロセッサを用
いるために、システムのみによるもの、及び実プロセッ
サの専有化によるものという２つの方法が使用されてい
る。最初の方法においては、オペレーティング・システ
ムが担当する。オペレーティング・システムがプロセッ
サ（及び待ち行列）をディスパッチしようとする場合、
オペレーティング・システムはしばしば大規模な待合せ
処理を行わなければ、いずれかのプロセッサが利用でき
るようにならず、その後、時間のかかるコンテキスト切
換えを行って、次のスレッドを設定しなければならな
い。この手法の例は米国特許第４１７７５１３号明細書
に開示されており、これにはＩＢＭ Ｓ／３８コンピュ
ータ・システム用のタスク処理装置が記載されている。
このシステムに関し、スレッドはプロセスの実行パスで
あり、スレッドのコンテキストはタスクである。実行す
べき多数のスレッドがある場合、システム・パフォーマ
ンスは大幅な影響を受ける。したがって、今日まで、並
列に効率的に処理できるものは、「大細分性」（すなわ
ち、多数の命令を有している）のスレッドだけとなる。
現在、利用可能な最善のコンピュータを用いても、プロ
セスをディスパッチする際のオペレーティング・システ
ムのオーバヘッドは、パフォーマンスを効率のよいもの
にするために、最小グレイン・サイズとして少なくとも
約５，０００の命令を必要とする。

【００１７】第２の方法においては、プロセッサは並列
実行専用の１つまたは複数のプロセッサを保持してい
る。プロセッサが専用化された場合、スレッドのコンテ
キストは大部分が複数のスレッドの間に保持され、これ
はディスパッチ・パスを減少させる。それにもかかわら
ず、この方法はオペレーティング・システムが使用され
ていない場合に、専用プロセッサがときどき遊休状態と
なるため、他の非効率性を生じさせる。

【００１８】並列適用業務を制御するためにスーパーコ
ンピュータが提供するハードウェア機構を以下に説明す
る。

【００１９】・すべてのシステムは並列化されたジョブ
の並列スレッドを制御するための専用の高速なハードウ
ェアを備えている。

【００２０】・設けられているほとんどの機構は、並列
処理に関与するプロセッサの数を静的に決定し、専用化
することを必要としている。例外は新しいシステムの１
つ、ＣＯＮＶＥＸで、これはこの問題を特に取り上げ、
この問題を解決する機構を備えている。

【００２１】・専用化されていない場合、並列ジョブの
ターンアラウンドを良好なものとするためには、プロセ
ッサの有効な割振りが必要であるが、プロセッサを専用
化するというアーキテクチャ上の要件は、ＩＢＭのＶＭ
／ＯＳなどの仮想計算機オペレーティング・システム、
ＩＢＭのＭＶＳ／ＯＳなどの多重仮想記憶システム・オ
ペレーティング・システムあるいはＵＮＩＸオペレーテ
ィング・システムの環境では望ましくなく、また適用業
務のテスト時にも望ましくない。

【００２２】並列処理をサポートする各種のコンピュー
タ・システムが提供している同期機構を以下で検討す
る。

【００２３】Ｃｅｄａｒ Ｃｅｄａｒはアーバナ・シャンペインにあるイリノイ大
学のスーパーコンピューティング研究開発センタが開発
したものである。改造されたＡｌｌｉａｎｔＦＸ／８プ
ロセッサの「クラスタ」で構成されるように設計されて
いる。かくクラスタは８つの密結合ＦＸ／８プロセッサ
からなっている。複数個のクラスタを共用大域メモリと
結合することができる。S. P. Midkiff及びD. A. Padua
は「Compiler Algorithms for Synchronization」、IEE
E Transactions on Computers,vol. C-36, no. 12、１
９８７年１２月で次のように述べている。

【００２４】「本論文では、各プロセッサが出したすべ
ての保留メモリ・アクセスが完了するまで、wait_for_m
emoryというルーチンを呼び出すことによって、各プロ
セッサを待機させることができる。」

【００２５】タスクの順次性のアーキテクチャ上の保証
はなく、ましてやタスク間順次性の保証はない。Ｓ／３
７０は前者を常に保証しており、またｃｏｍｐａｒｅや
ｓｗａｐなどの同期化操作を使用した場合には、後者を
保証するものである。S. P.Midkiff及びD. A. Paduaは
上記文献において、同期化について次のように論じてい
る。

【００２６】「あらゆるタイプの同期化において、２つ
の機能が必要である。第１はアクションが生じるまで待
機できることであり、第２はアクションが生じたことを
通知できることである。第１の機能はｔｅｓｔ命令によ
って与えられる。．．．この命令は変数の値が少なくと
も（指定の）数値に等しくなるまで完了しない。

【００２７】「第２の機能はｔｅｓｔｓｅｔ命令によっ
て与えられる。．．．これは変数の値をテストし（その
後）、現行の反復数に対する引き数をセットする。

【００２８】「ｓｅｔ命令は何らかの事象が発生したこ
とを（アレイにビットをセットすることによって）通知
するために使用され、ｗａｉｔ命令はその事象が発生す
るまで待機するために使用される。」

【００２９】ｔｅｓｔ及びｔｅｓｔｓｅｔ命令はＳ／３
７０のｃｏｍｐａｒｅ及びｓｗａｐを拡張したものであ
り、ｓｅｔ及びｗａｉｔ命令はｔｅｓｔ及びｓｅｔに類
似したものである。この手法はプロセッサの専用化及び
スピン待ちを必要とする。

【００３０】コンベックスＣシリーズ コンベックス・コンピュータ・コーポレーションの手法
は最大４つの態様で密結合されるプロセッサをもたら
す。ＣＯＮＶＥＸ ＵＮＩＸはハードウェア・アーキテ
クチャのスケジューリング機能を使用して、その機構を
実現し、ほとんどの並列プロセッサに存在しているシリ
アル・ボトルネックを回避している。このシステムは一
連の大域レジスタを含んでおり、プロセッサ間の通信を
可能としている。各実行プロセスは８組の通信レジスタ
の１つに割り振られる。システムの任意のあるいはすべ
てのＣＰＵが、該当するインデックスをインデックス・
レジスタにロードするだけで、所与の通信レジスタ・セ
ットのデータを同時に参照できる。通信レジスタからの
データのロード及び検索、個々のレジスタのロック、な
らびに追加のプロセッサが演算処理に加わることの要請
のための命令が設けれれている。

【００３１】コンベックスのシステムはプログラムを複
数の部分に分割すること、及びこれらの部分をハードウ
ェア内で同期させることを実現し、並列処理に通常とも
なっているソフトウェアのオーバヘッドを実質的に排除
している。これによって、コンベックスのシステムが並
列コードのきわめて小さい部分であっても並列に処理す
ることが可能となり、典型的なプログラムの部分よりも
多くの部分を同期させることができるようになる。この
こと自体は新しいアイデアではないが、従来の並列処理
はＣＰＵをこれらのＣＰＵを使用しようとするプログラ
ムに事前割振りさせるものである。このことは、あるジ
ョブが実行されている間、他のジョブにこれらのプロセ
ッサが使用できないことを意味する。これは実行される
プログラムが１つだけしかない環境では申し分のないも
のであるが、実際には、この環境のシステムはほとんど
存在していない。

【００３２】この欠点を修正するために、コンベックス
のシステムは付加的なＣＰＵ資源を取得するためのジョ
ブ用の機構を備えている。コンベックスは並列コードを
実行しているＣＰＵに他のＣＰＵが従属することを必要
としない非同期機構を実施している。並列プログラムを
実行しているＣＰＵがコードの並列に実行することので
きる部分に到達した場合、このＣＰＵが行うのはその通
信レジスタ・セットにフォーク要求というフラグを記入
することだけである。その後、プロセッサはプログラム
の実行を継続する。

【００３３】プログラムを実行していないＣＰＵは作動
可能状態という特別なマイクロコード・ループを実行す
る。作動可能ループにおいて、ＣＰＵはすべての通信レ
ジスタを走査して、並列化可能適用業務を実行している
プロセッサが記入した援助を求める要求を探す。見つか
った場合、ＣＰＵは演算処理に加わり、適用業務を実行
する速度を直ちに増加させる。コンベックスはこの機能
を、「自動自己割振りプロセッサ」すなわちＡＳＡＰと
呼んでいる。ＡＳＡＰは単一のプログラムがシステム全
体のすべての資源を使用できるようにする。

【００３４】ＣＯＮＶＥＸ ＵＮＩＸはオーバヘッドを
最小限のものとし、ボトルネックを減少させるために特
に調整されたものである。システム自体には並列実行の
ためのセマフォアがつけられている。スケジューリング
・システムはハードウェアの並列処理能力を中心として
設計されており、ハードウェアのスレッド作成活動をＯ
Ｓの介入なしに進めることができる。付加の大きな環境
では、スレッドが優先的に作成され、もっとも優先順位
の高いプログラムがもっとも多くのＣＰＵ資源を得るよ
うにされている。

【００３５】コンベックスの実施形態によって、以下の
ものを含むさまざまな事項が認識されるようになった。

【００３６】１）ハードウェアが並列スレッドを同期化
することの必要性。 ２）スレッドの定義及びディスパッチにおけるＯＳソフ
トウェアの制限 ３）スレッドのディスパッチにおけるハードウェアの援
助の必要性。 ４）ジョブに対するプロセッサの専用化の不適正度。 ５）プロセッサの動的割振りの必要性。

【００３７】クレイＸ−ＭＰ Kai Hwangは「Multiprocessor Supercomputers」、IEEE
Computer、１９８５年６月において、クレイＸ−ＭＰ
スーパーコンピュータを最大４つの態様で密結合される
プロセッサを備えたものと説明している。４つのＣＰＵ
が５つのクラスタの共用レジスタによって相互連絡し、
同期している。オペレーティング・システムはクラスタ
をＣＰＵに割り振る。割り振られたクラスタにユーザ・
モードまたはスーパーバイザ・モードのいずれかによっ
て、ＣＰＵがアクセスできる。クレイのオペレーティン
グ・システムは並行で独立したユニプロセッサ・ジョ
ブ、単一ジョブのマルチプロセッシング、及び共通メモ
リ・スペースを共用してプログラムの２つ以上の部分
（タスク）を実行し、逐次実行プログラムよりもスルー
プットを相当程度改善するマルチタスキングをサポート
するように設計されている。

【００３８】この手法には資源管理の点で重大な問題が
ある。たとえば、単一の適用業務内で、あるいはシステ
ムに１度に１つしかない複数の適用業務の間で、これら
のビットをどのように割り振るのか。これを管理する方
法によっては、２つ以上のジョブを１度に実行すること
が不可能となるし、あるいは、クラスタをジョブ専用と
しない限り、２つのジョブの間で競合が生じることもあ
る。

【００３９】Kai Hwangは上記の文献において、次のよ
うに述べている。「これらの能力はすべて、ＦＯＲＴＲ
ＡＮからアクセスできるライブラリ・ルーチンによって
利用可能となる。さらに、ハードウェアはプロセッサの
クラスタ内のデッドロックの内蔵検出機能を備えてい
る。」

【００４０】これはプロセッサが専用化されることと、
タスクの数が物理プロセッサの数以下であることを意味
している。

【００４１】機械がジョブ専用となっていない場合、他
の資源管理上の問題が生じる。ジョブのあるタスクがそ
のタイムスライスを完了し、スワップ・アウトされた場
合、この資源を使用しようとする他のジョブの他のタス
クをスタートすることができない。これは最初のジョブ
の他のタスクが他のプロセッサでまだ実行中のことがあ
るからである。ジョブがスワップ・アウトされた場合、
この資源の状態を保管し、ジョブが再開された場合に、
再ロードすることが必要となるであろう。さらに、負荷
を平衡させる問題やスケジューリングの問題があり、ま
たジョブ内あるはジョブ間での保護がない。

【００４２】デネルカーのＨＥＰ Kai Hwangは上記の文献において、このシステムが最大
１６の態様で密結合されるプロセッサからなり、無制限
のアドレス指定をもたらし、共用データ・メモリ・モジ
ュールを介した直接内部データ転送によってデータ依存
遅延を排除するものであると述べている。同期化はハー
ドウェアによって行われる。S. P. Midkiff及びD. A. P
aduaは上記文献において、このシステムについて次のよ
うに述べている。

【００４３】「フル／エンプティ同期化（ＦＥＳ）はデ
ネルカーＨＥＰで初めて実施された。．．．ＦＥＳにお
いては、１ビットのキーが各データ・ワードと関連づけ
られている。このキーはデータ・ワードがフルまたはエ
ンプティいずれの状態であるかを判断する。データ・ワ
ードを同期化した読取りで読み取った場合、キーはエン
プティにセットされ、同期化書込みで書き込んだ場合、
フルにセットされる。キーの状態を調べることによっ
て、対応するワードを読み取ったり、書き込んだりして
も大丈夫かどうかを判断できる。」

【００４４】「ＦＥＸの主な欠点はワードが２つの状態
しかとれないことである。ワードを単一のループで数回
にわたって読み書きした場合、その特性を表すには、３
つ以上の状態が必要である。このため、いくつかの変数
を２つの構成要素を有する構造に置き換える。構成要素
の１つはＤＡＴＡで、これは変数に関連する値を保持す
る。もう一方の構成要素はＫＥＹで、同期化した操作に
使用される整数変数を保持する。単一のビットの代わり
に整数キーを設けることにより、各データ・ワードに対
する多くの状態を表すことができる。筆者らが目的とす
るところでは、キーを定数にセットするか、これを１つ
増加させるかをできることが必要である。」

【００４５】これはＨＥＰ手法の問題点を指摘している
だけではなく、「カウンタ」の定義も行っているもので
ある。バリア及びＤＯＡＣＲＯＳＳなどの多くの状況に
おいて、任意の回数の反復を同期させるために、「キ
ー」またはカウンタが１つだけ必要な場合に、すべての
メモリ・ワードに別々のフラグを設けるのにＨＥＰの効
率が悪いということは指摘していない。反復Ｎがその変
数をセットしていることを知るのだけが必要な場合、Ｄ
ＯＡＣＲＯＳＳには単一のカウンタが適正なものとな
る。バリアを実行することは常に適正であるが、ＨＥＰ
の手法は常に不適正である。

【００４６】ＨＥＰのもうひとつの大きな問題は、デー
タの同期通信がメモリを介するものであり、したがっ
て、メモリの速度より速く実行できないことである。適
用業務によっては、これが充分な速度でないことがあ
る。

【００４７】その他の主要要素 カウンタ及び待ち行列 カウンタと待ち行列は一般的な概念であり、データ構造
に関する多くの基本的なプログラミングの文献で説明さ
れている。しかしながら、本発明において実際に使用す
るカウンタと待ち行列はその機能及び特性の多くを、当
初Ｓ／３８において、設計済みのＳ／３７０機械インタ
フェースとほぼ同等であるが、Ｓ／３８において適用業
務プログラマには直接見えない内部機械プログラミング
・インタフェースの一部として定義されたカウンタ及び
待ち行列に負っているものである。Ｓ／３８のカウンタ
及び待ち行列は前出の米国特許第４１７７５１３号明細
書及びＩＢＭ刊行物ＳＣ２１−９０３７に記載されてい
る。

【００４８】本明細書で使用する場合のカウンタ及び待
ち行列の機能的能力及び命令セットは、Ｓ／３８のもの
と類似しているが、密並列性をサポートするのに必要な
いくつかのきわめて重要な点で異なっている。

【００４９】マイクロ・ディスパッチング 微細な（すなわち、小さい）作業単位をディスパッチす
るという重要な要素は、作業単位をディスパッチするき
わめて効率のよい手段をもたらす。ＭＶＳ及びＶＭオペ
レーティング・システムの典型的なシステム・ディスパ
ッチャは、作業の一部をディスパッチするのに数千の命
令を要する。典型的な経験則は１６のプロセッサのシス
テムに対するものであり、これは作業単位を妥当な効率
をもたらすためにディスパッチング・コードのパス長の
約１０倍にすることを必要としている。それ故、数万の
命令のグレイン・サイズはサポートできる最小のものと
なる。本発明の目標は、１，０００程度の命令のグレイ
ン・サイズをサポートし、またハードウェアをオーバヘ
ッドの削減にあてることによって、サポート可能なグレ
イン・サイズを任意に減らすことのできるアーキテクチ
ャ上の手法を提供することである。

【００５０】対照的に、クレイの最初のオファリングに
はそのマルチ・タスキング・ディスパッチャの高いディ
スパッチング・オーバヘッドという欠点があった。これ
はＩＢＭの最初のオファリング、ＦＯＲＴＲＡＮマルチ
タスキング機構（ＭＴＦ）にも当てはまるものであっ
た。その後、クレイは「マイクロ・ディスパッチング」
機構を提供し、ＩＢＭは並列ＦＯＲＴＲＡＮを発表し
た。これらの新しいオファリングは適用業務固有の「マ
ルチ・ディスパッチャ」を備えており、これは汎用シス
テム・ディスパッチャよりもオーバヘッドが少ないもの
である。これはＩＭＳ、ＣＩＣＳなどのプロダクトによ
って、ディスパッチング・オーバヘッドを減らすために
長年にわたって使用されていた技法である。ソフトウェ
アに対するオーバヘッドは最小限まで減らされるが、サ
ポート可能なグレイン・サイズは依然、約１０，０００
程度の命令に限定されている。純粋なソフトウェア手法
によって、これ以上の大幅な改善は期待されず、したが
って、何らかのタイプのハードウェアのサポートが必要
である。

【００５１】マルチスレッド・オペレーティング・シス
テム パーソナル・コンピュータ用のＩＢＭのＯＳ／２バージ
ョン２．０やサン・マイクロシステムズのＳｏｌａｒｉ
ｓなどのマルチスレッド・オペレーティング・システム
が入手可能となっており、またマイクロソフトのＷｉｎ
ｄｏｗｓ ＮＴ及びＵＮＩＸに対するＰＯＳＩＸマルチ
スレッド規格などの新しいマルチスレッド・オペレーテ
ィング・システムが近いうちにリリースされたり、ある
いは提案されようとしている。マルチスレッド・オペレ
ーティング・システムは、ディスパッチング・プロセス
での大きなオペレーティング・システム・オーバヘッド
なしに、実プロセッサにアクセスすることを可能とす
る。

【００５２】本発明では「スレッド」という概念を用い
ているが、これが稼動するマルチスレッド・オペレーテ
ィング・システムを必要としないものである。実際に
は、「スレッド」という概念はＶＭ及びＭＶＳオペレー
ティング・システムでは知られていなかったが、これら
のオペレーティング・システムは本発明をサポートでき
る。

【００５３】並列処理に関する高水準科学技術言語イン
タフェースで定義されているものは現在存在していな
い。並列処理ではジョブ内で並列プロセスを作成し、管
理することが必要である。マルチタスキングＦＯＲＴＲ
ＡＮ（ＭＴＦ）などのプロダクトはこの実現可能性及び
価値を実証しているが、これらはＩＢＭの多重仮想記憶
（ＭＶＳ）あるいは仮想計算機（ＶＭ）オペレーティン
グ・システムなどの現行のオペレーティング・システム
機構を使用したプロセス管理に関連した高いオーバヘッ
ドも示している。Alan H. Karp及びRobert G. Babb II
は「A Comparisonof 12 Parallel Fortran Dialect
s」、IEEE Software、１９８８年９月、pp. 52-67で並
列ＦＯＲＴＲＡＮの概要を述べている。微細グレイン
（１，０００回未満の演算）及び中型グレイン（１０，
０００回未満の演算）の並列処理の場合、より効率のよ
い管理機構が必要である。一般に、新しいオペレーティ
ング・システムを作成し、古いものを放棄するのは容易
ではなく、したがって、既存のオペレーティング・シス
テム内で必要な目的を達成する手法が必要である。

【００５４】

【発明が解決しようとする課題】したがって、本発明の
目的は、高性能な密並列処理をサポートするために、既
存のオペレーティング・システム内にアーキテクチャ上
の基盤を提供することである。

【００５５】本発明の他の目的は、汎用マルチスレッ
ド、マルチタスク管理のための基盤である一連のプリミ
ティブを提供することによって、広範囲の高水準並列機
能をサポートすることである。

【００５６】本発明のさらに他の目的は、メモリ操作に
対する参照なしに、広範囲の実施形態が可能な態様で、
並列アーキテクチャ拡張機能を提供することである。

【００５７】本発明のさらにまた他の目的は、システム
・サービスのオーバヘッドを受けることなく、高度なシ
ステム整合性を提供することである。

【００５８】本発明のさらにまた他の目的は、並列プロ
グラミング環境において、オペレーティング・システム
とエンド・ユーザの両方にとってシステムを使いやすく
することである。

【００５９】

【課題を解決するための手段】本発明によれば、待ち行
列及びカウンタへのアクセスが「オブジェクト記憶域」
という特別なオペランドだけによって行われる「密閉
化」というプロセスを使用するアーキテクチャが提供さ
れる。この機構だけがオブジェクト記憶域で制御され、
ユーザはいかなる場合でもこれに直接アクセスすること
はできない。ユーザが待ち行列にアクセスすることが必
要な場合、これをシステムに要求しなければならない。
システムは次いで、ユーザに「トークン」を出して、こ
のようなアクセスを与える。トークンはこれらが出され
たコンテキストでのみ有効である。このトークンはユー
ザと要求された待ち行列の間の通信の唯一の手段であ
る。それ故、ディスパッチのためのコンテキストの切換
えは必要ない。

【００６０】密閉通信、オブジェクト及び機能を提供す
ることによって、機構はスレッドがシステム・オーバヘ
ッドを招くことなく通信を行うことを可能とする。スレ
ッドはスケジュール可能なプロセスによる実行の最小単
位ないしパスと定義される。オペレーティング・システ
ムはオブジェクト記憶域を使用することによってシステ
ムに通知することができ、オペレーティング・システム
のディスパッチ・プロセスを用いることなく、通信を可
能とするため、スレッドがオブジェクトへアクセスする
ことを許可された時期を、機構は認識することができ
る。さらに、実プロセッサが専用化されていないので、
実プロセッサは必要とされない場合に、他のプログラム
を実行できる。事実、他のプログラムはそのコンテキス
ト内でスレッドのオブジェクト・ディスパッチングも用
いる。実際には、スレッドの状態がオペレーティング・
システムにわからず、オブジェクト・ディスパッチャが
担当するのであるから、オペレーティング・サポートは
最小限に保たれ、これ自体が本発明の重要な利点であ
る。

【００６１】密閉化プロセスはこのアーキテクチャに使
用される待ち行列システムとともに、より細かい細分性
をもたらす。待ち行列システムは前出の米国特許第４１
７７５１３号明細書記載のＩＢＭのＳ／３８コンピュー
タに使用されているものと同じものである。しかしなが
ら、本発明が教示するところを適用することによって、
機械サイクルの最小数を１０，０００から約１００へ減
らすことができるが、これは２桁の削減である。それ
故、本発明はプロセッサの効率の悪い使い方の問題を解
決するだけでなく、細分性を大幅に改善するものでもあ
る。

【００６２】現行のシステムで性能を制限している主な
ものはメモリ・アクセス時間である。このため、性能に
厳しい演算にメモリ・オペランドは避けられている。Ｓ
／３８と異なり、カウンタ及び待ち行列はメモリ内に置
かれているのではなく、「オブジェクト記憶域」に置か
れている。この記憶域の性能、ならびにプロセッサとの
接続性は、主記憶域と別に決定することができる。それ
故、特定の適用業務の必要性能目標を満たすのに必要な
速度にすることができる。

【００６３】性能の改善をもたらす他の要素はシステム
割込みの構造である。本発明によるアーキテクチャの拡
張の下では、待合せ命令の処理中に割込みは発生しな
い。命令と命令の間に割込みが発生することはできる
が、命令の途中で発生することはできない。これは重要
な資源を保護するロックのホルダに対する割込みを防止
することによって、性能を改善する。これらのロックは
機構の実施に必要なものであるが、機能がアトミック実
行されるため、ユーザには見えない。

【００６４】本発明のアーキテクチャはこれが使用され
る環境と矛盾のない、許可や共用などの整合性の面での
特徴を備えている。既存のシステムでは、「問題プログ
ラム状態」命令を使用して、並列性プリミティブないし
「監視プログラム状態」サービスを構成することができ
る。問題プログラム状態の手法の方が効率がよいが、故
意または偶発的な誤用に対する整合性あるいは保護をま
ったく備えていない。本発明は問題プログラム状態の効
率とともに、監視プログラム状態サービスの整合性を備
えている

【００６５】整合性はさまざまな態様で提供される。ま
ず、カウンタと待ち行列を保持する「オブジェクト記憶
域」は通常の命令ではアクセスできず、これによってオ
ブジェクトに対する偶発及び故意両方の損害を防止す
る。第２に、正規のアドレス・スペースと「関連づけ」
られるというオブジェクト・スペースの定義は、ユーザ
が正規の「関連」アドレス・スペースに対するアドレス
可能性を有しているオブジェクト・スペースに対してア
ドレス可能性を有していることを意味する。アドレス・
スペースを共用するため、オペレーティング・システム
がどのような機構（それぞれのオペレーティング・シス
テムで異なっていることがある）を設けても、これらは
関連するオブジェクト・スペースに対するアドレス可能
性を備えている。これは現行のオペレーティング・シス
テムの考え方と一貫した整合性を与えるだけでなく、オ
ブジェクト・スペースに対する他の整合性アーキテクチ
ャの必要性やこれをサポートするための対応するハード
ウェア及びソフトウェアの経費をなくすものでもある。
このような融通性の高い整合性保護は、現行の並列シス
テムにはまったく欠けているものである。

【００６６】アーキテクチャが主として、適用業務コー
ドによる効率のよい直接使用を可能とする問題プログラ
ム状態命令であるため、本発明によれば、適用業務の並
列性をサポートするコンパイラの実現が容易となる。こ
れはコンパイラの設計者に、適用業務に並列性を作成
し、制御するための機械語レベルの構成を提供すること
によって行われる。問題プログラム状態の命令を、コン
パイラによってインライン・コードとして作成し、オペ
レーティング・システム・コールという非効率を避ける
ことができる。並列適用業務環境を確立したり、性能を
低下させる監視プログラム・サービスに対するシステム
・コールを行うために、コンパイラの設計者がアルゴリ
ズムやデータ構造を作成する必要はもはやなくなる。こ
のシステムはアセンブラ言語のプログラマにも利用可能
である。

【００６７】性能を改善するさらに他の要素は、本発明
の固定タスク・ディスパッチング要素（ＦＴＤＥ）であ
り、これはプロセッサが利用可能になったときにこれら
を補充し、利用可能なプロセッサの動的補充をもたらす
ものである。多くのプロセッサがある動的環境におい
て、作業を行うために利用可能なプロセッサの数は時間
によって大幅に変動する。作業の並列部分がスタートし
た場合、利用可能なプロセッサはごく少数であるが、そ
の後間もなく、多くが利用可能となる。場合によって
は、援助のためにこれらのプロセッサを「補充」するこ
とが望ましいこともある。関与させるためのプロセッサ
のこの動的補充、ならびにこれによる負荷の再調整はジ
ョブのより迅速な処理をもたらす。

【００６８】レジスタあるいはハードウェア・アレイを
使用して、オブジェクト記憶域をハードウェア内に実現
することができる。また、ソフトウェア・デバイスだけ
によって実現することもできる。しかしながら、ソフト
ウェア内に実施するオブジェクト記憶域が多くなればな
るほど、得られる性能の改善は少なくなる。本発明によ
るオブジェクト記憶域を実現するアーキテクチャを用い
ると、ハードウェアとソフトウェアのアクセスを組み合
わせて、希望する性能のレベルを作り出すことによっ
て、コンピュータ・システムを微調整することができ
る。

【００６９】

【実施例】適用業務の並列性をサポートするためのＩＢ
Ｍ Ｓ／３７０コンピュータ・システムのアーキテクチ
ャの拡張に関連して、詳細にいえば、たとえば、IBM En
terprise Systems Architecture/370、資料番号SA22-72
00-0に記載されているようなＥＳＡ／３７０（エンター
プライズ・システム・アーキテクチャ）環境に関連し
て、本発明を開示する。これらのコンピュータで現在使
用されているオペレーティング・システムは多重仮想記
憶（ＭＶＳ）及び仮想計算機（ＶＭ）オペレーティング
・システム（ＯＳ）である。これらのオペレーティング
・システムの総括的な知識については、Harvey M. Deit
elの「An Introduction to Operating Systems」、Addi
son Wesley（１９８４年）、H. Lorin及びH. M. Deitel
の「Operating Systems」、Addison Wesley（１９８１
年）、ならびにHarold S. Stoneの「High-Performance
Computer Architecture」、Addison-Wesley（１９８７
年）を参照されたい。しかしながら、本発明がＳ／３７
０コンピュータ・システムのハードウェア・アーキテク
チャあるいはＭＶＳまたはＶＭオペレーティング・シス
テムのいずれかに限定されないものであることを理解さ
れたい。

【００７０】本発明はスモール・グレイン機構（ＳＧ
Ｆ）を特徴とするものであり、これはソフトウェアまた
はハードウェアの最小限のオーバヘッドで並列処理環境
を確立し、管理するために使用できる適用業務プログラ
ムを小さい命令セットで提供するものである。これによ
って、比較的小さいコード・セグメントを並列に実行す
ることによって得られるスピードアップを実現でき、こ
れらのセグメントを並列に実行することに関連したオー
バヘッドによって吸収されてしまうことがなくなる。

【００７１】ＭＶＳまたは仮想プロセッサＶＭにおける
タスクの監視プログラム状態ディスパッチは、微細グレ
イン（１，０００回未満の演算）及び中型グレイン（１
０，０００回未満の演算）の並列処理には効率が悪すぎ
る。微細及び中型グレイン並列処理のパフォーマンスを
改善するために、コンパイラとオペレーティング・シス
テムが、既存のオペレーティング・システムのタスキン
グ構造内で効率のよい「マルチ・タスキング」または
「マルチ・プログラミング」を提供する本発明による新
しい機構を使用する。オペレーティング・システムの観
点からいうと、この新しい機構は実際には、競合し、衝
突するシステム・ディスパッチャではなく、変化し、分
岐するレジスタに見えるだけである。この新しい機構を
スレッド・ディスパッチングと呼ぶ。

【００７２】スレッド・ディスパッチングはいくつかの
特別なオブジェクトを使用するスレッド・ディスパッチ
ャによって行われる。これらの構造の内容はユーザが直
接アドレスできないものであるが、ユーザによって「作
成」され、適切な命令によって参照される。これらの構
造の内容及び目的は、並列作業単位を定義し、ディスパ
ッチし、同期化するのに何が必要なのかを考慮すること
によって理解できよう。コンパイラが並列作業単位を定
義する場合、プログラム実行内でこれが始まる場所及び
初期の状態（たとえば、汎用レジスタの内容）を記述す
る何らかの方法がなければならない。以下で定義するス
レッド・ディスパッチング要素（ＴＤＥ）はこれに役立
つものである。

【００７３】図面、特に図１には、本発明によるスモー
ル・グレイン機構（ＳＧＦ）１００を組み込んだ並列プ
ロセッサ・システムの全体ブロック図が示されている。
この並列プロセッサ・システムはＳＧＦ１００の一般的
な用途を説明するために、密結合プロセッサ及び疎結合
プロセッサの両方を含んでいる。詳細にいえば、図１に
おいて、ＳＧＦ１００の左側には、複数個のプロセッサ
１０２₁、１０２₂及び１０２₃があり、これらは共通記
憶域１０４を共用している。それ故、ＳＧＦ１００の左
側のプロセッサは密結合マルチ・プロセッサ・システム
を構成している。図１においてＳＧＦ１００の右側に
は、記憶域１０８を有する他のプロセッサ１０６があ
る。記憶域１０４及び１０８が別のものなので、このプ
ロセッサはプロセッサ１０２₁、１０２₂及び１０２₃と
組み合って、疎結合マルチ・プロセッサ・システムを構
成する。図１において、プロセッサの各々は命令ユニッ
トの「Ｉ」及び実行ユニットの「Ｅ」という２つのブロ
ックによって略示されている。プロセッサ１０２₁、１
０２₂及び１０２₃には、状態ベクトル（ＳＶ）レジスタ
１１０が関連づけられている。同様なＳＶレジスタ１１
２にはプロセッサ１０６が関連づけられている。ＳＧＦ
１００自体はオブジェクト・リポジトリ１００１、並列
実行プロセッサ（Ｐ₃Ｅ）１００３、ならびにそれぞれ
プロセッサ１０２_{1、１０２ 2}及び１０２₃ならびにプロ
セッサ１０６に関連づけられているトークン・プロセッ
サ１００５及び１００７で構成されている。オブジェク
ト・リポジトリ１００１はメッセージ待ち行列、スレッ
ド・ディスパッチング待ち行列（ＴＤＱｓ）及びカウン
タ待ち行列を含んでいる。

【００７４】図１において、状態ベクトル（ＳＶ）レジ
スタ１１０はプロセッサ１０２₁、１０２₂及び１０２₃
の操作及び盛業状態を保持している。この状態から、プ
ログラムのコンテキストは、図３に詳細が示されている
トークン・プロセッサ１００５によって決定される。同
様に、プロセッサ１０６の操作及び制御状態を保持して
おり、この状態から、プログラムのコンテキストがトー
クン・プロセッサ１００７によって決定される。この図
において、ＳＧＦ１００の一部がそれぞれの破線１０４
１及び１０８１で示されるように、記憶域１０４及び記
憶域１０８と重なっていることに留意されたい。これは
オブジェクト・リポジトリを独立した記憶域に置く必要
がなく、記憶域１０４及び１０８に分散して置くことが
できることを示している。記憶域１０４と１０８に分散
されていても、ユーザ（すなわち、適用業務プログラ
ム）がオブジェクト・リポジトリにアクセスすることは
なく、これに対するアクセスはトークン・プロセッサ及
びＰ₃Ｅプロセッサだけによって行われる。同様に、Ｓ
ＧＦ１００の左側の部分はプロセッサ１０２₁、１０２₂
及び１０２₃の実行ユニットと、また右側の部分はプロ
セッサ１０６の実行ユニットと重なっている。このこと
はＰ₃Ｅ１００３プロセッサがプロセッサ１０２₁、１０
２₂及び１０２₃ならびにプロセッサ１０６のものとは別
な実行ユニットである必要がないことを示している。Ｐ
₃Ｅプロセッサは通常プロセッサの一体的な部分、また
はプロセッサの各々に対するコプロセッサ・モジュール
のいずれかとして、いくつかのプロセッサに分散されて
いる。破線の重なりは、作成操作中に、トークン・プロ
セッサがオブジェクトを問題プログラムに関連づけた場
合に確立される論理関係も示す。

【００７５】図２はプロセッサ１０２₁、１０２₂及び１
０２₃ならびにプロセッサ１０６のうち典型的なものの
ブロック図である。命令制御ユニット（ＩＣＵ）２０
１、固定小数点演算ユニット（ＦＸＵ）２０３及び浮動
小数点演算ユニット（ＦＰＵ）２０５を有しており、こ
れらはすべて最近の典型的なプロセッサと同様、命令
（Ｉ）バス２０７によって接続されている。さらに、Ｐ
₃Ｅユニット（Ｐ₃ＥＵ）２０９がＩバス２０７へ接続さ
れている。Ｐ₃ＥＵ２０９は物理的にプロセッサの一部
であっても、多くのアーキテクチャに共通の数値計算コ
プロセッサとまったく同様に、プロセッサ・モジュール
上の独立したチップであってもよい。ＩＣＵ２０１、Ｆ
ＸＵ２０３、ＦＰＵ２０５、及びＰ₃ＥＵ２０９の各々
はデータ制御ユニットＤＣＵ）２１３を介して、複数個
のメモリ・カード２１１₁及び２１１₂と通信する。さら
に、記憶制御ユニット（ＳＣＵ）２１５はＰバス２１７
を介して、ＩＣＵ２０１及びＦＸＵ２０３と通信し、ま
たＳＩＯバス２１９を介して、ＤＣＵ２１３及び入出力
（Ｉ／Ｏ）ユニット２２１と通信する。ＳＣＵ２１５は
電源投入時に、初期プログラム・ロード（ＩＰＬ）ルー
チンを読取り専用記憶装置（ＲＯＳ）２２３からＩＣＵ
２０１へ供給する。さらに、ＳＣＵ２１５はアドレスさ
れた記憶域がプログラム・メモリ（たとえば、ユーザ・
メモリまたは適用業務メモリ）の一部であるか、分散シ
ステム内のプログラム・メモリから分割されたオブジェ
クト・リポジトリの一部であるかを判断するリポジトリ
・セレクタ２２５を介して、アドレス及び制御出力をメ
モリカード２１１₁及び２１１₂にもたらす。

【００７６】上記したところから、図２に示すプロセッ
サが、図１に示すＳＧＦ１００の一部であるＰ₃ＥＵ２
０９及びリポジトリ・セレクタ２２５が追加された以外
は、ほぼ周知のものであることが理解されよう。

【００７７】図３は密閉のためのトークン・プロセッサ
のデータ・フローを示すブロック図である。好ましい実
施例において、ＳＶレジスタ１１０（図３）からのスペ
ース・アドレス出力３０１が、ライン３０３のトークン
３０５の出力を変換する場合のコンテキスト判断に使用
される。オブジェクト・アクセス・テーブル３１８から
項目３１７を選択する（３１５）するために、Ｉユニッ
ト３１１のオペランド・レジスタ（Ｒ）３０９からアド
レス３１３へのライン３０７上の出力によって、トーク
ン３０５が選択される。項目３１７はさらに、状態ベク
トル１１０の権限コンテキストをオブジェクト・アクセ
ス項目３１７に対して定義された権限と比較することに
よって、使用権限について検査される（３１９）。オブ
ジェクト・アクセス項目３１７が有効（Ｖ）であり（３
２１）、かつ権限比較３２３が使用を許可している場
合、待ち行列ヘッダ３２５を使用して待ち行列３２７
（図１に示す）にアクセスし、図１及び図３に示すＩユ
ニット３１１内のデコードされた操作コード（Ｏｐコー
ド）３２９が記述している機能を行う。オブジェクト・
リポジトリ１００１は、以下で詳述するように、各種の
機能のための待ち行列を含んでいる。待ち行列を選択し
た場合、前出の米国特許第４１７７５１３号明細書に記
載されているタスク・ディスパッチャを含んでいるＰ₃
Ｅユニット１００３によって、機能が行われる。

【００７８】図１に示すように、オブジェクト・リポジ
トリ１００１はプロセッサの記憶域と一貫した態様でア
ドレスでき、メモリ部分１０４１及び１０８１によって
示唆される共通アドレス範囲にあるように見えるように
する。これは図３の３１５に示すハッシング・アルゴリ
ズムも容易にする。

【００７９】図４はＴＤＱ、ＳＲＱ、ＳＲＣ、命令スト
リーム及び基本レジスタの間の相互関係を示す図であ
り、図５は前出の米国特許第４１７７５１３号明細書に
記載されている制御ユニットのサイクル・シーケンスの
相互関係を示す図である。メッセージ送信命令の実行
は、ほぼ図４に示すとおりである。詳細にいうと、メッ
セージ送信命令はメッセージ送信命令のＩフィールド
（すなわち、Ｒ２レジスタ）に定義されたメッセージ
を、メッセージ送信命令のＯＰ１フィールドによって指
定されたＳＲＱに対して待ち行列化する。指定されたＳ
ＲＱの待機リストのＴＤＥは優先順位順にＴＤＱに待ち
行列化される。図４において、ＬＳＲはローカル記憶レ
ジスタ・アレイで、ＧＰＲ、ＦＰＲ、ＡＲなどのレジス
タを参照する。

【００８０】タスク処理装置はタスク・ディスパッチャ
及びタスク間通信機構を含んでいる。タスク・ディスパ
ッチャはタスクディスパッチング待ち行列（ＴＤＱ）の
最優先タスク・ディスパッチング要素（ＴＤＥ）を活動
化する。ＴＤＥは優先順位順にＴＤＱに置かれている。
Ｎ個のレベルの優先順位がある。各タスクはプログラム
の制御によって変更できる優先順位キーを有している。
活動タスクによって命令が実行され、これによって作業
が行われる。あるいは、活動タスクは他のタスクと通信
を行って、他のタスクに何らかの作業を行うよう要求す
る。他のタスクは非活動ディスパッチ可能状態であって
も、非活動待機状態であってもかまわない。活動タスク
の命令取り出しサイクルは常に、入出力事象サイクルま
たはディスパッチ・サイクルを実行する必要があるのか
どうかをまず検査する。入出力祖巣値の状況は入出力事
象サイクル中に得られる。ディスパッチ・サイクルは古
いタスク・ディスパッチング要素（ＴＤＥ）の状況を格
納し、ＣＰＵ機構に新しいＴＤＥの状況をロードする。
タスクの状況は命令アドレス、命令長カウント、条件コ
ード及び基本レジスタを含んでいる。

【００８１】文献において並列処理を取り上げる場合、
ほとんどが「セマフォア」及びこれらを同期させて使用
することを取り上げている。以下で検討するスレッド送
受信カウンタ（ＳＲＣ）は本質的に、高機能セマフォア
である。文献では、同期化のために待ち行列をしようす
ること、及び情報の通信も取り上げている。スレッド送
受信待ち行列（ＳＲＱ）はこの機能を提供する。スレッ
ドがスレッド送受信カウンタまたはスレッド送受信待ち
行列を使用する場合、希望する条件が満たされるまで待
たなければならないことがある。これが生じた場合に
は、スレッド・ディスパッチャはその状態を保管し、他
の作業単位をディスパッチしなければならない。スレッ
ド・ディスパッチング要素（ＴＤＥ）はこの場合も、ス
レッドを保管する資源を提供する。簡単にいえば、これ
らの新しい機構を既存のオペレーティング・システムの
ディスパッチ可能な単位（たとえば、ＭＶＳタスク）内
で作業単位をマルチプログラミングする効率のよい手段
を提供する機構とみなすことができる。これはパーソナ
ル・コンピュータ用のＩＢＭ ＯＳ／２におけるスレッ
ドの定義と同様なものである。これらの構造については
すべて以下で詳細に定義する。スレッド送受信カウンタ
（ＳＲＣ）、スレッド送受信待ち行列（ＳＲＱ）、スレ
ッド・ディスパッチング待ち行列（ＴＤＱ）、及びスレ
ッド・ディスパッチング要素（ＴＤＥ）の数はモデルに
よって異なっている。

【００８２】スレッド・ディスパッチング待ち行列（Ｔ
ＤＱ） ＴＤＱはヘッダで、ディスパッチすることのできるスレ
ッド・ディスパッチング要素（ＴＤＥ）の待ち行列を含
んでいる。ＴＤＥはこれらの優先順位フィールドの値に
したがって待ち行列に入れることによって、ＴＤＱに優
先順位の昇順で（もっとも低い値が最初になり、もっと
も高い値が最後になる）並べられる。ＴＤＥはＴＤＱの
優先順位内で最後に待ち行列に入れられるので、複数の
ＴＤＥは任意所定の優先順位を使用して先入れ先出し
（ＦＩＦＯ）で処理される。これはＴＤＥの優先順位の
待ち行列化を定義したものである。ＴＤＱは各ＳＲＣ
（スレッド送受信カウンタ）及びＳＲＱ（スレッド送受
信待ち行列）と「関連づけ」られている。ＳＲＣまたは
ＳＲＱと関連づけられたＴＤＱは、ＴＤＥがディスパッ
チ可能となったときに、そこへ移動するＴＤＱである。
ショート・ウェイト・オプションを有しており、かつ待
機しているＴＤＥのあるＳＲＣを「ショート・ウェイト
状態のＳＲＣ」と呼ぶ。ＴＤＱがショート・ウェイト状
態の関連ＳＲＣを有している場合、このＴＤＱは関連シ
ョート・ウェイトＳＲＣを有しているという。ショート
・ウェイトＳＲＣについて、スレッド・ディスパッチャ
は特別な配慮をする。プログラムが無効なＴＤＱを参照
しようとすると（有効な命令を使用して）、指定例外が
発生する。ＴＤＱをスレッド・ディスパッチング要素待
ち行列化（ＥＱＴＤＥ）命令、スレッド・ディスパッチ
ング要素待ち行列解除（ＤＱＴＤＥ）命令、またはスレ
ッド・ディスパッチング待ち行列ディスパッチ（ＤＴＤ
Ｑ）命令によって直接操作することができる。ＴＤＱに
は、このＴＤＱ（すなわち、「関連」ＴＤＱ）を参照す
るスレッド送受信カウンタまたはスレッド送受信待ち行
列に対する操作の結果として暗黙のアクセスが行われ
る。

【００８３】ＴＤＱはＴＤＥが連鎖される待ち行列ヘッ
ダによって表される。ＴＤＱのヘッダのフォーマットは
以下の通りである。

【表１】

【表２】

【００８４】スレッド・ディスパッチング要素（ＴＤ
Ｅ） ＴＤＥを使用して、コードの実行可能な部分、及びこれ
に関連する属性（たとえば、優先順位、レジスタの内
容）を識別する。ＴＤＥをＥＱＴＤＥ（スレッド・ディ
スパッチング要素待ち行列化）命令を使用して明示的に
作成することも、あるいは送信または受信タイプの命令
の結果として暗黙に作成することもできる。ＴＤＥを使
用して、スレッドの切り換え時に現行の状態を保管した
り、ロードしたりする。特定のスレッドに対するＴＤＥ
はスレッド・ディスパッチング待ち行列（ＴＤＱ）に置
くことも、あるいはＳＲＱ（スレッド送受信待ち行列）
またはＳＲＣ（スレッド送受信カウンタ）の待機リスト
に入れることもできる。スレッドが命令の実行に適格で
ある（スレッド・ディスパッチング）場合、関連するＴ
ＤＥがＴＤＱに入れられる。プログラムが無効なＴＤＥ
を参照しようとした場合（ＤＱＴＤＥ（スレッド・ディ
スパッチング要素待ち行列解除）命令で）、指定例外が
発生する。

【００８５】ＴＤＥのフォーマットは次の通りである。

【表３】

【表４】

【表５】

【００８６】スレッド送受信待ち行列（ＳＲＱ） ＳＲＱはスレッド間での情報の交換、及びスレッド間で
の制御の転送の同期化を行うために使用されるオブジェ
クトである。１つのスレッドは送信タイプの命令をＳＲ
ＱまたはＳＲＣに出すことによって、他のスレッドと通
信できる。この場合、他のスレッドは受信タイプの命令
を出すことによって、待ち行列またはカウンタから情報
を得ることができる。これらの機構はさまざまな形態の
効率のよいスレッド間通信及び同期化の基礎として有用
なものである。スレッドの同期化は以下のように、スレ
ッド送受信メッセージ及びＳＲＱを使用してもたらされ
る。活動スレッドがメッセージ受信命令を出し、目標Ｓ
ＲＱに（１）メッセージがないか、（２）メッセージ受
信命令の探索引き数を満たすメッセージがないかのいず
れかである場合、スレッドは進行しない。その代わり、
スレッドは命令の状態をＴＤＥに保管し、命令を目標Ｓ
ＲＱの待機リストに待ち行列化することによって、受信
待機状態になる。次いで、スレッド・ディスパッチャを
呼び出し、次のスレッドをＳＲＱの関連ＴＤＱから活動
化するかどうか決定する。ＳＲＱの状態フラグ・ベクト
ルは、ＴＤＥがＳＲＱで待機状態になった場合に、保管
すべき状態を定義する。状態が保管された場合、これら
のフラグの値はＴＤＥにコピーされるので、ＴＤＥがデ
ィスパッチされた場合、復元しなければならない状態が
分かる。送信及び受信タイプの操作はスレッドによっ
て、またマイクロコード機能によって命令として明示的
に実行される。プログラムが無効なＳＲＱを参照しよう
とした場合、指定例外が発生する。

【００８７】ＳＲＱヘッダのフォーマットは次の通りで
ある。

【表６】

【表７】

【００８８】スレッド送受信メッセージ（ＳＲＭ） メッセージ送信（ＳＥＮＤＭ）命令またはメッセージ待
ち行列化（ＥＱＭ）命令が実行された場合、ＳＲＱに置
かれる情報をメッセージ送受信メッセージ（ＳＲＭ）と
呼ぶ。ＳＲＭは独立して作成されるものではなく、本明
細書で定義する他のものと同様アドレス可能なものであ
る。ＳＲＭはＳＥＮＤＭまたはＥＱＭの結果として動的
に「作成」され、メッセージ受信（ＲＥＣＭ）命令また
はメッセージ待ち行列解除（ＤＱＭ）命令を使用して、
情報を検索した場合に、ＳＲＱから「除去」される。メ
ッセージの情報は、メッセージがＳＲＱに入れられたと
きには、指定されたレジスタから取り出され、またメッ
セージがＳＲＱから検索されたときには、指定されたレ
ジスタに入れられる。レジスタ番号はＳＥＮＤＭ、ＥＱ
Ｍ、ＲＥＣＭ、またはＤＱＭ命令に指定されるが、レジ
スタ・タイプ（たとえば、汎用レジスタ（ＧＰＲ）、ア
クセス・レジスタ（ＡＲ）、浮動小数点レジスタ（ＦＰ
Ｒ））はＳＲＱが作成されたときに指定される。要する
に、これによってスレッドの間のレジスタ間通信が可能
になる。ＳＲＭは優先順位を有しており、「メッセー
ジ」を含んでいるが、これはしばしばアドレス可能記憶
域内の情報に対するポインタである。

【００８９】ＳＲＭに対する記憶域はオブジェクト記憶
域から動的に割り振られる。ＳＲＭのフォーマットは次
の通りである。

【表８】

【表９】

【００９０】スレッド送受信カウンタ（ＳＲＣ） ＳＲＣはＳＲＱとほとんど同じ態様で使用されるスレッ
ド・オブジェクトであるが、メッセージが入れられない
ことが異なっている。その代わり、カウント送信（ＳＥ
ＮＤＣ）命令がＳＲＣヘッダのカウント・フィールドを
増加させる。カウント受信（ＲＥＣＣ）命令はカウント
を減少させる。ＳＲＣの状態フラグ・ベクトルは、ＴＤ
ＥがＳＲＣ上で待機するようになったときに保管すべき
状態を定義する。これらのフラグ値は状態が保管された
ときにＴＤＥにコピーされるので、ＴＤＥがディスパッ
チされた場合、復元しなければならない状態が分かる。
プログラムが無効なＳＲＣを参照しようとした場合、指
定例外が発生する。

【００９１】ＳＲＣのフォーマットは次の通りである。

【表１０】

【表１１】

【００９２】記憶域の割振りとアドレス指定 上記で定義したオブジェクトは、定義済みの作成命令を
使用して作成した場合に、これらが機械によって「密
閉」される点で独自のものである。オブジェクトを作成
した場合、作成命令は「オブジェクト・スペース」に、
オブジェクトを参照するために以下で定義する命令が使
用できる「アドレス」を返す。オブジェクトはアドレス
可能なメモリに規則正しく「常駐」せず、メモリへの参
照を有する通常の命令を使用して参照することはできな
い。

【００９３】返されるアドレスは次のようなアーキテク
チャ上の特性を有している。

【００９４】ｉ．アドレスを使用してメモリを参照した
場合に、参照されたアドレス・スペースと関連づけられ
ている。分散システムでは、ノードの参照がアドレス・
スペースの一致によって含められる。したがって、アド
レス・スペースと関連づけられたオブジェクトと通信を
行うことができる。ＰＵＲＧＥ命令を使用して、アドレ
ス・スペースに関連するすべてのオブジェクトを破壊で
きる。

【００９５】ｉｉ．関連するアドレス・スペースが存在
していなければならず、また命令の発行者に対して許可
されていなければならない。そうでない場合には、オブ
ジェクトの参照によって、アドレス指定例外が発生す
る。

【００９６】ｉｉｉ．制御レジスタ（ＣＲ）、アクセス
・レジスタ（ＡＲ）またはその他の機構を使用して、参
照される可能性のあるアドレス・スペースを制御する場
合、これらはアドレス・スペースに関連するオブジェク
トに対するアドレス可能性も制御する。たとえば、アク
セス・レジスタの場合、ユーザはアクセス・レジスタの
内容をセットし、作成されたオブジェクトが関連づけら
れるアドレス・スペースを制御しなければならない。

【００９７】ｉｖ．ユーザがメモリのアドレスを「構
成」するのとまったく同様に、ユーザはオブジェクトの
アドレスを構成できるが、これらが使用されるのは、ユ
ーザがアクセスしたアドレス・スペースに関連づけられ
た有効な（作成された）オブジェクトを参照するためだ
けである。

【００９８】ｖ．アドレスを使用して無効なオブジェク
ト（破壊されたか、まだ作成されていない）を参照した
場合、指令例外が発生する。

【００９９】ｖｉ．アドレス値は再使用できる。すなわ
ち、アドレスが破壊後に、作成に戻された場合、同じア
ドレス値を再使用できる。

【０１００】ｖｉｉ．所与の時間に存在できるオブジェ
クトの実際の数は、モデルによって異なり、診断機能を
使用して機械から取り出すことができる。

【０１０１】この手法は不適正なアクセスを防止するこ
とによってオブジェクトの整合性をもたらすとともに、
システムが制御する記憶域に潜在的にきわめて高速なア
クセスをもたらす。ユーザにはオブジェクトを表すのに
使用された実際の機構が見えないのであるから、実施例
をユーザに影響を及ぼさずに変更することができる。疎
結合システムのスレッド間の同期化であっても、実施機
構が提供されれば、このインタフェースによってサポー
トできる。

【０１０２】スレッドのディスパッチング スレッドのディスパッチングはスレッド・ディスパッチ
ャという機械の機能によって処理される。スレッド・デ
ィスパッチャは送受信タイプの命令によって暗黙に、あ
るいはスレッド・ディスパッチング待ち行列ディスパッ
チ命令によって明示的に呼び出される。どのスレッドを
次にディスパッチするかを決定し、スレッドの切換えを
行うのはスレッド・ディスパッチャである。新しいスレ
ッドの状況は次のスレッドのＴＤＥから取られる。

【０１０３】スレッド・ディスパッチング機能に関連 づけられる基本オブジェクトはＴＤＱである。ディスパ
ッチすることができるＴＤＥはＴＤＱに入れられ、ディ
スパッチされた場合に、通常、スレッド・ディスパッチ
ャによって待ち行列解除される（すなわち、ＴＤＥ記憶
域が開放される）。しかしながら、ＴＤＥの「固定」オ
プションがオンの場合には、ＴＤＥはディスパッチ後に
除去されない。

【０１０４】スレッド・ディスパッチャは下記の条件の
いずれかが発生した場合に呼び出される。

【０１０５】ｉ．送信操作（メッセージまたはカウン
ト）が発生し、送信操作によってＴＤＱに入れられたも
のよりも優先順位の高いＴＤＥがＴＤＱにある。これら
の高優先順位のＴＤＥは「他作業」または「再開」事象
ＴＤＥによるものであることがある。この場合、現在作
動しているスレッドの状態は、ＳＲＱまたはＳＲＣから
のものと同じ優先順位でＴＤＱに入れられるＴＤＥに保
管される。

【０１０６】ｉｉ．受信操作（メッセージまたはカウン
ト）が発生し、受信が満たされない。この場合、現在の
状態は受信操作によってＳＲＣまたはＳＲＱの待機リス
トに入れられるＴＤＥに保管される。

【０１０７】ｉｉｉ．スレッド・ディスパッチャはスレ
ッド・ディスパッチング待ち行列ディスパッチ（ＤＴＤ
Ｑ）命令によって明示的に呼び出される。

【０１０８】これら３つの場合すべてにおいて、ＴＤＱ
内のもっとも上のＴＤＥがディスパッチされる。２番目
及び３番目の場合、ＴＤＱは空であってもよい。ＴＤＱ
が空の場合、次の状態が生じる。

【０１０９】ｉ．ＴＤＱが何らかのショート・ウェイト
ＳＲＣを有している場合、プロセッサはショート・ウェ
イトを待つか、タイムアウトになるまで待つ。

【０１１０】ｉｉ．ショート・ウェイトＳＲＣがない
か、タイムアウトが生じない場合、「空ＴＤＱ」事象Ｔ
ＤＥがあれば、それがディスパッチされる。

【０１１１】ｉｉｉ．「空ＴＤＱ」事象ＴＤＥがなく、
親ＴＤＱがある場合、親ＴＤＱがディスパッチされる。

【０１１２】ｉｖ．「空ＴＤＱ」事象ＴＤＥがなく、親
ＴＤＱがない場合、ＴＤＱ空例外（プログラム）が通知
される。

【０１１３】２番目の状況はスレッド・ディスパッチャ
に作業がなくなったことを意味する。プログラミング・
システムは「空ＴＤＱ」をＴＤＱに入れ、この状況を処
理しなければならない。したがって、ディスパッチされ
るＴＤＥが他になくなった場合に、これがディスパッチ
される。このＴＤＥを使用して、システムのディスパッ
チ可能単位（ＭＶＳタスク、ＶＭ仮想プロセッサなど）
をシステム待ちに入れるためにシステム・サービスを使
用することを含め、プログラミング・システムが希望す
る処置を定義することができる。このＴＤＥは複数のタ
スクがＴＤＱにアクセスしようとする場合、固定ＴＤＥ
であってもよい。他の事象を定義して、動的作業負荷を
管理させることもできる。スレッド・ディスパッチング
は、スレッド化命令の１つを論理的に実行しているスレ
ッドの間だけで生じる。これはシステム・ディスパッチ
ングとは異なっており、プログラムの実行の任意の点で
発生できる。

【０１１４】スレッド化命令 本発明の目的がこれらのオブジェクトに対する高性能の
アクセスを提供することであるから、すべての命令は非
割込み可能に構成されている。進行中の操作に割り込
み、他の操作の開始をブロックすることは論理的に可能
であるが、これが不確定な期間の間待ち行列を他のスレ
ッドによってアクセスできなくするので、本発明の好ま
しい実施例はこれを行わない。換言すれば、他のスレッ
ドにはＳＲＱまたはＳＲＣが「使用中」またはアクセス
不能であるとはまったく分からないはずであるが、マル
チ・プロセッサ・システムのプロセッサはオブジェクト
が短期間の間アクセス不能であると判断できる。

【０１１５】複数のプロセッサを備えたシステムにおい
て、命令の実行は操作に関与するオブジェクトまたはオ
ブジェクトのグループで、一度に１つのプロセッサだけ
が作動しているように、アーキテクチャ的に見せなけれ
ばならない（すなわち、オブジェクト及び命令のアトム
性）。これはアトム性の外観が維持されている限り、実
施例が操作をオブジェクトに重ねるのを防止するもので
はない。操作の中には、２つ以上のオブジェクトにアク
セスするのを必要とするものもある（たとえば、ＳＲＱ
から関連ＴＤＱへのＴＤＥの移動）。実施例は関与する
すべてのオブジェクトの一貫性を確保しなければなら
ず、またデッドロックが生じないようにしなければなら
ない。アーキテクチャはデッドロックのない操作が保証
されるように定義され、実施例は単純なロック階層を使
用できる。

【０１１６】スレッド化命令は以下の通りである。

【０１１７】スレッド送受信カウンタ作成（ＣＲＳＲ
Ｃ）−この命令はスレッド送受信カウンタ（ＳＲＣ）を
作成し、そのトークンは最初のオペランドによって指定
されたレジスタに戻される。第２のオペランドは作成さ
れるＳＲＣを定義する記憶域内の位置のアドレスを含ん
でいる。カウンタの限界値は限界値の指定によって指定
された値にセットされる。この値は無符号２進整数とし
て扱われる。ＳＲＣが割り振られていない場合、プログ
ラム・チェック例外が発生する。

【０１１８】フォーマット：ＲＲＥ CRSRC SRC_address,SRC_Specification CRSRC R1,R2

【表１２】

【０１１９】作動：ＳＲＣが作成され、そのトークンは
オペランド１によって指定されたレジスタに戻される。
第２のオペランドは作成されるＳＲＣを定義する記憶域
内の位置のアドレスを含んでいなければならない。

【表１３】

【０１２０】カウンタの限界値は限界値指定によって指
定された値にセットされる。この値は無符号２進整数と
して扱われる。初期カウント値はゼロにセットされる。
カウントは無符号２進３２ビット整数として扱われる。
ロング／ショート・ウェイト・オプションの指定を実施
例が使用して、その作動を最適化することができる。Ｓ
ＲＣが割り振られていない場合、プログラム・チェック
例外が発生する。

【０１２１】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（ＳＲＣが利用できない、関連するアド
レス・スペースがない） ・指定（無効な関連ＴＤＱが指定された、無効なバージ
ョン番号、無効な状態フラグ・ベクトル）

【０１２２】スレッド送受信待ち行列作成（ＣＲＳＲ
Ｑ）−この命令はスレッド送受信待ち行列（ＳＲＱ）を
作成し、そのトークンは最初のオペランドによって指定
されたレジスタに戻される。第２のオペランドは作成さ
れるＳＲＱを定義する記憶域内の位置のアドレスを含ん
でいる。ＳＲＱを割り振ることができない場合、プログ
ラム・チェック例外が発生する。

【０１２３】フォーマット：ＲＲＥ CRSRC SRQ_address,SRQ_Specification CRSRQ R1,R2

【表１４】

【０１２４】作動：ＳＲＱが作成され、そのトークンは
オペランド１によって指定されたレジスタに戻される。
第２のオペランドは作成されるＳＲＱを定義する記憶域
内の位置のアドレスを含んでいなければならない。

【表１５】

【０１２５】ＳＲＱを割り振ることができない場合、プ
ログラム・チェック例外が発生する。

【０１２６】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（ＳＲＱが利用できない、関連するアド
レス・スペースがない） ・指定（無効な関連ＴＤＱが指定された、無効なバージ
ョン番号、無効な状態フラグ・ベクトル、メッセージ・
タイプ（無効なメッセージ・タイプ）、偶奇対にたいし
て偶数レジスタが指定されていない、無効なレジスタ番
号）

【０１２７】スレッド待ち行列作成（ＣＲＴＤＱ）−こ
の命令はＴＤＱを作成し、そのトークンは最初のオペラ
ンドによって指定されたレジスタに戻される。第２のオ
ペランドは作成されるＴＤＱを定義する記憶域内の位置
のアドレスを含んでいる。

【０１２８】フォーマット：ＲＲＥ CRTDQ TDQ_address,TDQ_Specification CRTDQ R1,R2

【表１６】

【０１２９】作動：ＴＤＱが作成され、そのトークンは
オペランド１によって指定されたレジスタに戻される。
第２のオペランドは作成されるＴＤＱを定義する記憶域
内の位置のアドレスを含んでいなければならない。

【表１７】

【０１３０】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（ＴＤＱが利用できない、関連するアド
レス・スペースがない） ・指定（無効なバージョン番号）

【０１３１】メッセージ待ち行列解除（ＤＱＭ）−この
命令は指定されたＳＲＱ（スレッド送受信待ち行列）か
らＳＲＭ（スレッド送受信メッセージ）を待ち行列解除
する。作動時に、ＳＲＱのＳＲＭを最初のＳＲＭから順
次探索し、探索タイプを満たす最初のＳＲＭを待ち行列
解除する。

【０１３２】フォーマット：ＲＲＥ DQM Search_type,Priority, Message,SRQ_address DQM I3,R4,R1,R2

【表１８】

【０１３３】作動：Ｒ２のトークンによって指定したＳ
ＲＱのＳＲＭを最初のＳＲＭから順次探索する。探索は
Ｒ４のビット２４−３１に指定された優先順位によって
制御される。Ｉ３に指定した探索タイプを満たす最初の
ＳＲＭが待ち行列解除される。メッセージはＲ１によっ
て指定されたレジスタに入れられ、メッセージの実際の
優先順位はＲ４のビット２４−３１に入れられる。Ｒ１
に指定したレジスタのタイプ（ＧＰＲ、ＦＰＲなど）は
ＳＲＱのメッセージ・タイプによって決定される。Ｓｅ
ａｒｃｈ＿Ｔｙｐｅの意味は以下の通りである。

【０１３４】 ビット 説明 ０ メッセージの優先順位＝Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ １ メッセージの優先順位＜Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ ２ メッセージの優先順位＞Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ

【０１３５】Ｓｅａｒｃｈ＿Ｔｙｐｅは指定したビット
の論理包含的ＯＲである。２進０００ｘというＳｅａｒ
ｃｈ＿Ｔｙｐｅの場合、探索タイプを満たす優先順位は
なく、したがってこの組合せは無効である。指定例外が
発生する。２進１１１ｘというＳｅａｒｃｈ＿Ｔｙｐｅ
の場合、最初のメッセージが待ち行列解除される。Ｓｅ
ａｒｃｈ＿Ｔｙｐｅを満たすメッセージがない場合、あ
るいはメッセージ・リストが空の場合、Ｒ１（メッセー
ジ）及びＲ４（メッセージの優先順位）は変更されな
い。スレッドのディスパッチングはＤＱＭに含まれな
い。

【０１３６】条件コード： ０ 正常な待ち行列解除後、１つまたは複数のメッ
セージが残る １ 正常な待ち行列解除後、メッセージは残らない ３ メッセージは待ち行列解除されない 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・指定（無効なＳＲＱアドレス、無効なＳｅａｒｃｈ＿
Ｔｙｐｅ）

【０１３７】スレッド・ディスパッチング要素待ち行列
解除（ＤＱＴＤＥ）−この命令は指定したＴＤＥを待ち
行列解除する。待ち行列解除すると、ＴＤＥは有効なＴ
ＤＥではなくなる。

【０１３８】フォーマット：ＲＲＥ DQTDE TDE_address,Q_address DQTDE R1,R2

【表１９】

【０１３９】作動：Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙは
使用しない。Ｒ１のトークンによって指定されたＴＤＥ
がＲ２のトークンによって指定されたＳＲＱ（スレッド
送受信待ち行列）待機リスト、ＳＲＣ（スレッド送受信
カウンタ）待機リスト、またはＴＤＱ（スレッド・ディ
スパッチング待ち行列）から待ち行列解除される。待ち
行列解除されると、ＴＤＥは有効なＴＤＥではなくな
る。スレッド・ディスパッチングはＤＱＴＤＥには含ま
れない。

【０１４０】条件コード： ０ 正常な待ち行列解除後、１つまたは複数のＴＤ
Ｅが残る １ 正常な待ち行列解除後、ＴＤＥは残らない ３ ＴＤＥは待ち行列解除されない（無効なＴＤＥ
アドレス） 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・指定（ＳＲＱ、ＳＲＣまたはＴＤＱの無効なアドレ
ス）

【０１４１】スレッド送受信カウンタ破壊（ＤＳＳＲ
Ｃ）−この命令は最初のオペランドによって指定された
スレッド送受信カウンタ（ＳＲＣ）を破壊、すなわち利
用できなくする。

【０１４２】フォーマット：ＲＲＥ DSSRC SRC_address DSSRC R1

【表２０】

【０１４３】作動：最初のオペランドによって指定され
たスレッド送受信カウンタを利用できなくする。最初の
オペランドが有効なＳＲＣを指定していない場合、指定
例外が発生する。破壊されたＳＲＣを参照しようとする
以降の試みは、指定例外を発生する。

【０１４４】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・指定（無効なＳＲＣアドレス）

【０１４５】スレッド送受信待ち行列破壊（ＤＳＳＲ
Ｑ）−この命令は指定したスレッド送受信待ち行列（Ｓ
ＲＱ）を破壊、すなわち利用できなくする。

【０１４６】フォーマット：ＲＲＥ DSSRQ SRQ_address DSSRQ R1

【表２１】

【０１４７】作動：最初のオペランドによって指定され
たスレッド送受信待ち行列を利用できなくする。最初の
オペランドが有効なＳＲＱを指定していない場合、指定
例外が発生する。破壊されたＳＲＱを参照しようという
以降の試みは、指定例外を発生する。

【０１４８】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・指定（無効なＳＲＱアドレス）

【０１４９】スレッド・ディスパッチング待ち行列破壊
（ＤＳＴＤＱ）−この命令は指定したスレッド・ディス
パッチング待ち行列（ＴＤＱ）を破壊、すなわち利用で
きなくする。

【０１５０】フォーマット：ＲＲＥ DSTDQ TDQ_address DSTDQ R1

【表２２】

【０１５１】作動：最初のオペランドによって指定され
たスレッド・ディスパッチング待ち行列を利用できなく
する。最初のオペランドが有効なＴＤＱを指定していな
い場合、指定例外が発生する。破壊されたＴＤＱを参照
しようという以降の試みは、指定例外を発生する。

【０１５２】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・指定（無効なＴＤＱアドレス）

【０１５３】スレッド・ディスパッチング待ち行列ディ
スパッチ（ＤＴＤＱ）−この命令はＴＤＱ（スレッド・
ディスパッチング待ち行列）が指定した最初のオペラン
ドを探し出し、スレッド・ディスパッチャを呼び出す。
現在の状態はＴＤＥに保管されない。したがって、この
命令はスレッドの論理的な終わりを定義する。無条件分
岐と同様、この命令は制御の無条件転送を引き起こし、
次に続く命令（ＮＳＩ）が実行されることはない。

【０１５４】フォーマット：ＲＲＥ DTDQ TDQ_address DTDQ R1

【表２３】

【０１５５】作動：最初のオペランドによって指定され
たＴＤＱ（スレッド・ディスパッチング待ち行列）を探
し出し、スレッド・ディスパッチャを呼び出す。現在の
状態がＴＤＥに保管されることはなく、したがって、こ
の命令はスレッドの論理的な終わりを定義する。無条件
分岐と同様、この命令は制御の無条件転送を引き起こ
し、次の順次命令が実行されることはない。

【０１５６】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない） ・ＴＤＱが空 ・指定（無効なＴＤＱ）

【０１５７】メッセージ待ち行列化（ＥＱＭ）−この命
令によって、ＳＲＱ（スレッド送受信待ち行列）のメッ
セージ・リストが最初のメッセージから順次探索され
る。スレッド送受信メッセージが、指定した優先順位
で、指定したスレッド送受信待ち行列のメッセージ・リ
ストに入れられる。

【０１５８】フォーマット：ＲＲＥ EQM Enqueue_type,Priority,Message,SRQ_address EQM I3,R4,R1,R2

【表２４】

【０１５９】作動：Ｒ２によって指定されたＳＲＱのメ
ッセージ・リストが最初のメッセージから順次探索され
る。Ｒ１によって指定されたレジスタに収められている
メッセージが優先順位内で、Ｉ３の値（００ｘ＝最初、
０１ｘ＝最後）によって指定された最初／最後で待ち行
列化される。メッセージの優先順位はＲ４のビット２４
−３１で指定される。Ｒ１によって指定されるレジスタ
のタイプ（ＧＰＲ、ＦＰＲなど）はＳＲＱのメッセージ
・タイプ・フィールドによって決定される。同一の優先
順位のメッセージがない場合、新しいメッセージは優先
順位値の高い最初のメッセージの前、あるいは、このメ
ッセージがなければ、最後に待ち行列に入れられる。優
先順位は無符号の２進値として扱われる。

【０１６０】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるメッセージ・スペースがない） ・指定（無効な待ち行列化タイプまたはＳＲＱアドレ
ス）

【０１６１】スレッド待ち行列ディスパッチング要素待
ち行列化（ＥＱＴＤＥ）−この命令はＴＤＥ（スレッド
・ディスパッチング要素）を定義し、ＴＤＥを指定され
たＴＤＱ（スレッド・ディスパッチング待ち行列化）待
機リストに入れる。

【０１６２】フォーマット：ＲＳ EQTDE TDE_address,Q_address,TDE_specification EQTDE R1,R3,D2(B2)

【表２５】

【０１６３】作動：ＴＤＥ指定によって定義されたＴＤ
Ｅ（スレッド・ディスパッチング要素）を、Ｒ３によっ
て指定された指定のＴＤＱ（スレッド・ディスパッチン
グ待ち行列）に待ち行列化する。待ち行列化は優先順位
値内で最後の低い優先順位を最初にして、優先順位順に
行われる。ＴＤＥが固定ＴＤＥの場合には、待ち行列化
されたＴＤＥがＲ１によって指定されたレジスタに戻さ
れる。Ｄ２（Ｂ２）によって指定された記憶位置にある
ＴＤＥ＿ｓｐｅｃｉｆｉｃａｔｉｏｎはＴＤＥの内容を
制御するために使用される。

【表２６】

【表２７】

【０１６４】スレッド・ディスパッチングは生じない。 条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるＴＤＥスペースがない） ・指定（１番目及び３番目のオペランド：ＴＤＥ、ＴＤ
Ｑ、ＳＲＱまたはＳＲＣの無効なアドレス。２番目のオ
ペランド：固定事象が指定され、複数の事象がすでに定
義されている、除去可能事象が指定され、固定事象がす
でに定義されている、無効なバージョン、無効な状態フ
ラグ・ベクトル、無効な事象制御値）

【０１６５】スレッド送受信カウンタ具体化（ＭＴＳＲ
Ｃ）−この命令はアドレス可能記憶域に、スレッド送受
信カウンタ（ＳＲＣ）の特性及び内容を与える。

【０１６６】フォーマット：ＲＲＥ MTSRC Storage_length,Object_address,Storage_addres
s MTSRC L3,R1,R2

【表２８】

【０１６７】作動：Ｒ１によって指定されたスレッド送
受信カウンタの内容及び特性を、Ｒ２及びＬ３に指定さ
れた記憶位置（Ｒ２に指定されたアドレスから始まり、
Ｌ３によって指定された長さだけ続く）に表示する。Ｌ
３は無符号の２進値として扱われる。Ｌ３によって指定
されたバイト数が不適正な場合、Ｌ３のバイトが具体化
された後、作動が終了するだけであり、条件コードがこ
れに応じてセットされる。表示される情報のフォーマッ
トは次の通りである。

【表２９】

【表３０】

【０１６８】条件コード： ０ オブジェクトが正常に具体化された。 １ Ｌ３によって指定された長さが不適性であっ
た。 ３ 無効なＳＲＣアドレス 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない）

【０１６９】スレッド送受信待ち行列具体化（ＭＴＳＲ
Ｑ）−この命令はアドレス可能記憶域に、スレッド送受
信待ち行列（ＳＲＣ）の特性及び内容を与える。

【０１７０】フォーマット：ＲＲＥ MTSRQ Storage_length,Object_address,Storage_addres
s MTSRQ L3,R1,R2

【表３１】

【０１７１】作動：Ｒ１によって指定されたスレッド送
受信待ち行列の内容及び特性を、Ｒ２及びＬ３に指定さ
れた記憶位置（Ｒ２に指定されたアドレスから始まり、
Ｌ３によって指定された長さだけ続く）に表示する。Ｌ
３は無符号の２進値として扱われる。Ｌ３によって指定
されたバイト数が不適正な場合、Ｌ３のバイトが具体化
された後、作動が終了するだけであり、条件コードがこ
れに応じてセットされる。表示される情報のフォーマッ
トは次の通りである。

【表３２】

【表３３】

【０１７２】メッセージは優先順位順に表示される。Ｓ
ＲＱの各ＳＲＭの場合、次のようになる。

【表３４】

【０１７３】条件コード： ０ オブジェクトが正常に具体化された。 １ Ｌ３によって指定された長さが不適性であっ
た。 ３ 無効なＳＲＱアドレス 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない）

【０１７４】スレッド・ディスパッチング要素具体化
（ＭＴＴＤＥ）−この命令はアドレス可能記憶域に、ス
レッド・ディスパッチング要素（ＴＤＥ）の特性及び内
容を与える。

【０１７５】フォーマット：ＲＲＥ MTTDE Storage_length,Object_address,Storage_addres
s MTTDE L3,R1,R2

【表３５】

【０１７６】作動：Ｒ１によって指定されたスレッド・
ディスパッチング要素の内容及び特性を、Ｒ２及びＬ３
に指定された記憶位置（Ｒ２に指定されたアドレスから
始まり、Ｌ３によって指定された長さだけ続く）に表示
する。Ｌ３は無符号の２進値として扱われる。Ｌ３によ
って指定されたバイト数が不適正な場合、Ｌ３のバイト
が具体化された後、作動が終了するだけであり、条件コ
ードがこれに応じてセットされる。表示される情報のフ
ォーマットは次の通りである。

【表３６】

【表３７】

【０１７７】条件コード： ０ オブジェクトが正常に具体化された。 １ Ｌ３によって指定された長さが不適性であっ
た。 ３ 無効なＴＤＥアドレス 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない）

【０１７８】スレッド・ディスパッチング待ち行列具体
化（ＭＴＴＤＱ）−この命令はアドレス可能記憶域に、
スレッド・ディスパッチング待ち行列（ＴＤＱ）の特性
及び内容を与える。

【０１７９】フォーマット：ＲＲＥ MTTDQ Storage_length,Object_address,Storage_addres
s MTTDQ L3,R1,R2

【表３８】

【０１８０】作動：Ｒ１によって指定されたスレッド・
ディスパッチング待ち行列の内容及び特性を、Ｒ２及び
Ｌ３に指定された記憶位置（Ｒ２に指定されたアドレス
から始まり、Ｌ３によって指定された長さだけ続く）に
表示する。Ｌ３は無符号の２進値として扱われる。Ｌ３
によって指定されたバイト数が不適正な場合、Ｌ３のバ
イトが具体化された後、作動が終了するだけであり、条
件コードがこれに応じてセットされる。表示される情報
のフォーマットは次の通りである。

【表３９】

【０１８１】条件コード： ０ オブジェクトが正常に具体化された。 １ Ｌ３によって指定された長さが不適性であっ
た。 ３ 無効なＴＤＱアドレス 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない）

【０１８２】パージ（ＰＵＲＧＥ）−この命令は指定の
アドレス・スペースに関連したすべてのオブジェクトを
破壊する。

【０１８３】フォーマット：ＲＲＥ PURGE address PURGE R1

【表４０】

【０１８４】作動：アドレッシング・モードに応じて、
Ｒ１によって指定された関連するアドレス・スペースを
決定し、このアドレス・スペースに関連するすべてのオ
ブジェクトを破壊する。Ｒ１がレジスタ０を指定してい
る場合には、すべてのアドレス・スペースに関連したす
べてのオブジェクトがパージされる。この命令には特権
が与えられている。

【０１８５】条件コード：無変更 境界要件：なし プログラム例外： ・特権操作

【０１８６】カウント受信（ＲＥＣＣ）−この命令によ
って、カウンタの限界値が設定限界値と比較される。

【０１８７】フォーマット：ＲＲＥ RECC Owner,Limit,SRC_address RECC R4,R1,R2

【表４１】

【０１８８】作動：Ｒ１によって指定されたレジスタが
ゼロの場合、カウンタ内の限界値が限界値として使用さ
れる。それ以外の場合には、指定されたレジスタ内の限
界値が限界値として使用される。次いで、Ｒ２によって
指定されたＳＲＣ内のカウンタ値が、限界値と比較され
る。

【０１８９】カウンタの値が限界値以上の場合には、次
のようになる。

【０１９０】・カウンタ内の限界値を使用する場合に
は、カウンタ値が限界値によって決定される。 ・Ｒ４によって示されたレジスタがゼロでない場合に
は、Ｒ４によって指定されたレジスタの内容がＳＲＣの
「オーナ」として保管される。（０という値は、オーナ
がないことを示す。） ・命令が完了する。

【０１９１】カウンタの値が限界値未満の場合には、次
のようになる。

【０１９２】・現在の状態がＴＤＥに保管され、ＳＲＣ
待機待ち行列に入れられる。 ・ＳＲＣがショート・ウェイト・オプションを有してお
らず、それ以前に待機していたＴＤＥがない場合には、
ＳＲＣがショート・ウェイト状態にされる（技術上の
注：関連するＴＤＱのショート・ウェイタ・カウントが
増加される。） ・カウンタ内の限界値が使用される場合には、命令が完
了する。それ以外の場合には、命令が無効とされる（し
たがって、命令が命令で指定された限界値をチェックす
るために再実行される）。 ・スレッド・ディスパッチャが呼び出される。

【０１９３】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるＴＤＥスペースがない） ・指定（無効なＳＲＣアドレス、無効な関連ＴＤＱ
（注：実施例が命令の実行中に、有効な関連ＴＤＱの存
在に関するチェックを行う必要はないが、関連ＴＤＱの
使用を試み、何もないことが分かった場合には、この例
外が生成される。）） ・ＴＤＱが空である。

【０１９４】メッセージ受信（ＲＥＣＭ）−この命令に
よって、スレッド送受信メッセージを指定されたスレッ
ド送受信待ち行列から受信する。

【０１９５】フォーマット：ＲＲＥ RECM Search_type,Priority,Message,SRQ_address RECM I3,R4,R1,R2

【表４２】

【０１９６】作動：Ｒ２によって指定されたＳＲＱのＳ
ＲＭを、最初のＳＲＭから順次探索する。探索はＲ４の
ビット２４−３１によって指定された優先順位によって
制御される。Ｉ３によって指定されたＳｅａｒｃｈ＿ｔ
ｙｐｅを満たす最初のＳＲＭが待ち行列解除される。メ
ッセージはＲ１によって指定されたレジスタに入れら
れ、メッセージの実際の優先順位はＲ４のビット２４−
３１に入れられる。Ｒ１によって指定されるレジスタの
タイプ（ＧＰＲ、ＦＰＲなど）は、ＳＲＱのメッセージ
・タイプによって決定される。Ｓｅａｒｃｈ＿Ｔｙｐｅ
の意味は以下の通りである。

【０１９７】 ビット 説明 ０ メッセージの優先順位＝Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ １ メッセージの優先順位＜Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ ２ メッセージの優先順位＞Ｓｅａｒｃｈ＿Ｐｒｉｏｒｉｔｙ

【０１９８】Ｓｅａｒｃｈ＿Ｔｙｐｅは指定したビット
の論理包含的ＯＲである。２進０００ｘというＳｅａｒ
ｃｈ＿Ｔｙｐｅの場合、探索タイプを満たす優先順位は
なく、したがってこの組合せは無効である。指定例外が
発生する。２進１１１ｘというＳｅａｒｃｈ＿Ｔｙｐｅ
の場合、最初のメッセージが待ち行列解除される。Ｓｅ
ａｒｃｈ＿Ｔｙｐｅを満たすメッセージがない場合、あ
るいはメッセージ・リストが空の場合、Ｒ１及びＲ４は
変更されず、命令は無効とされる。現在の状態がＴＤＥ
に保管され、ＳＲＱ待機リストに入れられ、スレッド・
ディスパッチャが呼び出される。

【０１９９】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるＴＤＥがない） ・指定（無効なＳＲＱアドレス、無効な探索タイプ） ・ＴＤＱが空である。

【０２００】制御送信（ＳＥＮＤＣ）−この命令によっ
て、ＳＲＣ（スレッド送受信カウンタ）のカウント・フ
ィールドの現行値を増加させる。

【０２０１】フォーマット：ＲＲＥ SENDC New_Count,owner,Increment,SRC_address SENDC R3,R4,R1,R2

【表４３】

【０２０２】作動：Ｒ４がレジスタ０を示していない場
合には、Ｒ４によって指定されたレジスタの内容がＳＲ
Ｃの「オーナ」値と比較される。ＳＲＣが「所有」され
ていない場合、あるいは「所有」されているが、値が同
じではない場合、指定例外が通知され、命令の実行は停
止する。ＳＲＣをロックとして使用している場合、これ
はロック違反をデバッグする際に有用である。Ｒ２によ
って指定されたＳＲＣ（スレッド送受信カウンタ）のカ
ウント・フィールドの現行値が、Ｒ１に収められている
値だけ増加する。新しいカウント値がカウンタ内の限界
値以上の場合には、以下が生じる。

【０２０３】・カウンタの値が限界値の値だけ減少す
る。 ・新しい値がＲ３によって指定されたレジスタに戻され
る。

【０２０４】・待機リストが空でない場合、ＳＲＣのバ
イト０ビット７の値によって、以下が生じる。 ＡＬＬ すべてのＴＤＥが待機リストから待ち行列解
除され、優先順位順に関連するＴＤＱに入れられる。 ＯＮＥ 最初のＴＤＥが待機リストから待ち行列解除
され、優先順位順に関連するＴＤＱに入れられる。

【０２０５】・ＳＲＣがショート・ウェイト・オプショ
ン・セットを有しており、ＴＤＥがＳＲＣで待機した
が、ＴＤＥがＳＲＣで現在待機していない場合には、Ｓ
ＲＣはショート・ウェイトではなくなる（技術上の注：
関連するＴＤＱのショート・ウェイタ・カウントが減少
させられる）。

【０２０６】・ＳＲＣまたはＳＲＱからの１つまたは複
数のＴＤＥがＴＤＱに入れられ、ＴＤＱが優先順位の高
いＴＤＥを含んでいる場合には、現在の状態がＴＤＥに
保管され（ＳＲＣまたはＳＲＱからのＴＤＥと同じ優先
順位で）、優先順位順にＴＤＱに入れられる。次いで、
スレッド・ディスパッチャが呼び出され、スレッドの切
換えを起こす。このスレッドの切換えを送信操作を出し
たスレッドに対する優先使用待機と呼ぶ。

【０２０７】新しい値がカウンタ内の限界値未満であっ
た場合には、以下が生じる。 ・新しい値がＲ３によって指定されたレジスタに戻され
る。

【０２０８】カウンタがオーバフローした場合には、値
は増加せず、命令は無効となる。固定小数点オーバフロ
ー例外が通知される。ＳＥＮＤＣが出された場合、ＳＲ
Ｃは「ロック」状態から除去される（これはロックとし
て使用したＳＲＣのデバッグをサポートする）。すなわ
ち、ＳＲＣの「オーナ」値がゼロにセットされ、何らか
のＴＤＥによって「ロック解除」されたことを示す。

【０２０９】条件コード：無変更 境界要件：なし プログラム条件： ・アドレス指定（関連するアドレス・スペースがない、
利用できるＴＤＥがない） ・指定（無効なＳＲＣアドレス、無効な関連ＴＤＱ、等
しくない「オーナ」値） ・固定小数点オーバフロー（ＳＲＣカウンタ・オーバフ
ロー）

【０２１０】カウント送信及び待機（ＳＥＮＤＣＷ）−
この命令によって、ＳＲＣ（スレッド送受信カウンタ）
の値がオペランドによって指定されたレジスタに含まれ
ている量だけ増加する。命令を出したスレッドの状態は
ＴＤＥに保管され、ＳＲＣ待機待ち行列に入れられる。

【０２１１】フォーマット：ＲＲＥ SENDCW Increment,SRC_address SENDCW R1,R2

【表４４】

【０２１２】作動：Ｒ２によって指定されたＳＲＣの値
が、Ｒ１によって指定されたレジスタに含まれている値
だけ増加する。命令を出したスレッドの状態はＴＤＥに
保管され、ＳＲＣ待機待ち行列に入れられる。新しい値
がカウンタ内の限界値以上の場合には、カウンタの値は
限界値の値だけ減少する。次いで、ＳＲＣのディスパッ
チ制御オプションによって、以下が生じる。 ＡＬＬ すべてのＴＤＥが待機リストから待ち行列解
除され、優先順位順に関連するＴＤＱに入れられる。 ＯＮＥ 最初のＴＤＥが待機リストから待ち行列解除
され、優先順位順に関連するＴＤＱに入れられる。

【０２１３】ＳＲＣがショート・ウェイト・オプション
・セットを有しており、ＴＤＥがＳＲＣで待機したが、
ＴＤＥがＳＲＣで現在待機していない場合には、ＳＲＣ
はショート・ウェイトではなくなる。（技術上の注：関
連するＴＤＱのショート・ウェイタ・カウントが減少さ
せられる。）次いで、スレッド・ディスパッチャが呼び
出される。「オーナ」状態及び値は影響を受けない。

【０２１４】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるＴＤＥがない） ・指定（無効なＳＲＣアドレス、関連ＴＤＱが定義され
ていない） ・ＴＤＱが空 ・固定小数点オーバフロー（ＳＲＣカウンタ・オーバフ
ロー）

【０２１５】メッセージ送信（ＳＥＮＤＭ）−この命令
によって、指定されたＳＲＱ（スレッド送受信待ち行
列）のメッセージ・リストが最初のメッセージから順次
探索され、メッセージが優先順位内で待ち行列化され
る。

【０２１６】フォーマット：ＲＲＥ SENDM Enqueue_type,Priority,Message,SRQ_address SENDM I3,R4,R1,R2

【表４５】

【０２１７】作動：Ｒ２によって指定されたＳＲＱのメ
ッセージ・リストが最初のメッセージから順次探索され
る。Ｒ１によって指定されたレジスタに収められている
メッセージが優先順以内で、Ｉ３の値（００ｘ＝最初、
０１ｘ＝最後）によって指定された最初／最後で待ち行
列化される。メッセージの優先順位はＲ４のビット２４
−３１で指定される。Ｒ１によって指定されるレジスタ
のタイプ（ＧＰＲ、ＦＰＲなど）はＳＲＱのメッセージ
・タイプ・フィールドによって決定される。同一の優先
順位のメッセージがない場合、新しいメッセージは優先
順位値の高い最初のメッセージの前、あるいは、このメ
ッセージがなければ、最後に待ち行列に入れられる。優
先順位は無符号の２進値として扱われる。ＳＲＱのディ
スパッチ制御オプションが、ＳＲＱの待機リストから待
ち行列解除されるＴＤＥ（スレッド・ディスパッチング
要素）を決定し、ＴＤＥに指定されたＴＤＱ（スレッド
・ディスパッチング待ち行列）へ優先順位順に入れられ
る。ディスパッチ制御オプションは、次の通りである。

【０２１８】ＡＬＬ すべてのＴＤＥが待機リストか
ら待ち行列解除され、優先順位順に関連するＴＤＱに入
れられる。 ＯＮＥ 最初のＴＤＥが待機リストから待ち行列解除
され、優先順位順に関連するＴＤＱに入れられる。

【０２１９】ＳＲＣまたはＳＲＱからの１つまたは複数
のＴＤＥがＴＤＱに入れられ、ＴＤＱが優先順位の高い
ＴＤＥを含んでいる場合には、現在の状態がＴＤＥに保
管され（ＳＲＣまたはＳＲＱからのＴＤＥと同じ優先順
位で）、優先順位順にＴＤＱに入れられる。次いで、ス
レッド・ディスパッチャが呼び出され、スレッドの切換
えを起こす。このスレッドの切換えを送信操作を出した
スレッドに対する優先使用待機と呼ぶ。

【０２２０】条件コード：無変更 境界要件：なし プログラム例外： ・アドレス指定（関連するアドレス・スペースがない、
利用できるメッセージ・スペースがない、利用できるＴ
ＤＥスペースがない） ・指定（無効なＳＲＱアドレス、無効な関連ＴＤＱ、無
効なＥｎｑｕｅｕｅ＿ｔｙｐｅ）

【０２２１】カウンタ限界値設定（ＳＥＴＣＬＶ）−こ
の命令は指定されたスレッド送受信カウンタ（ＳＲＣ）
の限界値を、指定された値に設定する。

【０２２２】フォーマット：ＲＲＥ SETCLV Operation,SRC_address,Limit SETCLV I3,R1,R2

【表４６】

【０２２３】作動：Ｒ１によって指定されたカウンタが
Ｉ３フィールドによって指定された通りに、また無符号
２進３２ビット値として扱われるＲ２によって指定され
た値の通りに変更される。Ｉ３の値の意味は次の通りで
ある。

【０２２４】 Ｉ３ 意味 ０ 限界値をＲ２の値と等しい値にセットする １ 現行値をＲ２の値だけ増加させる ２ 現行値をＲ２の値だけ減少させる

【０２２５】新しい限界値がＳＲＣのカウント値以下で
あり、待機リストが空でない場合には、ＳＲＣのディス
パッチ制御オプションによって、次のようになる。

【０２２６】ＡＬＬ すべてのＴＤＥが待機リストか
ら待ち行列解除され、優先順位順に関連するＴＤＱに入
れられる。 ＯＮＥ 最初のＴＤＥが待機リストから待ち行列解除
され、優先順位順に関連するＴＤＱに入れられる。

【０２２７】ＳＲＣがショート・ウェイト・オプション
・セットを有しており、ＴＤＥがＳＲＣで待機したが、
ＴＤＥがＳＲＣで現在待機していない場合には、ＳＲＣ
はショート・ウェイトではなくなる。ＳＲＣまたはＳＲ
Ｑからの１つまたは複数のＴＤＥがＴＤＱに入れられ、
ＴＤＱが優先順位の高いＴＤＥを含んでいる場合には、
現在の状態がＴＤＥに保管され（ＳＲＣまたはＳＲＱか
らのＴＤＥと同じ優先順位で）、優先順位順にＴＤＱに
入れられる。次いで、スレッド・ディスパッチャが呼び
出され、スレッドの切換えを起こす。このスレッドの切
換えを送信操作を出したスレッドに対する優先使用待機
と呼ぶ。操作がオーバフローまたはアンダフローを生じ
る場合には、操作が開始され、例外が通知される。

【０２２８】１実施例において、本発明は並列ＦＯＲＴ
ＲＡＮ機能を実現する。これは単なる例であり、本発明
の特定の用途を実証するためのものである。図６はスモ
ール・グレイン機構（ＳＧＦ）のエミュレーションの概
要を示すブロック図である。この例では、複数の仮想Ｃ
ＰＵが所与の仮想計算機に対して定義されているＶＭオ
ペレーティング・システム下のＥＳＡ／３７０コンピュ
ータで、ＦＯＲＴＲＡＮ適用業務が作動していると想定
している。ＦＯＲＴＲＡＮコードはエミュレートされた
操作コードである操作コード「Ｘ」を含んでいる。ソフ
トウェア・エミュレーションにおいて、エミュレートさ
れた操作コードは「IBM System/370 Extended Architec
ture Interpretive Execution」（ＩＢＭ資料番号ＳＡ
２２−７０９５）に記載されているように、ＳＩＥ（シ
ステム解釈実行）代行受信及びＳＩＥの終了を行う。こ
の時点で、ＶＭオペレーティング・システムの制御プロ
グラムは制御を獲得して、ソフトウェア・エミュレーシ
ョンを行う。ハードウェアで実施した場合には、操作コ
ードが直接実行される。ソフトウェア・エミュレーショ
ンまたはハードウェアでの実行の後、該当する場合に
は、次に続く命令（ＮＳＩ）が制御を獲得し、ＦＯＲＴ
ＲＡＮ適用業務の処理が継続する。

【０２２９】並列処理を行う方法に関しては、いくつか
の提案がされている。あるものは明示的なものであり
（たとえば、ユーザ定義による）、あるものは暗黙のも
のである（たとえば、自動ＤＯループ同期化）。方法が
どのようなものであるかにかかわりなく、何らかの点
で、環境が必要なプロセス構造を作成することが必要で
ある。これはコードの識別と、おそらくは、そのローデ
ィング、ならびに記憶域の割振りを含んでいる。オペレ
ーティング・システムの実行構造（たとえば、ＭＶＳ＝
タスク、ＶＭ＝仮想プロセッサ）を作成することに加え
て、並列環境はＴＤＱ（スレッド・ディスパッチング待
ち行列）及びＤＴＤＱ（スレッド・ディスパッチング待
ち行列ディスパッチ）に対してＥＱＴＤＥ（スレッド待
ち行列ディスパッチング要素待ち行列化）を行って、ス
レッド・ディスパッチャを呼び出すことによって、実行
に関する独立したスレッドを表すスレッドを作成する。
多くの代替策があるが、ここでは、メッセージ及びメッ
セージ待ち行列を使用して、並列作業のメッセージ単位
を定義するものと仮定する。

【０２３０】作業の同期化 プロセスが１つまたは複数のプロセスを待たなければな
らないさまざまな状況がある。変形の１つは親プロセス
が多数の子プロセスを作成し、ある時点で、これらが完
了するのを待つというものである。完了時に、通常親プ
ロセスがＪＯＩＮまたはその他のステートメントを出し
た後で、親プロセスが継続する。図７は本発明によるス
モール・グレイン機構（ＳＧＦ）を使用したフォーク及
び結合シナリオを示す。適用業務プログラムは複数行の
コードを含んでいるが、そのうちのいくつかだけが図示
されている。これらのコード行の１つ、上記で定義した
ＥＱＴＤＥ命令が作業要素（すなわち、スレッド）を作
成する。その後にＣＲＳＲＣ命令があり、これはスレッ
ド送受信カウンタを作成する。次いで、ＳＥＴＣＬＶ命
令が限界値を作成されたプロセスの数にセットする。Ｅ
ＱＴＤＥ命令はthisis the "fork"などのプロセスを作
成する。図示の例では、適用業務のメインの行（すなわ
ち、「親」）の他に、３つのプロセス（すなわち、
「子」）が作成されている。コードのメインの行はカウ
ント受信（ＲＥＣＣ）命令を出すまで継続する。作成さ
れたプロセスは完了するまで実行され、その時点で、各
々がカウント送信（ＳＥＮＤＣ）命令に遭遇する。作成
されたプロセスすなわちスレッドは、スレッド待ち行列
要素ディスパッチ（ＤＱＴＤＥ）命令によって終了す
る。作成されたプロセスの２番目が送信するカウントは
カウント限界値設定（ＳＥＴＣＬＶ）命令がセットした
限界値に等しく、この時点で、親プロセスは次に続く命
令（ＮＳＩ）を実行する。

【０２３１】ＪＯＩＮの場合、ＦＯＲＴＲＡＮコンパイ
ラはＳＲＣ（スレッド送受信カウンタ）及び次のコード
を生成する。 ＲＥＣＣ ＳＲＣ＿ａｄｄｒｅｓｓ

【０２３２】ＦＯＲＫ（活動並列スレッド）機能の場
合、コンパイラはＳＲＣカウンタ限界値を増加させるコ
ードを生成する。コンパイラはスレッド終了コードの一
部として、 ＳＥＮＤＣ ＳＲＣ＿ａｄｄｒｅｓｓ という命令を生成し、子スレッドが完了したことを通知
しなければならない。親スレッドがＲＥＣＣ命令を出す
と、親スレッドはカウント値に達し、すべての子スレッ
ドが終了している場合には、先へ進むか、あるいは最後
の子スレッドがそのＳＥＮＤＣ命令を出すまで待機する
かする。

【０２３３】他の変形は特定のスレッドを待つことであ
る。これを達成するには、メッセージ機構を使用する。
コンパイラはすべての作成されたスレッドに対してＳＲ
Ｑ（スレッド送受信待ち行列）を生成する。これらは入
力メッセージ待ち行列である。ＷＡＩＴが出されたスレ
ッドにおいては、コンパイラは次のインライン・コード
を生成する。 RECM EQUAL,Thread_id,SRM_reg,SRQ_address スレッドはその入力待ち行列で、指定されたスレッドか
らのメッセージを待つ。あるいは、待つかどうかのオプ
ションをメッセージ受信タイプの機能に指定することが
できる。待機を希望する場合には、ＲＥＣＭ命令が使用
され、待機を希望しない場合には、ＤＱＭ（メッセージ
待ち行列解除）命令を使用して、メッセージを待ち行列
解除し、戻りコードをセットする。

【０２３４】バリアは並列機能であり、多数の並列プロ
セッサを同期化する簡単な方法を提供する。通信はな
く、プロセッサのいずれかに進行を認める前に、すべて
のプロセッサが所与のバリアに到達するようにすること
ができるだけである。図８は作成されたプロセスの各々
がすべてがバリアに達するまでＳＥＮＤＣＷよりも先に
進めないことを除けば、図７に示したフォーク及び結合
シナリオと同様な、バリア・シナリオの図である。作成
されたプロセスがバリアに到達すると、これらのプロセ
スはＳＥＮＤＣＷ（カウント送信及び待機）命令を送信
する。

【０２３５】バリアには、「グループ」を作成するプロ
セスの決定及びグループ内のプロセスの数という２つの
要素がある。ここで、ＦＯＲＴＲＡＮプログラマが次の
形式の１つまたは複数のプロシージャをコーディングす
るものと仮定する。 ... BARRIER A ... BARRIER B ...

【０２３６】次いで、プロシージャがこれらのステート
メントを含んでいるプロセス・グループが呼び出され
る。ユーザは指定されたバリアの各々で同期化が行われ
ると考える。これを提供するため、ＦＯＲＴＲＡＮ環境
は次のことを行わなければならない。コンパイラは次の
ように、カウンタにアクセスするため、ＳＲＣ（スレッ
ド送受信カウンタ）及びインライン・コードを生成す
る。 ... SENDCW SRC_A /*バリアＡに到達*/ ... SENDCW SRC_B /*バリアＢに到達*/ ...

【０２３７】グループ内のプロセスの数が決定されると
（コンパイル時または実行時に）、カウンタの「限界」
値がグループのサイズにセットされる。ＳＲＣのディス
パッチング・ビットがセットされ、カウントに達した場
合に、すべてのＴＤＥをディスパッチする。

【０２３８】単純なロック機能をＳＲＣまたはＳＲＭ機
構に基づいたものとすることができる。たとえば、指定
されたロックＡに対して、１という現在の限界値によっ
て初期化されるＳＲＣ、すなわちＳＲＣ＿Ａをコンパイ
ラが作成するＳＲＣを使用して、単純なロック機構を実
現することができる。 ＬＯＣＫは次のようにして実施される。 RECC SRC_A /*ロック＝１であれば、取得し、０にセッ
トする*/ ＵＮＬＯＣＫは次のようにして実施される。 SENDC SRC_A /*ロック値＝１＝利用可能*/

【０２３９】作業の同期化 事象ＴＤＥを定義できることによって、困難な待ち行列
管理の問題のいくつかを簡単に処理することができ、ま
た作業単位の処理の動的な「スケジューリング」の基礎
を提供することが可能となる。固定事象ＴＤＥによっ
て、任意の数のスレッドを要求があった場合に活動化す
ることが可能となる。いくつのプロセスがＴＤＱにアク
セスするかを知る必要がないことを使用して、動的に
「スケジューリング」する際に、プロセスの作業活動を
利用することができる。プロセスが行っていた作業を完
了し、作業に対する作業待ち行列に進んだ場合、固定事
象ＴＤＥを使用して、利用可能なプロセスを「補充」
し、いくつかの作業を援助することができる。この手法
はいくつのタスクが何を行っているかを、作業管理コー
ドの多くが懸念する必要がないので、作業の「スケジュ
ーリング」と管理の静的度を少なくし、管理を容易にす
る。

【０２４０】以下は「事象」ＴＤＥを有するＴＤＱを使
用して、作業負荷が変動した場合に、システム・タスク
の非活動化及び再活動化を管理する方法の簡単な例であ
る。「作業なし」状況を検出するために、多数のシステ
ム・タスクが起動され、作業を処理していると想定する
と、「作業なし事象」ＴＤＥがＴＤＱに入れられる。こ
れは「空」ＴＤＱ条件を検出する「固定」ＴＤＥであ
る。それ故、これはこの状況に遭遇するすべてのシステ
ム・タスクによって活動化される。「作業なし事象」は
以下のことを行う。 ＮＯ＿ＷＯＲＫ： ＤＣＬ ＳＴＡＴＥ ＩＮＩＴ（ＳＥＴ＿ＡＬＡＲＭ） ＳＥＬＥＣＴ（ＳＴＡＴＥ） ＷＨＥＮ（ＳＥＴ＿ＡＬＡＲＭ） ＳＴＡＴＥ＝ＧＯＴＯ＿ＳＬＥＥＰ ＥＱＴＤＥ ＷＡＫＥＵＰ＿ＴＤＥ，ＤＩＳＰＡＴＣＨ＿Ｑ， ［ＨＩ＿ＰＲＩＯＲＩＴＹ，ＲＥＭＯＶＡＢＬＥ，ＯＮ＿ＮＥＷ ＿ＴＤＥ］ ／＊事象を起動する＊／ ＤＴＤＱ ＤＩＳＰＡＴＣＨ＿Ｑ ／＊作業が入り込んでいるかどう か調べる＊／ ＷＨＥＮ（ＧＯＴＯ＿ＳＬＥＥＰ） ＷＡＩＴ ＳＬＥＥＰ＝ＳＥＴ＿ＡＬＡＲＭ ＤＴＤＱ ＤＩＳＰＡＴＣＨ＿Ｑ ／＊ＧＯ ＦＩＮＤ ＷＯＲＫ＊ ／ ＥＮＤ ＳＥＬＥＣＴ

【０２４１】起動ＴＤＥは下記を行う ＷＡＫＥＵＰ： ＩＦ（ＴＡＳＫ＿ＴＯ＿ＢＥ＿ＰＯＳＴＥＤ＝ＭＥ） ／＊不必要なＰＯ ＳＴ／ＷＡＩＴを避ける＊／ ＳＴＡＴＥ＝ＳＥＴ＿ＡＬＡＲＭ ＥＬＳＥ ／＊遅延しているものを起動する ＰＯＳＴ ＥＮＤ ＤＴＤＱ ＤＩＳＰＡＴＣＨ＿Ｑ ／＊何らかから作業をする＊／

【０２４２】これらの作業制御ルーチンにはロックはな
いので、重要な資源を保持している間に割込みを行うこ
とは不可能である。起動事象の設定と作業の到着の間の
潜在的な競争状態は、事象のセット後にＴＤＱを再度デ
ィスパッチすることによって処理される。次の３つのう
ちの１つが起こる。

【０２４３】ｉ．作業が到着しない（ほとんどの場
合）。この場合、作業なしＴＤＥが再度呼び出され、タ
スク決定のフェーズ２を完了する。

【０２４４】ｉｉ．事象のセット後、ＤＴＤＱ前に作業
が到着する。この場合、ＤＴＤＱが作業を行わせる。作
業の他の部分が遅れて到着すると、事象が処理される
（ＰＯＳＴ）。このシステム・タスクに作業がなくなる
と、システム・タスクは作業なしＴＤＥを再度行い、フ
ェーズ２を処理する。これは直ちにＷＡＩＴを満たし、
待ち行列を再ディスパッチし、フェーズ１でそれ自体を
再度呼び出す。

【０２４５】ｉｉｉ．事象がセットされる前に作業が到
着する。この場合、ＤＴＤＱによって、起動ＴＤＥがデ
ィスパッチされる（これが作業よりも高い優先順位を有
しているので）。ＤＴＤＱはそれ自体を起動しようとし
ていることを発見し（そうでなければ、これはケース２
となる）、状態をＳＥＴ＿ＡＬＡＲＭにリセットし、作
業を待ち行列にディスパッチするだけとなる。

【０２４６】この場合、競争状態による唯一の欠点は第
２の状況（１つの状況のウィンドウを有している）が発
生しそうにないことである。利点は重要な資源を保持し
ている間に割込みを被ることがないことである。

【０２４７】本発明によるスモール・グレイン機構（Ｓ
ＧＦ）の実施はソフトウェアまたはハードウェア、ある
いは両者の組合せのいずれかによる。いずれにせよ、Ｓ
ＧＦは図９に示すデータ構造を有する状態ベクトル（Ｓ
Ｖ）を使用して、コンピュータ・プロセスの作成及びデ
ィスパッチを制御する。図１０に示すデータ・フローは
所与の仮想計算機に関連づけられたＮ個の仮想ＣＰＵが
あるＥＳＡ／３７０環境で稼動するＶＭ（仮想計算機）
オペレーティング・システム（ＯＳ）でのソフトウェア
で実施したものを想定している。本発明の特別な機能は
密閉オブジェクト・メモリ４０１を設けたことであり、
これは仮想計算４０２によってアクセスされるが、ユー
ザが直接アクセスすることはできないものである。仮想
計算機４０２内には、仮想ＣＰＵ４２２₀、４２
２₁、．．．４２２_nの各々に１つのＳＧＦアンカ４２１
₀、４２１₁、．．．４２１_nが設けられている。Ｓ／３
７０アーキテクチャはシステムの各仮想ＣＰＵに対して
プログラム保管域（ＰＳＡ）を備えている。ＳＧＦアン
カは各ＰＳＡ内に保持されている。これは本発明のこの
実施例に固有の詳細部であって、本発明の一般的な実現
には必要ないものである。密閉オブジェクト・メモリ４
０１はＳＧＦベクトル・テーブル４１２の特定のＳＧＦ
ベクトルを識別するＳＧＦベクトル・テーブル（ＳＶ
Ｔ）をポイントする、特定の仮想ＣＰＵに対するＳＧＦ
アンカによってアクセスされる。ＳＧＦベクトル・テー
ブルはセル・プール・ポインタを含んでおり、これはメ
モリ内の使用域４１３、基本ＴＤＱポインタ、ＣＰＵ
ＧＯＷＯＲＤ及びロック、ならびにＣＰＵ ＴＤＥポイ
ンタをポイントする。メモリ４１３はＳＧＦデータ構想
及びセル・プールのビット・マップを収めた静的ＳＧＦ
セル・プールを含んでいる。

【０２４８】図１１はデータ・ディスパッチャのデータ
構造を詳細に示している。ＳＧＦベクトル・テーブル４
１２内の基本ＴＤＱポインタはＴＤＱ４１４をポイント
する。ＴＤＱ４１４は待ち行列内に、記述子（ＤＥＳＣ
Ｒ）、ロック、及び次のＴＤＥ（ＴＤＥＮＸＴ）のアド
レスを含んでいる。次のＴＤＥのアドレスは待ち行列内
のＴＤＥ４１５をポイントし、これらのＴＤＥの各々は
ＴＤＱ及び図９に示すＳＧＦベクトルを識別するヘッダ
を含んでいる。ＳＧＦベクトル・テーブル４１２はこれ
が作動している仮想ＣＰＵ（ＶＣＰＵ）に対するＴＤＥ
に対するポインタを含んでいる。このポインタは現行の
ＴＤＥ４１６をポイントする。

【０２４９】図１２はディスパッチャ制御フローによっ
て呼び出されるトリガされた待機論理の流れ図である。
プロセスはベクトル・テーブル４１２（図１０）から基
本ＴＤＱポインタを取得することによって、機能ブロッ
ク５２１から始まる。次いで、機能ブロック５２２にお
いて、例として取り上げた特定の環境に対してＳ／３７
０アーキテクチャがサポートしている比較及びスワップ
論理を使用して、次のＴＤＥがＴＤＱ内で更新される。
更新された次のＴＤＥは機能ブロック５２３で現行ＴＤ
Ｅとされ、その後、機能ブロック５２４において、仮想
ＣＰＵに対する状態がＴＤＥからロードされる。作業が
ない場合には、トリガされた待機ＴＤＥが発見されるこ
とになる。

【０２５０】図１３はトリガされた待機論理の流れ図を
示す。このプロセスはＧＯＷＯＲＤロックを取得するこ
とによって、機能ブロック５２５から始まる。判断ブロ
ック５２６でテストを行って、ＧＯＷＯＲＤロックが獲
得されているかどうかを判定する。獲得されていない場
合、再実行ディスパッチが機能ブロック５２７で呼び出
され、戻る。これに対し、ＧＯＷＯＲＤロックが獲得さ
れている場合には、ゼロがＧＯＷＯＲＤに格納され、ロ
ックが機能ブロック５２８で解除される。次いで、機能
ブロック５２９で、ＧＯＷＯＲＤが「１」にポーリング
され、「１」が判断ブロック５３０で見つかった場合に
は、機能ブロック５３１でディスパッチャに入る。

【０２５１】スレッド・ディスパッチング待ち行列ディ
スパッチ（ＤＴＤＱ）の流れ図を図１４に示す。プロセ
スはＴＤＱ記述子を読み取ることによって機能ブロック
５３２から始まる。次いで、テストを判断ブロック５３
３で行って、有効なトークンが発見されるかどうかを判
定する。見つからない場合には、ＣＣが機能ブロック５
３４で「２」にセットされ、戻り、アドレス例外処理ル
ーチンへの転送を行う。有効なトークンが発見された場
合には、ＴＤＱアドレスが機能ブロック５３５で状態ベ
クトル・テーブル（ＳＶＴ）（図１１の４１２）にロー
ドされ、これを基本ＴＤＱにする。次いで、ＧＯＷＯＲ
Ｄロックが機能ブロック５３６で獲得され、機能ブロッ
ク５３７で、ＧＯＷＯＲＤが１にセットされ、ロックが
解除される。これは待機しているプロセッサをトリガす
る。最後に、機能ブロック５３８において、次に続く命
令（ＮＳＩ）への戻りが行われる。

【０２５２】ＴＤＥ待ち行列化の流れ図を図１５に示
す。プロセスは機能ブロック５４０から始まり、トーク
ンの妥当性検査が行われる。判断ブロック５４１におい
て、トークンが有効であるかどうかの判断が行われる。
有効でない場合には、プロセスは機能ブロック５４２で
失敗するが、有効な場合には、ＴＤＥは機能ブロック５
４３において、ＶＭ ＯＳの比較及びスワップによっ
て、アドレス待ち行列のＬＩＦＯ（後入れ先出し）スタ
ックに入れられる。次に、判断ブロック５４４におい
て、これが基本ＴＤＱであるかどうかのテストが行われ
る。基本ＴＤＱでない場合には、機能ブロック５４５に
おいて次に続く命令（ＮＳＩ）に対する戻りが行われ
る。これに対し、基本ＴＤＱである場合には、作業が作
成されており、機能ブロック５４６において、ＧＯＷＯ
ＲＤロックが獲得される。ＧＯＷＯＲＤが１にセットさ
れ、ロックが機能ブロック５４７で解除される。最後
に、機能ブロック５４８において次に続く命令への戻り
が行われる。

【０２５３】図１６はトークンを作成するプロセスの論
理を示す流れ図である。プロセスは操作コードをデコー
ドすることによって、機能ブロック５５１から始まる。
テストを判断ブロック５５２で行って、操作コードが要
求作成であるかどうかを判断する。そうでない場合に
は、密閉トークン処理が機能ブロックで行われるが、こ
のプロセスは以下で参照する図１７の流れ図に示されて
いる。操作コードが要求作成であると想定した場合、オ
ブジェクト・メモリ・マネージャが機能ブロック５５４
で呼び出される。オブジェクト・メモリ・マネージャに
よって、判断ブロック５５５でテストを行い、空セルが
あるかどうかを判断する。存在している場合には、ＲＣ
（戻りコード）が「０」にセットされ、存在していない
場合には、ＲＣが「−１」にセットされる。次いで、判
断ブロック５５６で空セル・テストを行い、ＲＣが
「０」であるかどうかを判断する。

【０２５４】本実施例では、機構のキャパシティー用途
についての検出を行う空セル・テストが必要である。本
実施例は容量が限定されている有限オブジェクト記憶域
を使用しているので、容量を超過した場合に、適用業務
に障害を示さなければならない。好ましい実施例におい
ては、仮想記憶域技法を使用してオブジェクト・リポジ
トリが無限に見えるようにする。

【０２５５】図１６に戻って、ＲＣが「０」でない場
合、障害が機能ブロック５５７で検出され、戻りが行わ
れ、プロセスを終了する。ＲＣが「０」であって、空セ
ルが利用できることを示していると想定すると、空セル
のアドレスが機能ブロック５５８で、次に利用できるオ
ブジェクトのアクセス・テーブル項目に入れられる。次
いで、機能ブロック５５９において、オブジェクト・テ
ーブル・インデックス及びスペース・アドレスを使用し
て、オブジェクト・トークンを計算する。ＣＣを機能ブ
ロック５６０で「０」にセットし、作成されたトークン
を戻す。

【０２５６】機能ブロック５５３に戻って、密閉トーク
ン処理がここで参照する図１７の流れ図に示されてい
る。まず、操作の識別（ＩＤ）が機能ブロック５６１で
待ち行列化される。これはＴＤＱ、ＳＲＱ及びＳＲＣに
よって行われる。次に、機能ブロック５６２において、
操作のためのレジスタが選択される。トークンは機能ブ
ロック５６３でレジスタからアクセスされるアドレスで
ある。このアドレスは機能ブロック５６４でホスト・ア
ーキテクチャによって定義されるアドレス・スペースＩ
Ｄと関連づけられる。次いで、スペースＩＤ、トークン
及び待ち行列ＩＤによってアクセスされるオブジェクト
・アクセス・テーブルを使用して、項目が機能ブロック
５６５で選択される。選択された項目は判断ブロック５
６６でテストされ、有効かどうかについての判断が行わ
れる。有効でない場合には、プログラム例外が機能ブロ
ック５６７で戻されるが、有効である場合には、項目の
権限がホスト・アーキテクチャによる許可と、機能ブロ
ック５６８で比較される。比較された許可が適切に比較
されたのかどうかを判断するために、判断ブロック５６
９でさらにテストが行われる。適切な許可でない場合に
は、プログラム例外が機能ブロック５７０で戻される
が、適切な許可である場合には、待ち行列が機能ブロッ
ク５７１でアクセスされ、密閉操作の機能が機能ブロッ
ク５７２で行われる。

【図面の簡単な説明】

【図１】本発明によるスモール・グレイン機構（ＳＧ
Ｆ）を組み込んだ並列プロセッサ・システムの全体ブロ
ック図である。

【図２】トークン・プロセッサ及びオブジェクト・アド
レッシング待合せ機構を詳細に示す、図１のシステムの
並列プロセッサの１つのブロック図である。

【図３】密閉のためのトークン・プロセッサのデータ・
フローを示すブロック図である。

【図４】ＴＤＱ、ＳＲＱ、ＳＲＣ、命令ストリーム及び
基本レジスタの間の相互関係を示すブロック図である。

【図５】制御ユニットのサイクル・シーケンスの相互関
係を示すブロック図である。

【図６】スモール・グレイン機構（ＳＧＦ）のエミュレ
ーションの概要を示すブロック図である。

【図７】本発明によるスモール・グレイン機構（ＳＧ
Ｆ）を使用したフォーク及び結合シナリオを示す図であ
る。

【図８】作成されたプロセスの各々がプロセスの１つに
よる処理の結果を受け取るまで完了しないことを除け
ば、図７に示したフォーク及び結合シナリオと同様な、
バリア・シナリオの図である。

【図９】コンピュータのプロセスの作成及びディスパッ
チを制御するために使用される状態ベクトルのデータ構
造を示す図である。

【図１０】ＥＳＡ３７０環境で作動するＶＭ（仮想計算
機）オペレーティング・システム（ＯＳ）の下でのソフ
トウェアの実施を想定したデータ・フローの図である。

【図１１】データ・ディスパッチャのデータ構造を詳細
に示す図である。

【図１２】スレッド・ディスパッチャ制御フローの論理
を示す流れ図である。

【図１３】図１２のディスパッチャ制御フローによって
呼び出されるトリガされた待機論理の流れ図である。

【図１４】ディスパッチ・スレッド・ディスパッチング
待ち行列（ＤＴＤＱ）の流れ図である。

【図１５】待機スレッド・ディスパッチング要素（ＥＱ
ＴＤＥ）の流れ図である。

【図１６】トークンを作成するプロセスの論理の流れ図
である。

【図１７】密閉トークン処理の流れ図である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェラルド・ユージン・リースラー アメリカ合衆国12466、ニューヨーク州ポ ート・イーウェン、ロンダウト・ハーバー 11 (72)発明者 デヴィッド・ブルース・ロルフ アメリカ合衆国12491、ニューヨーク州ウ ェスト・ハーレイ、ボックス 215エー、 パイン・ツリー・ロード 24

Claims (8)

【特許請求の範囲】
1. 【請求項１】並列コンピュータ・システムの対話コンピ
   ュータ・プログラム・プロセスの実行及びこれらとの通
   信を制御するスモール・グレイン機構において、 前記コンピュータ・プログラム・プロセスの間でメッセ
   ージを格納し、渡すために使用される複数のメッセージ
   ・データ構造、前記コンピュータ・プログラム・プロセ
   スの状態に関するプロセス及びプログラムの情報を格納
   するために使用されるデータ構造をディスパッチングす
   る複数のスレッド、ならびに前記コンピュータ・プログ
   ラム・プロセスの操作のディスパッチ及び完了の段階内
   の事象のオカレンスのカウントを格納するために使用さ
   れる複数のカウンタ・データ構造を含んでおり、前記コ
   ンピュータ・プログラム・プロセスのいずれによっても
   アドレスできないオブジェクト・リポジトリ手段と、 前記メッセージ・データ構造、前記スレッド・ディスパ
   ッチング・データ構造、及び前記カウンタ・データ構造
   を処理するために前記オブジェクト・リポジトリ手段と
   通信する並列実行ユニット手段と、 コンピュータ・プログラム・プロセスの要求に応じて、
   複数個の前記コンピュータ・プログラム・プロセスが共
   用することができるトークンであって、前記並列コンピ
   ュータ・システムの通信資源を管理するために前記並列
   実行ユニットを制御するトークンを生成する、前記コン
   ピュータ・プログラム・プロセスを前記トークンに関連
   づけるためコンピュータ・プログラム・プロセスの要求
   に応じるトークン・プロセッサ手段とからなる前記スモ
   ール・グレイン機構。
2. 【請求項２】前記トークン・プロセッサ手段が前記トー
   クンに応じて、前記トークンの妥当性検査を行い、無効
   なあるいは偽造のトークンを識別し、使用されないよう
   にする手段と、 前記トークン及び前記プロセスに応じて、コンピュータ
   ・プログラム・プロセスが使用許可を受けていないトー
   クンを使用することを防止する手段とからなる請求項１
   記載のスモール・グレイン機構。
3. 【請求項３】前記トークンに応じ、また前記コンピュー
   タ・プログラム・プロセッサに応じて、プロセス及びプ
   ログラム情報、メッセージ、ならびに事象のオカレンス
   のカウントを前記通信資源に収集し、格納する状態ベク
   トル手段をさらに含んでいる請求項２記載のスモール・
   グレイン機構。
4. 【請求項４】前記並列コンピュータ・システムが複数個
   のプロセッサと共用記憶装置を有する密結合マルチ・プ
   ロセッサ・システムからなり、前記オブジェクト・リポ
   ジトリ手段が前記共用記憶装置の一部からなり、前記並
   列実行ユニット手段が前記プロセッサの各々の実行ユニ
   ットの一部である請求項１記載のスモール・グレイン機
   構。
5. 【請求項５】前記並列コンピュータ・システムが各々が
   個別の記憶装置を備えており、各々が命令ユニットと実
   行ユニットを有している複数個のプロセッサを有する疎
   結合マルチ・プロセッサ・システムからなり、前記オブ
   ジェクト・リポジトリ手段が前記の個別の記憶装置の一
   部からなり、前記並列実行ユニット手段が各前記プロセ
   ッサの実行ユニットの一部である請求項１記載のスモー
   ル・グレイン機構。
6. 【請求項６】前記並列コンピュータ・システムが密結合
   マルチ・プロセッサ・システムと疎結合マルチ・プロセ
   ッサ・システムの組合せからなり、前記密結合マルチ・
   プロセッサ・システムが複数個のプロセッサと共用記憶
   装置を有しており、前記疎結合マルチ・プロセッサ・シ
   ステムが各々が個別の記憶装置を備えている複数個のプ
   ロセッサからなり、前記マルチ・プロセッサ・システム
   の前記プロセッサの各々が命令ユニットと実行ユニット
   を有しており、前記オブジェクト・リポジトリ手段が前
   記共用記憶装置及び前記個別記憶装置の一部からなり、
   前記並列実行ユニット手段が各前記プロセッサの実行ユ
   ニットの一部である請求項１記載のスモール・グレイン
   機構。
7. 【請求項７】コンピュータ・システムによって並列に実
   行された場合に、コンピュータ・プログラム・プロセス
   のディスパッチングとこれらの間のデータの共用を制御
   する方法において、 コンピュータ・プログラム・プロセスによる適正な要求
   があった場合に、通信資源の制御を表すトークンを作成
   し、 無許可のプロセス及びコンピュータ要素によるトークン
   の作成を防止し、 コンピュータ・プログラム・プロセスをトークンに結合
   し、 妥当性検査後にトークンをデコードして、通信資源の制
   御のためのアドレッシング情報をもたらし、 コンピュータ・プログラム・プロセスとの間のメッセー
   ジを格納し、受け渡しし、プロセスの状態及びプロセス
   内の操作のディスパッチング及び完了の段階に関する情
   報を格納し、プロセスのディスパッチングを容易とする
   操作のためにデータ構造を動的に割り振り、 トークンを介してアドレス可能なデータ構造を使用し
   て、操作のディスパッチング及び完了の段階に関するデ
   ータをもたらし、かかる段階に関する情報を宣言するメ
   ッセージをコンピュータ・プログラム・プロセスの間で
   受け渡しし、 トークンを介してアドレス可能なデータ構造を使用し
   て、実行前、実行中及び実行後のコンピュータ・プログ
   ラム・プロセスに関する情報をコンピュータ・プログラ
   ム・プロセスの間で受け渡しし、 コンピュータの遊休物理処理ユニットがそれら自体に対
   して、トークンを介してアドレス可能なデータ構造を使
   用したローカル実行のために、コンピュータ・プログラ
   ム・プロセスをディスパッチすることを可能とするステ
   ップからなる前記制御方法。
8. 【請求項８】通信資源の制御を取得するためにプロセス
   によって提示された場合にトークンの妥当性検査を行
   い、無効なトークンを識別し、拒否し、許可を受けた場
   合にのみ、プロセスがトークンを使用し、共用すること
   を可能とするステップをさらに含んでおり、データ構造
   を動的に割り振る前記ステップがトークンの妥当性検査
   が行われた場合にのみ行う請求項７記載の方法。