JPH06208970A - 半導体装置の配線形成方法 - Google Patents
半導体装置の配線形成方法Info
- Publication number
- JPH06208970A JPH06208970A JP280693A JP280693A JPH06208970A JP H06208970 A JPH06208970 A JP H06208970A JP 280693 A JP280693 A JP 280693A JP 280693 A JP280693 A JP 280693A JP H06208970 A JPH06208970 A JP H06208970A
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- contact hole
- substrate
- tin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】微細コンタクトホール部の配線形成工程を簡易
にし、プロセスコストの低減，プロセスマージンの増加
及びコンタクトホールの上側に形成される配線のエレク
トロマイグレーション耐性の向上を図る。 【構成】コンタクトホール３が開口したＳｉ基板１表面
に、Ｔｉ膜４を成膜した後に、そのコンタクトホール３
が完全に埋め込まれる程度の厚さにまで、ＴｉＮ膜９を
成膜する。そして、そのＴｉＮ膜９の上に後に主配線を
形成するＡｌ合金膜８を成膜し、その後に、適宜パター
ニングを行って所望の配線パターンを形成する。
にし、プロセスコストの低減，プロセスマージンの増加
及びコンタクトホールの上側に形成される配線のエレク
トロマイグレーション耐性の向上を図る。 【構成】コンタクトホール３が開口したＳｉ基板１表面
に、Ｔｉ膜４を成膜した後に、そのコンタクトホール３
が完全に埋め込まれる程度の厚さにまで、ＴｉＮ膜９を
成膜する。そして、そのＴｉＮ膜９の上に後に主配線を
形成するＡｌ合金膜８を成膜し、その後に、適宜パター
ニングを行って所望の配線パターンを形成する。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の配線形成
方法に関し、特に、プロセスコストの低減，プロセスマ
ージンの増加及び配線のエレクトロマイグレーション耐
性の向上を図ったものである。
方法に関し、特に、プロセスコストの低減，プロセスマ
ージンの増加及び配線のエレクトロマイグレーション耐
性の向上を図ったものである。
【０００２】
【従来の技術】半導体装置の微細化が進むと、微細なコ
ンタクトホール内をＡｌ等の金属で配線することが困難
になるため、Ｗ等の高融点金属又はＡｌ等の金属をコン
タクトホール内に埋め込んで基板と配線とのコンタクト
又は下層配線と上層配線とのコンタクトをとる技術が提
案されており、その一例を図５に従って説明する。
ンタクトホール内をＡｌ等の金属で配線することが困難
になるため、Ｗ等の高融点金属又はＡｌ等の金属をコン
タクトホール内に埋め込んで基板と配線とのコンタクト
又は下層配線と上層配線とのコンタクトをとる技術が提
案されており、その一例を図５に従って説明する。
【０００３】即ち、Ｓｉ基板１表面に酸化膜２を成膜し
た後に、公知のホトリソグラフィ工程によってコンタク
トホール３を開口し（図５（ａ）参照）、次いで、後に
コンタクトホール３内を埋める金属とＳｉ基板１との接
合が良好になるように、薄いＴｉ膜４を形成する。これ
は、Ｓｉと金属との接合を良好にするには、その接合部
分にシリサイド層を形成しておくことが望ましいからで
ある。そこで、Ｔｉ膜４を形成した後に、拡散層のプロ
ファイル及び生成されるシリサイド層の低抵抗結晶構造
等を考慮してＲＴＡ装置にて熱処理を行って、コンタク
トホール３の底部分にＴｉＳｉ2 層５を形成しておく
（図５（ｂ）参照）。
た後に、公知のホトリソグラフィ工程によってコンタク
トホール３を開口し（図５（ａ）参照）、次いで、後に
コンタクトホール３内を埋める金属とＳｉ基板１との接
合が良好になるように、薄いＴｉ膜４を形成する。これ
は、Ｓｉと金属との接合を良好にするには、その接合部
分にシリサイド層を形成しておくことが望ましいからで
ある。そこで、Ｔｉ膜４を形成した後に、拡散層のプロ
ファイル及び生成されるシリサイド層の低抵抗結晶構造
等を考慮してＲＴＡ装置にて熱処理を行って、コンタク
トホール３の底部分にＴｉＳｉ2 層５を形成しておく
（図５（ｂ）参照）。
【０００４】そして、ＳｉＯ2 やＳｉＮ等の非導電体上
には、広範囲に渡ってＷを均一に成膜することができな
いので、後に基板全面にＷが均一性良く成膜されるよう
に、導電性を有するＴｉＮ膜６を、スパッタ法又はＣＶ
Ｄ法により基板全面に薄く形成する（図５（ｃ）参
照）。次いで、コンタクトホール３が完全に埋まる程度
にまでＷ膜７を成膜する（図５（ｄ）参照）。Ｗ膜７
は、段差被覆性のよいＣＶＤ法により成膜する。
には、広範囲に渡ってＷを均一に成膜することができな
いので、後に基板全面にＷが均一性良く成膜されるよう
に、導電性を有するＴｉＮ膜６を、スパッタ法又はＣＶ
Ｄ法により基板全面に薄く形成する（図５（ｃ）参
照）。次いで、コンタクトホール３が完全に埋まる程度
にまでＷ膜７を成膜する（図５（ｄ）参照）。Ｗ膜７
は、段差被覆性のよいＣＶＤ法により成膜する。
【０００５】次いで、等方性エッチングによりＷ膜７を
エッチバックして、コンタクトホール３内にのみＷ膜７
を残留させる（図５（ｅ）参照）。そして、主配線とな
るＡｌ合金膜８を成膜し（図５（ｆ）参照）、これをホ
トリソグラフィ工程により適宜パターニングして所望の
配線を形成する。以上はブランケットＷ−ＣＶＤ法と呼
ばれる方法であるが、これ以外に、選択Ｗ−ＣＶＤ法と
いう技術がある。即ち、選択Ｗ−ＣＶＤ法は、コンタク
トホールの底部にのみ導電体又は半導電体が存在するの
で、その導電体又は半導電体を核としてＷ膜が成長し、
コンタクトホール内にだけ選択的にＷを成膜させてコン
タクトをとる点に特徴がある。
エッチバックして、コンタクトホール３内にのみＷ膜７
を残留させる（図５（ｅ）参照）。そして、主配線とな
るＡｌ合金膜８を成膜し（図５（ｆ）参照）、これをホ
トリソグラフィ工程により適宜パターニングして所望の
配線を形成する。以上はブランケットＷ−ＣＶＤ法と呼
ばれる方法であるが、これ以外に、選択Ｗ−ＣＶＤ法と
いう技術がある。即ち、選択Ｗ−ＣＶＤ法は、コンタク
トホールの底部にのみ導電体又は半導電体が存在するの
で、その導電体又は半導電体を核としてＷ膜が成長し、
コンタクトホール内にだけ選択的にＷを成膜させてコン
タクトをとる点に特徴がある。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術には、以下のような不具合がある。先ず、選択
Ｗ−ＣＶＤ法に関しては、エッチバックが不要であると
いう有利な点があるのに対し、導電体又は半導電体部の
クリーニング方法等が困難であるため、未だ実用レベル
には至っていない。
来の技術には、以下のような不具合がある。先ず、選択
Ｗ−ＣＶＤ法に関しては、エッチバックが不要であると
いう有利な点があるのに対し、導電体又は半導電体部の
クリーニング方法等が困難であるため、未だ実用レベル
には至っていない。
【０００７】一方、ブランケットＷ−ＣＶＤ法は、ほぼ
確立された技術であり、１６ＭＤＲＡＭ以降の製造プロ
セスには徐々に採用されているのであるが、Ｗを使用す
ること及びプロセスが複雑であることから、プロセスコ
ストが高く且つプロセスマージンが小さいという不具合
があるのである。しかも、Ｗをエッチバックする際に配
線の下地層となるＴｉＮ膜６の表面がダメージを受けて
しまうため、後にその上に成膜される配線用金属膜の
（１１１）配向性が失われ、配線のエレクトロマイグレ
ーション耐性が低く良好な配線信頼性の確保が困難であ
るという未解決の課題もあった。
確立された技術であり、１６ＭＤＲＡＭ以降の製造プロ
セスには徐々に採用されているのであるが、Ｗを使用す
ること及びプロセスが複雑であることから、プロセスコ
ストが高く且つプロセスマージンが小さいという不具合
があるのである。しかも、Ｗをエッチバックする際に配
線の下地層となるＴｉＮ膜６の表面がダメージを受けて
しまうため、後にその上に成膜される配線用金属膜の
（１１１）配向性が失われ、配線のエレクトロマイグレ
ーション耐性が低く良好な配線信頼性の確保が困難であ
るという未解決の課題もあった。
【０００８】本発明は、このような従来の技術が有する
解決すべき課題に着目してなされたものであって、プロ
セスコストの低減，プロセスマージンの増加及び配線の
エレクトロマイグレーション耐性の向上を図ることがで
きる微細コンタクトホールの配線技術を提供することを
目的としている。
解決すべき課題に着目してなされたものであって、プロ
セスコストの低減，プロセスマージンの増加及び配線の
エレクトロマイグレーション耐性の向上を図ることがで
きる微細コンタクトホールの配線技術を提供することを
目的としている。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係る半導体装置の配線形成方法は、コンタ
クトホールが開口する半導体基板表面に、チタンナイト
ライド膜を、前記コンタクトホールが完全に埋め込まれ
る厚さにまで成膜した後に、配線用金属膜を成膜するも
のである。
に、本発明に係る半導体装置の配線形成方法は、コンタ
クトホールが開口する半導体基板表面に、チタンナイト
ライド膜を、前記コンタクトホールが完全に埋め込まれ
る厚さにまで成膜した後に、配線用金属膜を成膜するも
のである。
【００１０】
【作用】本発明によれば、コンタクトホール内は、チタ
ンナイトライド（ＴｉＮ）で埋まるため、そのＴｉＮを
介して、基板と配線とのコンタクト又は下層配線と上層
配線とのコンタクトがとられる。そして、コンタクトホ
ール以外の基板表面にもＴｉＮ膜が成膜され、その上に
配線用金属膜が成膜されることになるが、ＴｉＮはバリ
アメタルとしての働きもある。従って、エッチバックを
行ってコンタクトホール以外のＴｉＮ膜を取り除く必要
はないから、配線の下地層がダメージを受けることがな
い。
ンナイトライド（ＴｉＮ）で埋まるため、そのＴｉＮを
介して、基板と配線とのコンタクト又は下層配線と上層
配線とのコンタクトがとられる。そして、コンタクトホ
ール以外の基板表面にもＴｉＮ膜が成膜され、その上に
配線用金属膜が成膜されることになるが、ＴｉＮはバリ
アメタルとしての働きもある。従って、エッチバックを
行ってコンタクトホール以外のＴｉＮ膜を取り除く必要
はないから、配線の下地層がダメージを受けることがな
い。
【００１１】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１は本発明の一実施例を示す図であり、従来
の技術を説明した図５と同等の構成には同じ符号を付し
ている。即ち、従来と同様の工程により半導体基板とし
てのＳｉ基板１の表面に酸化膜２を成膜し、その酸化膜
２にＳｉ基板１及び配線間のコンタクトをとるためのコ
ンタクトホール３を開口した後に、コリメーションスパ
ッタ法によりＴｉ膜４を成膜する（図１（ａ）参照）。
明する。図１は本発明の一実施例を示す図であり、従来
の技術を説明した図５と同等の構成には同じ符号を付し
ている。即ち、従来と同様の工程により半導体基板とし
てのＳｉ基板１の表面に酸化膜２を成膜し、その酸化膜
２にＳｉ基板１及び配線間のコンタクトをとるためのコ
ンタクトホール３を開口した後に、コリメーションスパ
ッタ法によりＴｉ膜４を成膜する（図１（ａ）参照）。
【００１２】コリメーションスパッタ法とは、Ｓｉ基板
１の表面に垂直にイオンを入射させることのできるスパ
ッタ法のことであり、良好なホール底部への被覆性を有
し、不純物の少ない膜を成膜できる技術である。従っ
て、Ｔｉ膜４は、コンタクトホール３の側壁面にはほと
んど付着しない。Ｔｉ膜４の厚さは、後に生成されるＴ
ｉＳｉ2 層５の深さにもよるが、コンタクトホール３の
底部に0.００５μｍ以上の膜厚に成膜されれば充分であ
る。
１の表面に垂直にイオンを入射させることのできるスパ
ッタ法のことであり、良好なホール底部への被覆性を有
し、不純物の少ない膜を成膜できる技術である。従っ
て、Ｔｉ膜４は、コンタクトホール３の側壁面にはほと
んど付着しない。Ｔｉ膜４の厚さは、後に生成されるＴ
ｉＳｉ2 層５の深さにもよるが、コンタクトホール３の
底部に0.００５μｍ以上の膜厚に成膜されれば充分であ
る。
【００１３】次に、コンタクトホール３が完全に埋め込
まれる程度の厚さになるまで、基板表面にＴｉＮ膜９を
成膜する（図１（ｂ）参照）。ＴｉＮ膜９は、段差のあ
る部分でも完全にコンフォーマルに膜が成長するＬＰ−
ＣＶＤ（Low Pressure Chemical Vapour Deposition ）
又はＥＣＲ−ＣＶＤ（Electron Cycrotron ResonanceCh
emical Vapour Deposition ）で成膜する。
まれる程度の厚さになるまで、基板表面にＴｉＮ膜９を
成膜する（図１（ｂ）参照）。ＴｉＮ膜９は、段差のあ
る部分でも完全にコンフォーマルに膜が成長するＬＰ−
ＣＶＤ（Low Pressure Chemical Vapour Deposition ）
又はＥＣＲ−ＣＶＤ（Electron Cycrotron ResonanceCh
emical Vapour Deposition ）で成膜する。
【００１４】ＴｉＮ膜９の膜厚は、ＴｉＮ膜９がコンタ
クトホール３の内壁面から水平方向にも成長することか
ら、コンタクトホール３の内径によって決まる。従っ
て、コンタクトホール３の内径と必要なＴｉＮ膜９の膜
厚との関係は、図２に示すようになる。例えば、コンタ
クトホール３の内径が0.４μｍφの場合には、ＴｉＮ膜
９の膜厚は0.２μｍであればよく、コンタクトホール３
の内径が0.２５μｍφの場合にはＴｉＮ膜９の膜厚は0.
１２μｍであればよい。
クトホール３の内壁面から水平方向にも成長することか
ら、コンタクトホール３の内径によって決まる。従っ
て、コンタクトホール３の内径と必要なＴｉＮ膜９の膜
厚との関係は、図２に示すようになる。例えば、コンタ
クトホール３の内径が0.４μｍφの場合には、ＴｉＮ膜
９の膜厚は0.２μｍであればよく、コンタクトホール３
の内径が0.２５μｍφの場合にはＴｉＮ膜９の膜厚は0.
１２μｍであればよい。
【００１５】なお、コンタクト部分の低抵抗化を図るた
めのＴｉＳｉ2 層５は、従来と同様にＲＴＡ装置による
熱処理によってＴｉ膜４をシリサイド化して生成する
が、その熱処理は、ＴｉＮ膜９の成膜前でもよいし、成
膜後でもよい。ＴｉＳｉ2 層５の生成及びＴｉＮ膜９の
成膜が完了したら、特にエッチバック等を行わずに、Ｔ
ｉＮ膜９上に直接、配線用金属膜としてのＡｌ合金膜８
を成膜する（図１（ｃ）参照）。Ａｌ合金膜８を成膜し
た後には、公知のホトリソグラフィ工程によりＡｌ合金
膜８及びＴｉＮ膜９を適宜パターニングして、所望の配
線パターンを形成する。
めのＴｉＳｉ2 層５は、従来と同様にＲＴＡ装置による
熱処理によってＴｉ膜４をシリサイド化して生成する
が、その熱処理は、ＴｉＮ膜９の成膜前でもよいし、成
膜後でもよい。ＴｉＳｉ2 層５の生成及びＴｉＮ膜９の
成膜が完了したら、特にエッチバック等を行わずに、Ｔ
ｉＮ膜９上に直接、配線用金属膜としてのＡｌ合金膜８
を成膜する（図１（ｃ）参照）。Ａｌ合金膜８を成膜し
た後には、公知のホトリソグラフィ工程によりＡｌ合金
膜８及びＴｉＮ膜９を適宜パターニングして、所望の配
線パターンを形成する。
【００１６】即ち、ＴｉＮ膜９は導電性を有するため、
配線とＳｉ基板１とはコンタクトホール３内のＴｉＮ膜
９を介して行われる。なお、ＴｉＮ膜９は、Ｗ膜よりも
比抵抗が高いため、コンタクトホール３内の抵抗は従来
よりも高くなる。例えば、コンタクトホール３の内径が
0.２５μｍφの場合、Ｗ膜の埋め込み技術では１Ωの抵
抗で済むのに対し、ＴｉＮ膜９の埋め込みでは１０Ωに
なる。しかし、コンタクト部の抵抗値は、ｎ形Ｓｉの場
合には１００Ω程度あり、ｐ形Ｓｉの場合には２００Ω
程度あるため、コンタクト部と直列関係にあるコンタク
トホール３内の抵抗増加は実際には無視することができ
る。
配線とＳｉ基板１とはコンタクトホール３内のＴｉＮ膜
９を介して行われる。なお、ＴｉＮ膜９は、Ｗ膜よりも
比抵抗が高いため、コンタクトホール３内の抵抗は従来
よりも高くなる。例えば、コンタクトホール３の内径が
0.２５μｍφの場合、Ｗ膜の埋め込み技術では１Ωの抵
抗で済むのに対し、ＴｉＮ膜９の埋め込みでは１０Ωに
なる。しかし、コンタクト部の抵抗値は、ｎ形Ｓｉの場
合には１００Ω程度あり、ｐ形Ｓｉの場合には２００Ω
程度あるため、コンタクト部と直列関係にあるコンタク
トホール３内の抵抗増加は実際には無視することができ
る。
【００１７】つまり、本実施例によれば、Ｗ−ＣＶＤを
用いることなく実用レベルでコンタクトホール３部の配
線を行えるから、プロセスが簡易となり、プロセスコス
トの低減及びプロセスマージンの増加が図られる。ま
た、配線の下地層となるＴｉＮ膜９の膜厚は、従来のそ
れに比べて厚くなる傾向にあるが、ＴｉＮ膜９は、Ａｌ
合金のＳｉ基板１への拡散を防ぐバリアメタルとしての
機能を有するため、その膜厚が厚くなることによって特
に不具合が生じることはない。
用いることなく実用レベルでコンタクトホール３部の配
線を行えるから、プロセスが簡易となり、プロセスコス
トの低減及びプロセスマージンの増加が図られる。ま
た、配線の下地層となるＴｉＮ膜９の膜厚は、従来のそ
れに比べて厚くなる傾向にあるが、ＴｉＮ膜９は、Ａｌ
合金のＳｉ基板１への拡散を防ぐバリアメタルとしての
機能を有するため、その膜厚が厚くなることによって特
に不具合が生じることはない。
【００１８】むしろ、エッチバックを行う必要がなくな
った結果、配線のエレクトロマイグレーション耐性やス
トレスマイグレーション耐性が向上するという有利な点
がある。図３は本実施例を適用した場合のＡｌ合金膜８
の（１１１）配向性を示すＸＲＤ（X-ray diffraction
）によるロッキングカーブであり、図４は上述したブ
ランケットＷ−ＣＶＤを用いた場合のＡｌ合金膜の（１
１１）配向性を示すロッキングカーブであり、本実施例
を適用すれば、Ａｌ合金膜８の配向性の著しい向上が図
られることが判る。
った結果、配線のエレクトロマイグレーション耐性やス
トレスマイグレーション耐性が向上するという有利な点
がある。図３は本実施例を適用した場合のＡｌ合金膜８
の（１１１）配向性を示すＸＲＤ（X-ray diffraction
）によるロッキングカーブであり、図４は上述したブ
ランケットＷ−ＣＶＤを用いた場合のＡｌ合金膜の（１
１１）配向性を示すロッキングカーブであり、本実施例
を適用すれば、Ａｌ合金膜８の配向性の著しい向上が図
られることが判る。
【００１９】このため、最終的に形成される配線のエレ
クトロマイグレーション耐性等の向上が図られるのであ
る。本発明者等の所見によれば、配線のエレクトロマイ
グレーション耐性は、従来のそれに比べて４倍以上の向
上が期待でき、それだけ配線の寿命が延びることにな
る。従って、配線幅がより微細になる近年の半導体装置
であっても、充分に高い配線信頼性を得ることができ
る。
クトロマイグレーション耐性等の向上が図られるのであ
る。本発明者等の所見によれば、配線のエレクトロマイ
グレーション耐性は、従来のそれに比べて４倍以上の向
上が期待でき、それだけ配線の寿命が延びることにな
る。従って、配線幅がより微細になる近年の半導体装置
であっても、充分に高い配線信頼性を得ることができ
る。
【００２０】なお、上記実施例では、Ｓｉ基板１と配線
との電気的接合を行うためのコンタクトホール３に係る
部分に本発明を適用した場合について説明したが、これ
に限定されるものではなく、多層配線構造において下層
配線と上層配線との電気的接合を行うコンタクトホール
に係る部分であっても本発明は適用可能である。その場
合には、Ｔｉ膜４に代えて、Ｗ膜を成膜してもよい。
との電気的接合を行うためのコンタクトホール３に係る
部分に本発明を適用した場合について説明したが、これ
に限定されるものではなく、多層配線構造において下層
配線と上層配線との電気的接合を行うコンタクトホール
に係る部分であっても本発明は適用可能である。その場
合には、Ｔｉ膜４に代えて、Ｗ膜を成膜してもよい。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
チタンナイトライド膜を、コンタクトホールが完全に埋
め込まれる厚さにまで成膜した後に、配線用金属膜を成
膜することとしたため、プロセスが簡易となり、プロセ
スコストの低減及びプロセスマージンの増加が図られる
とともに、エッチバックが不要であるから配線の下地層
がダメージを受けることがないので、配線のエレクトロ
マイグレーション耐性等の向上が図られるという効果が
ある。
チタンナイトライド膜を、コンタクトホールが完全に埋
め込まれる厚さにまで成膜した後に、配線用金属膜を成
膜することとしたため、プロセスが簡易となり、プロセ
スコストの低減及びプロセスマージンの増加が図られる
とともに、エッチバックが不要であるから配線の下地層
がダメージを受けることがないので、配線のエレクトロ
マイグレーション耐性等の向上が図られるという効果が
ある。
【図１】本発明の一実施例における半導体装置の配線形
成工程を示す断面図である。
成工程を示す断面図である。
【図２】コンタクトホール内径とＴｉＮ膜の膜厚との関
係を示すグラフである。
係を示すグラフである。
【図３】本実施例におけるＡｌ合金膜の（１１１）配向
性を示すロッキングカーブである。
性を示すロッキングカーブである。
【図４】従来技術におけるＡｌ合金膜の（１１１）配向
性を示すロッキングカーブである。
性を示すロッキングカーブである。
【図５】従来の半導体装置の配線形成工程を示す断面図
である。
である。
１ Ｓｉ基板 ２ 酸化膜 ３ コンタクトホール ４ Ｔｉ膜 ５ ＴｉＳｉ2 層 ８ Ａｌ合金膜（配線用金属膜） ９ ＴｉＮ膜（チタンナイトライド膜）
Claims (1)
- 【請求項１】 コンタクトホールが開口する半導体基板
表面に、チタンナイトライド膜を、前記コンタクトホー
ルが完全に埋め込まれる厚さにまで成膜した後に、配線
用金属膜を成膜することを特徴とする半導体装置の配線
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP280693A JPH06208970A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP280693A JPH06208970A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の配線形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06208970A true JPH06208970A (ja) | 1994-07-26 |
Family
ID=11539633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP280693A Pending JPH06208970A (ja) | 1993-01-11 | 1993-01-11 | 半導体装置の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06208970A (ja) |
-
1993
- 1993-01-11 JP JP280693A patent/JPH06208970A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4898841A (en) | Method of filling contact holes for semiconductor devices and contact structures made by that method | |
| US5284799A (en) | Method of making a metal plug | |
| US5472912A (en) | Method of making an integrated circuit structure by using a non-conductive plug | |
| US5374591A (en) | Method of making a metal plug | |
| JP3123092B2 (ja) | 半導体装置の製造方法 | |
| JPH06216133A (ja) | メタルコンタクトの製造方法 | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH09326436A (ja) | 配線形成方法 | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| JP3391933B2 (ja) | 半導体素子とその製造方法 | |
| JP2616402B2 (ja) | 半導体装置の製造方法 | |
| US5834847A (en) | Completely buried contact holes | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JPH06208970A (ja) | 半導体装置の配線形成方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05291408A (ja) | 半導体装置およびその製造方法 | |
| JPH05299373A (ja) | 埋め込みプラグの形成方法 | |
| JPH10177969A (ja) | 半導体装置及びその製造方法 | |
| JP3778155B2 (ja) | 配線形成法 | |
| JP3119198B2 (ja) | 半導体装置の製造方法 | |
| JPH0736394B2 (ja) | 半導体装置及びその製造方法 | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JP3745460B2 (ja) | 半導体装置の配線形成方法 |