JPH06208994A

JPH06208994A - 半導体装置およびその製造方法

Info

Publication number: JPH06208994A
Application number: JP5002486A
Authority: JP
Inventors: Katsutada Horiuchi; 勝忠堀内; Noriyuki Honma; 紀之本間
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1993-01-11
Filing date: 1993-01-11
Publication date: 1994-07-26

Abstract

(57)【要約】【目的】多層配線構造を有する半導体装置の所要製造時
間数を大幅に低減し、良品歩留を向上させるとともに、
配線を多層化して、集積密度と動作速度が極めて高い半
導体装置を提供する。【構成】多層配線の少なくとも一部を石英基板のような
透光性基板上に形成し、電子線プローブなどを用いた検
査によって良品を選別した後、他の半導体基板に別途形
成された半製品の半導体装置と接着して、半導体装置を
完成させる。【効果】所要製造時間数が大幅に減少するとともに、製
品歩留まりも大幅に向上する。さらに、配線層の多層化
が容易であり、集積密度と動作速度が著しく向上する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置およびその製
造装置に関し、詳しくは極めて高い集積化を実現するこ
との可能な、高密度多層配線構造を有する半導体装置お
よびその製造方法に関する。

【０００２】

【従来の技術】半導体装置が複数個形成された半導体基
板上において、金属等の導電膜をパタ−ンイングして形
成されたた配線層と絶縁膜を多層に積層し、上記半導体
装置間を、所望の回路構成に従って上記配線層によって
接続する構造は多く提案されている。図４に示した構造
はその一例であり、３層の配線構造を有しする半導体装
置の断面構造を示す。図４において、記号１は半導体基
板、２は素子間分離絶縁膜、３はゲート絶縁膜、４はゲ
ート電極、５および8はソース拡散層、６および７はド
レイン拡散層、９、１０、１１は第1層の電極配線で各
々接地配線、ドレイン接続配線、および電源線をそれぞ
れ示し、１２は第１の層間絶縁膜、１３は第１層の電極
配線と第２層の配線１４を接続する接続口、１５は第2
の層間絶縁膜、１６は配線層間を接続する接続口、１８
は第3層目の配線層を、それぞれ示す。

【０００３】

【発明が解決しようとする課題】しかし、このような構
造を有する従来の半導体装置は、配線密度によって集積
密度の向上が妨げられているのが現状であり、半導体装
置の集積密度をさらに高めるためには、配線幅の微細化
および多層化をさらに進め、配線密度をさらに高めるこ
とが強く要求されている。

【０００４】配線を多層化すると、配線層の数が増加す
るにともなって、表面段差が大きくなり、そのため、配
線の断線や短絡が生じやすくなって、配線の信頼性が著
しく低下する。また、ホトリソグラフイにおいて正しく
結像する深さは、光学系の焦点深度によって制限される
ため、段差が大きくなると、段差の上部と下部に微細パ
ターンを高い精度で形成することが困難になる。さらに
配線の多層化にともなって、製造工程数が増加し、良品
歩留りの低下も避けられない。

【０００５】良品歩留り低下の観点からすれば、従来
は、配線製造工程の前に発生した不良を、多層配線の製
造が終了するまで発見できなかった。さらに、不良の発
生が発見された場合も、この不良が配線工程において発
生したものなのか、あるいは、半導体装置自体の不良な
のかを識別するのが難しく、有効な不良対策を実施する
のが困難であった。

【０００６】本発明の目的は、上記従来の多層配線の有
する問題を解決し、配線密度が極めて高く、高い集積密
度と高い信頼性を有する半導体装置およびその製造方法
を提供することである。

【０００７】本発明の他の目的は、製造工程数の大幅な
低減および良品歩留りを大幅に向上させることの出来る
半導体装置およびその製造方法を提供することである。

【０００８】本発明のさらに他の目的は、配線の層数の
増加によって生じる表面段差を実効的に低減して、より
微細でより層数の多い多層配線を実現することの出来る
半導体装置およびその製造方法を提供することである。

【０００９】

【課題を解決するための手段】上記目的を解決するた
め、本発明はトランジスタなど半導体装置が形成されて
いる第１の半導体基板上に、少なくとも１層の配線層を
有する第１の配線構造体を形成し、第２の基板上に少な
くとも１層の配線層を有する第２の配線構造体を形成
し、当該第１および第２の配線構造体を互いに対向さ
せ、接着層を介して両者を接続する。

【００１０】すなわち、半導体基板（第１の基板）に所
望の半導体装置を形成し、さらに当該半導体装置と接続
される多層配線のうち、若干層の配線層を当該第１の基
板上に形成する。この場合、配線層の最上層には、金属
パットまたは金属バンプを形成しておく。

【００１１】一方、例えば透明な石英基板のように、表
面が平坦で透明な第２の基板を別途用意し、当該第２の
基板上に、所望の層数を有する多層配線を、所望の回路
構成に従って形成する。この際、ボンデイングパットを
含む配線層は最下層に形成し、金属バンプまたは金属パ
ット層は最上層に配置する。

【００１２】上記第１および第２の基板を正確に位置合
わせして、上記金属パットと金属バンプを互いに対向さ
せ、両者を接合した後、上記第２の基板を研削法等によ
って除去し、ボンデイングパット面を露出させる。パッ
ケージ端子との接続は、このとき露出されたボンデイン
グパットによって行なわれる。

【００１３】上記第１および第２の基板間の位置合わせ
は、第２の基板として石英基板のように紫外線あるいは
可視光線を透過する基板を用いれば、通常の露光装置と
同様な、高精度の位置合わせ装置を用いてを行なうこと
ができる。そのため、例えば、配線基板への半導体チッ
プの装着といった従来の装着技術よりも高精度の接続を
行なうことができる。

【００１４】上記第２の基板上に配線層を形成する工程
の途中で、同一配線層内または絶縁膜を介して隣接する
他の配線層間の断線や短絡などの不良の検査を、複数の
配線層に対して適宜行う。配線の断線や短絡は、従来多
層配線の形成が終り、半導体装置がすべて完成した状態
において良品選別検査を行い、不良品の解析から推定さ
れるに過ぎなかった。本発明においては配線の不良検査
方法として触針を用いる方法のみではなく、電子線プロ
ーブを用いる方法を用いることができる。すなわち、検
査すべき配線の一端に電子線プローブによって所定の電
位を与え、他の配線端の電位を、第２の電子線プローブ
による二次電子放出特性から評価すればよい。

【００１５】

【作用】第１および第２の基板を用い、全配線層のう
ち、若干の層数の配線層が第２の基板上に形成されるの
で、所要製造時間を大幅に短縮できる。この特長は、共
通の半導体装置を有する基板上に、構成が異なる配線層
を形成して多品種の半導体装置を構成する、いわゆるマ
スタスライス半導体装置に本発明を適用した場合に特に
顕著であり、製品納入の迅速化および製造価格の低減が
可能である。

【００１６】配線層部分を独立して別個に形成するの
で、半導体装置の配線の多層化によって、表面の段差が
大きくなって、多層化をさらに進めることが困難とな
り、高集積化が阻害されるという、従来の問題が解決さ
れる。すなわち、配線層が半導体基板とは異なる第２の
基板に形成されるので、ここに生じる表面の段差は、第
１の基板に形成されている半導体装置とは独立している
ので、最小限２倍の多層配線化が実現されて、集積密度
がさらに向上する。

【００１７】また、配線を形成する工程の途中で、配線
層の検査を行なうことができ、特にこの検査を、電子線
プローブ法のような非接触な方法によって行なえば、配
線層部分のみを分離し、かつ非破壊で良品選別検査を実
施することが可能である。さらに、隣接する配線層間の
導通、非導通を、接続孔を介して検査することもでき
る。従来は配線部分のみを分離独立して検査することは
不可能であり、配線形成用ホトマスクの設計ミスのみ
を、ホトマスクの検査で発見できるのに過ぎなかった。
半導体装置の高集積化にともない、その良品歩留りは多
層配線部分での良品歩留りによって制限されているの
で、配線層の良品選別が可能となったため、高集積半導
体装置の良品歩留りは飛躍的に向上できる。

【００１８】本発明において、上記接着層としては、た
とえばアクリル樹脂、ポリイミド樹脂、エポキシ樹脂、
ポリビニルアルコールなど、各種有機樹脂を用いること
ができ、上記第１の基板としては、ＳｉおよびＧａＡｓ
など化合物半導体基板を用いることができる。

【００１９】第１および第２の配線構造体を接着させる
際の位置合わせは、第１の基板側に設けた合わせマーク
を紫外線または可視光線によって検出する周知の方法が
用いられる。従って、第２の基板としては、これら紫外
線や可視光線の透過率が高い透明石英基板などを使用す
ることが好ましい。

【００２０】また、第１および第２の配線構造体にそれ
ぞれ形成される配線層の層数に特に制限はないが、基板
の反りなどの点から、第２の配線構造体中の配線層数を
多くした方が好ましい場合が多い。両者を合わせて１０
層以上の配線層を形成することは容易である。

【００２１】

【実施例】以下、本発明を実施例によって詳細に説明す
る。理解を容易にするため、図面を用いて説明し、要部
は拡大して図示されている。また、本発明の各部の材
質、半導体層の導電型、および製造条件は、各実施例の
記載に限定されるものでないことは勿論である。

【００２２】〈実施例１〉図１から図３は、本発明の第
１の実施例を示す製造工程図である。まず、図２に示し
たように、厚さ６００μｍμm，直径１２．５ｃｍ，両
面が鏡面仕上げされた透明石英板１の主表面上に、最終
的にボンデイングパットとなるべき金属パット２１を形
成した後、シリコン窒化膜とシリコン酸化膜の積層膜か
らなる層間絶縁膜２２、当該層間絶縁膜２２の所望部分
に設けられた開口２３および金属膜からなる配線層２４
を形成した。同様の製造工程を繰返して、層間絶縁膜２
５、２８、開口２６、配線層２７、２９を逐次形成し
た。次に、ポリイミド樹脂膜３０を塗布して熱処理を行
なった後、所望個所を開口し、開口された個所に金属バ
ンプ３１を形成した。金属バンプ３１の形成は、まず基
板全面に、バリヤ金属であるＣｒ，Ｃｕ，Ａｕを、この
順でスパッタを行なって、それぞれの金属膜を積層して
形成した。Ｃｕ膜を設けたのは、Ａｕ膜の拡散防止とメ
ッキ電極の役割のためである。次に周知のにホトリソグ
ラフ技術と電界メッキ法を用いて、Ａｕメッキ電極上に
Ａｕバンプを形成した。ホトレジスト膜を除去し、最後
にＡｕバンプ自体をマスクとしてバンプ部以外のバリヤ
金属層を除去した。Ａｕバンプ３１の高さは１０μｍ、
幅およびピッチは5μｍとした。

【００２３】図３に示したように、別途用意した面方位
（１００），抵抗率１０Ωｃｍ，直径１２．５ｃｍのｐ
型単結晶シリコン（Ｓｉ）基板１の主表面の所望個所に
に、３００ｎｍ厚の熱酸化膜を周知の方法を用いて選択
的に形成して，素子間分離絶縁膜２とし、続いて所望活
性領域の基板表面に、８ｎｍ厚のシリコン酸化膜を形成
してゲート絶縁膜3とした。しかる後、多結晶Ｓｉ膜と
タングステン（Ｗ）珪化膜の積層堆積膜によるゲート電
極４を形成し、素子間分離絶縁膜２とゲート電極４をマ
スクとするイオン打込みによって、ソース拡散層５、８
およびドレイン拡散層６、７を形成した。次にゲート絶
縁膜３の所望個所に開口を形成した後、金属膜からなる
ソース電極９、１１およびドレイン電極１０などを形成
した。しかる後、周知の堆積法によってシリコン酸化膜
などを形成して第１の配線層間絶縁膜１２とし、その所
望個所へ開口１３および金属膜による第２の配線層１４
を形成した。引続きシリコン酸化膜を主体とする第２の
配線層間絶縁膜１５およびその所望個所に開口１６を形
成し、さらに金属膜からなる第２の配線層１８を順次形
成した。次に、第３の絶縁膜１９を形成し、Ｃｒおよび
Ｃｕからなるバリヤ金属を堆積した後、所定の形状にパ
ターニングし、その上に０．５μｍ厚のＳｎバンプ３２
を，メッキ法によって形成した。絶縁膜を全面に形成し
た後、所定部分をエッチして除き、上記Ｓｎバンプ３２
の表面を露出させた。

【００２４】合わせマークを用いた周知の位置合わせ法
を用いて、上記２枚の基板２０、１を，上記Ａｕバンプ
３１とＳｎバンプ３２が互いに対向して整合するように
位置合わせした後、５００℃以下の温度に加熱しつつ均
一加重を行って、両バンプ３１、３２間にＡｕーＳｎ共
晶を生じさせて両バンプ３１、３２を互いに接着した。
上記位置合わせはi線と称される紫外線を用い、石英基
板を透過させることにより行った。

【００２５】接着された上記２枚の基板２０、１の露出
された表面の全面に、周知の塗布法と化学気相反応によ
って絶縁膜を形成し、両基板２０、１の側面を保護した
後、石英基板２０の裏面側より機械研削と研磨を行なっ
て、図１に示したように、石英基板２０を完全に除去し
て金属パット２１を露出させた。なお、上記研削は、石
英基板２０厚さが５μｍになるまで行い、その後の研磨
は、シリコン窒化膜の研磨速度がシリコン酸化膜の研磨
速度より十分に遅い特性を利用して、終点を時間制御に
よって決定した。

【００２６】次に、得られた構造体を各チップごとに切
断した後、当該チップを周知の方法を用いてパッケージ
に装着し、周知のワイヤボンデイングによってパッケー
ジ端子に接続して、半導体装置を完成させた。

【００２７】また、図２に示したの状態まで、石英基板
２０上に形成された配線構造体に対し、探針を用いた電
気的方法によって良品選別検査を行ない、選別された良
品のみを切断されたチップとして、上記ＡｕーＳｎ共晶
接着によって、Ｓｉ基板１に形成された構造体に接続す
ることもできる。その後の工程は、上記製造工程と同じ
でよい。この際、図３の状態までＳｉ基板１に形成され
た構造体に対しても、良品選別検査を行ない、良品のみ
を選別して切断されたチップを、上記配線構造体のチッ
プと接続し、その後は上記工程と同じでよい。

【００２８】本発明における上記製造方法の所要時間
を、従来の製造方法の所要時間に比較すると、約２割短
縮できることが認められた。本発明による所要時間の短
縮は、配線構造体を別途形成するという本発明の特徴に
よって、配線層の層数が多くなるほど、さらに顕著にな
ることは明らかである。

【００２９】さらに、本実施例では、多層配線構造体自
体を、層間接続も含めてその良品選別を実施したことに
より半導体装置としての良品歩留まりを大幅に向上する
ことができた。

【００３０】配線構造体を製造すべき基板として、石英
基板２０のかわりにＳｉ基板の使用を試みたが、この場
合は、Ｓｉ基板上の配線構造体の位置合わせに、Ｓｉ基
板を透過できる赤外線を用いなければならず、位置合わ
せ精度の制限によって、バンプ幅および間隔を各々５０
μｍ程度にする必要があった。しかし、本実施例は、赤
外線よりも短波長の紫外線を、位置検出手段として用い
るので、より微細で集積密度の高い半導体装置を実現す
ることができた。なお、本実施例においては石英基板上
の多層配線として、４層の配線を形成した例について説
明したが、配線の層数は４層に限定されるものではな
く、４層よりも多くても少なくよい。半導体基板上に形
成される配線の層数に関しても同様であることは言うま
でもない。

【００３１】〈実施例２〉図５は本発明の第２の実施例
を示す断面図である。上記実施例１に記載された方法を
用いて、配線層１８までをＳｉ基板１上に順次形成した
後、下地の段差以上の厚さである膜厚３μｍのシリコン
窒化膜3３３を、周知のプラズマＣＶＤ法を用いて形成
した。

【００３２】表面から深さ約１μｍ機械研削して表面を
平坦にした。この工程は機械研削の代りに機械研磨によ
って行なっても良い。次に、上記シリコン窒化膜３３の
所望個所に開口３４4を形成した後、次の配線層３５お
よび層間絶縁膜３６等を、周知の多層配線製造工程によ
って形成した(図５)。

【００３３】さらに配線接続口や接着用バンプの製造の
後、図２に示した上記配線構造体との共晶接着など、前
記実施例１と同様な処理を行なって半導体装置を製造し
た。本実施例において形成された半導体装置は、従来の
多層配線における表面の段差が生じないので、表面の段
差に起因する配線の断線および短絡などの不良を大幅に
低減できた。このような不良の減少と、上記多層配線構
造体との接着によって配線の層数を従来よりも飛躍的に
増加させることができた。

【００３４】配線層数の増加により、従来、半導体装置
の動作速度を制限していた配線遅延を解消することがで
きる。すなわち、配線を多層に分割配置すると、配線密
度が低減されるので、その分だけ配線の配線幅および間
隔を大きくして、配線の抵抗と寄生容量を低減させるこ
とができる。これにより、高集積度でかつ高速の半導体
装置が実現される。なお、図５は、半導体基板側を平坦
化した例を示したが、石英基板側の表面を平坦化して
も、同様に良好な結果を得られることが確認された。

【００３５】平坦化工程は、表面段差が大きくなった段
階で、多層配線を形成する途中のいずれの工程中に導入
してもよく、その導入回数が多くなっても何ら支障はな
い。なお、本実施例においては、透光性基板として石英
基板を用いたが、石英に限定されるものではなく、より
安価な他のガラス基板を用いても何ら差し支えない。

【００３６】〈実施例３〉図６は本発明の第３の実施例
を示す断面図である。上記第１の実施例と同様に、石英
基板２０上に順次多層配線を形成したが、その形成の過
程で、第１の配線層２４とその上方に形成された第２の
配線層２７の間の導通・短絡検査を行った。検査用の探
針(プローブ)としては微小面積に絞った電子線を用い、
一方の電子線プローブ３７を上記第１の配線層２４の配
線端２４１を照射するとともに、他方の電子線プローブ
３８は、上記第２の配線層２７のうち導通があるべき領
域２７１近傍を走査し、電子線プローブ３８の照射によ
って発生した二次電子像を観察した。配線２４１と配線
２７１間の導通・非導通は、電子線プローブ３７による
帯電効果によって生ずる配線電位の変化が、二次電子お
よび反射電子像で異なる現象を利用し観察した。この検
査は、実効的に二本の電子線を照射できように改造した
走査型電子顕微鏡を用いて行ったが、あらかじめ電子計
算機に記憶させてある配線構成にもとづいて上記電子線
プローブ３８を自動的に走査して、検査すべき配線の情
報を得た。

【００３７】本実施例に示した上記検査方法によれば、
単層配線内の検査ばかりでなく、多層配線間の配線の良
品検査を行なうことができる。そのため、配線構造体の
良品のみを選別して、別途製造された半導体装置と接着
し、半導体装置を完成することができ、所要製造日数が
著しく短縮されるとともに、良品歩留まりも大幅な向上
できた。本実施例は配線構成だけが異なる、いわゆるマ
スタスライス型半導体装置の製造に用いて、とくに顕著
な効果が得られる。

【００３８】

【発明の効果】本発明によれば、半導体装置の配線層自
体を独立して検査し、良品のみを選別して以後の工程に
使用できるので、半導体装置の製品歩留まりを大幅に向
上できる。さらに、本発明によれば、配線構造体と半導
体基板を互いに独立して製造できるので、半導体装置の
製造に要する日数を大幅に低減できる。特に配線構成の
みが異なるマスタスライス型の半導体装置の製造に関し
て迅速な製品納入が可能となる。

【００３９】さらに本発明によれば、配線層の層数を容
易に増加できるため、配線幅と配線間の間隔を従来より
大きくすることができ、それにより、配線抵抗と配線間
寄生容量が低減して、動作速度は著しく向上する。これ
は、上記製造上の利点とともに本発明の大きな特長であ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例を示す断面図

【図２】本発明の第１の実施例を示す断面図

【図３】本発明の第１の実施例を示す断面図

【図４】従来の多層配線構造を有する半導体装置を示す
断面図

【図５】本発明の第２の実施例を示す断面図

【図６】本発明の第３の実施例を示す断面図。

【符号の説明】

１：Ｓｉ基板、２：素子間分離絶縁膜、３：ゲート
絶縁膜、４：ゲート電極、５，８：ソース電極、６，
７：ドレイン電極、９〜１１：第１層配線、１２，１
５：層間絶縁膜、１３，１６：接続口、１４：第２
層配線１８：第３層配線層、１９：絶縁膜、２０：石英基
板、２１：ボンデイングパット、２２，２５，２８：
層間絶縁膜、２３，２６：配線接続口、２４，２７，
２９：配線層、３０：樹脂膜、３１：Ａｕバンプ、
３２：Ｓｎバンプ、３３：シリコン窒化膜、３４：開
口、３５：配線層、３６：層間絶縁膜、３７，３
８：電子線プローブ、２４１，２７１：配線。

フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 27/06 // Ｈ０１Ｌ 21/66 Ｅ 7630−4Ｍ

Claims

【特許請求の範囲】

【請求項１】複数の半導体素子が形成されている半導体
基板と、当該半導体基板上に形成され、上記半導体素子
と電気的に接続された少なくとも１層の配線層を有する
第１の配線構造体と、当該第１の配線構造体の有する上
記配線層と電気的に接続された複数の配線層を有し、上
記第１の配線構造体上に接着層を介して接着された第２
の配線構造体を少なくとも具備したことを特徴とする半
導体装置。
【請求項２】上記半導体素子は、ＭＯＳトランジスおよ
びバイポーラトランジジスタからなる群から選ばれるこ
とを特徴とする請求項1に記載の半導体装置。
【請求項３】上記接着層は、アクリル樹脂、ポリイミド
樹脂、エポキシ樹脂およびポリビニルアルコールからな
る群から選ばれることを特徴とする請求項1若しくは２
に記載の半導体装置。
【請求項４】上記半導体基板は、ＳＩ若しくは化合物半
導体からなることを特徴とする請求項1から３のいずれ
かに記載の半導体装置。
【請求項５】第１の基板に複数の半導体素子を形成する
工程と、上記第１の基板の表面上に上記半導体素子の所
定部分と電気的に接続された配線層と絶縁膜層を積層し
て第１の配線構造体を形成する工程と、第２の基板上に
配線層と絶縁膜を積層して第２の配線構造体を形成する
工程と、上記第１および第２の配線構造体を対向して配
置する工程と、上記第１および第２の配線構造体を接着
層を介して接着し当該第１および第２の配線構造体が有
する上記配線層を互いに電気的に接続する工程と、上記
第２の基板を除去する工程を、少なくとも含むことを特
徴とする半導体装置の製造方法。
【請求項６】上記第２の基板は、紫外線若しくは可視光
線に実質的に透明であることを特徴とする請求項５に記
載の半導体装置の製造方法。
【請求項７】上記第２の基板の除去は、研削および研磨
によって行なわれることを特徴とする請求項５若しくは
６に記載の半導体装置の製造方法。
【請求項８】上記第１および第２の配線構造体の電気的
な接続は、ボンヂングパッドとバンプを介して行なわれ
ることを特徴とする請求項５から７のいずれかに記載の
半導体装置の製造方法。
【請求項９】上記第１および第２の配線構造体を対向し
て配置する工程は、上記第１の基板側に形成されてある
合わせマークを、上記第２の基板を介して紫外線若しく
は可視光線によって読み取って行なわれることを特徴と
する請求項６から８のいずれかに記載の半導体装置の製
造方法。
【請求項１０】上記第２の配線構造体の形成の途中若し
くは形成後に当該第２の配線構造体の検査が行なわれる
ことを特徴とする請求項５から９のいずれかに記載の半
導体装置の製造方法。
【請求項１１】上記検査は電子線プローブを用いて行な
われることを特徴とする請求項１０記載の半導体装置の
製造方法。