JPH0620943A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JPH0620943A
JPH0620943A JP4175109A JP17510992A JPH0620943A JP H0620943 A JPH0620943 A JP H0620943A JP 4175109 A JP4175109 A JP 4175109A JP 17510992 A JP17510992 A JP 17510992A JP H0620943 A JPH0620943 A JP H0620943A
Authority
JP
Japan
Prior art keywords
resist
resist pattern
antireflection film
film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4175109A
Other languages
English (en)
Inventor
Kunihiko Kasama
邦彦 笠間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4175109A priority Critical patent/JPH0620943A/ja
Publication of JPH0620943A publication Critical patent/JPH0620943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】レジストパターンの形成において、高解像力,
広い焦点深度を確保するとともに下地段差の反射に起因
する多重干渉効果,ハレーションを防止する。 【構成】ポジ型レジストの下層に薄い反射防止膜105
を設け、パターニングしたポジ型レジスト106を形成
し、このポジ型レジスト106を全面露光して露光され
たポジ型レジスト107を形成し、シリル化処理により
この露光されたポジ型レジスト107の表面にシリル化
された領域108を形成する。表面にシリル化された領
域108を有するレジスト107をマスクにして反射防
止膜105のパターニングを行ない、反射防止膜105
aを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造方法に
おけるリソグラフィ工程のレジストパターンの形成方法
に関する。
【0002】
【従来の技術】近年、LSIの高集積化に伴ない、微細
パターン形成に対する要求が高まっている。現在、この
微細パターン形成技術(リソグラフィ技術)の主力は光
露光技術であり、光露光装置の性能向上と合わせてレジ
ストプロセスの高集積化がはかられている。特に、解像
力向上のために露光装置のNA(レンズ開口数)を増大
させると、逆に、焦点深度が狭くなることが指摘されて
いる。最近のデバイスの多層配線化に伴ない、高段差化
とあわせて焦点深度の確保が重要なテーマとなってきて
いる。
【0003】また、最近の微細化動向に伴ない、寸法精
度に対する要求も厳しくなっている。例えば0.35μ
mルールの場合、±10%以内の精度を考えると、寸法
精度は±0.04μm以内となる。しかしながら、段差
を有する半導体基板上に反射膜が形成されると、レジス
ト膜厚変動に起因する多重干渉効果,あるいは段差側面
からの光反射によるレジストのくびれ(ハレーション)
が生じやすくなる。これらの反射の影響を低減するため
の種々の手法が提案せれている。1989年発行のプロ
シーディング・オブ・ソサイティー・オブ・フォト−オ
プティカル・インストラメンテイション・エンジニアー
ス第1086巻242頁(Proceeding of
Society of Photo−Optical
Engineers,vol.1086,p.24
2,(1989))には、ダイ入レジストと反射防止膜
とを用いた方法が提示されている。この方法では、反射
基板上に露光光を吸収する反射防止膜を形成した後、レ
ジストの塗布を行なっている。また、1979年発行の
ジャーナル・オブ・バキューム・サイエンス・テクノロ
ジー第16巻1620頁(Journal of Va
cuum Science Technology,v
ol.16,p.1620,(1979))には多層レ
ジストを用いたドライ現像法が報告され、1988年発
行のプロシーディング・オブ・ソサイティー・オブ・フ
ォト−オプティカル・インストラメンテイション・エン
ジニアース第920巻260頁(Proceeding
ofSociety of Photo−Optic
al Engineers,vol.920,p.26
0,(1988))にはシリル化法が報告されている。
【0004】
【発明が解決しようとする課題】以上の従来の反射の影
響の低減手法の中で、ダイ入レジスト法は、図2に示す
ように、光退色しない材料をレジスト中に添加したもの
で、ダイ無しの通常のレジストに較べて多重干渉効果に
は効果があるものの、バルク効果(図2に示した寸法−
レジスト膜厚の関係において全体の傾きを示す)は通常
の方法と大差なく、かつレジスト形状がテーパー状にな
りやすい。また、ダイ入レジストは、一般的に露光時の
焦点深度が急激に低下するという重大な欠点がある。
【0005】反射防止膜法は、図2からも明らかなよう
に、通常の光透過性の高いレジスト材料を使用できるた
め、多重干渉効果,バルク効果がともに小さく、良好な
レジスト形状,寸法均一性が達成できる。
【0006】しかしながらこの方法は、レジストパター
ン形成後の反射防止膜の除去の際に、問題を生ずる。レ
ジストパターンの形成方法を説明するための断面図であ
る図3を参照すると、上記の問題は以下のような点であ
る。まず、シリコン基板201表面にゲート酸化膜20
2等を形成した後、全面にポリシリコン膜204を堆積
し、このポリシリコン膜204上に反射防止膜を形成
し、全面にポジ型レジストを塗布形成する。次に、露
光,現像によるポジ型レジスト206aのパターンを得
る。続いて、ウェット処理によりポジ型レジスト206
a直下以外の領域の反射防止膜を除去すると、アンダー
カットされた姿態を有する反射防止膜205aが形成さ
れるか,もしくはテーパー状のスカム(scum)の発
生が起り、寸法精度が著しく劣化することになる〔図3
(a)〕。
【0007】逆に、寸法精度向上のため、上述の不用領
域の反射防止膜の除去をドライ(プラズマ)処理で行な
うと、残留形成される反射防止膜205bにはアンダー
カットは持たないが、ポジ型レジスト206aがポジ型
レジスト206bに変形する〔図3(b)〕。これは、
上記ドライ処理が酸素を主体とする異方性プラズマエッ
チングであるため、レジスト206aの上部もエッチン
グされ、特にレジスト206aの上部の角落ちが起る。
このような形状のレジスト206bでは、後の下地のポ
リシリコン膜204のドライエッチングの際に寸法が変
動する恐れがある。特に、解像力,焦点深度向上のため
にレジストを薄膜化した場合、この現象は深刻な問題と
なる。
【0008】多層レジスト法の場合には、リソグラフィ
の工程数が増加して生産性が大幅に低下する。さらに厚
い下層レジストのドライ現像時にエッチング条件によっ
てはパターン変動(ボーイング形状,サイドエッチ等)
を生じやすいという問題がある。
【0009】シリル化法においては、厚いレジスト膜を
ドライ現像するためにレジスト中へのシリコン拡散を充
分に行なう必要があるが、高温,長時間のシリル化処理
が必要となり、レジスト材料の変質等を受けやすい。ま
た、本質的にパターン界面でのシリコンは濃度勾配を持
つため、ドライ現像中に寸法が徐々に細くなるという欠
点がある。さらに重要な問題点として基板段差のため焦
点位置が多少ずれた場合、本来、遮光される部分にも光
がわずかに到達し、その結果、シリル化処理中にシリコ
ンがその領域にも拡散され、ドライ現像時にスカムが発
生するという現象が観測されている。
【0010】
【課題を解決するための手段】上記課題に対し、本発明
のレジストパターンの形成方法は、薄い反射防止膜上に
ポジ型レジストを塗布して露光,現像処理してレジスト
パターンを形成し、さらにレジストパターンに露光した
後、このレジストパターンにのみシリコンを拡散(シリ
ル化)する。次に、酸素を主体としたプラズマで下地の
反射防止膜をドライエッチングするものである。
【0011】
【作用】次に、本発明の原理について述べる。
【0012】図2に示したように、充分な露光光の吸収
能を有する反射防止膜があれば、多重干渉効果,バルク
効果はともに大幅に低減できる。さらに下地の反射の心
配がないと、垂直な形状のレジストパターンを実現する
ために上部のレジストの光透過性はできるだけ増大させ
ることができる。一般に、光透過性の増大は解像力向
上,および許容焦点深度の拡大をもたらす。また、反射
の生じやすい基板上ではレジスト膜厚が減少するほど多
重干渉効果が増大するが、本発明の場合には反射の影響
が無いためレジストを薄膜化することができる。この薄
膜化により、さらに焦点深度,解像力が大幅に向上す
る。
【0013】次に、レジスト現像後、全面露光してレジ
スト中へのシリコンの拡散,樹脂との反応を起しやすく
する。ここで、反射防止膜としてハードベークノボラッ
ク樹脂,ポリイミド樹脂を用いると、これらの膜にはシ
リル化反応は起らない。g,i線露光に用いられるノボ
ラックレジストの場合、感光剤であるナフトキノンジア
ジドを露光により光反応させインデンカルボン酸に変え
るとシリル化剤(代表的なものはヘキサメチルジシラザ
ン,以下HMDSと略す)が容易にレジスト中に拡散し
てノボラック樹脂と反応し、水酸基の酸素とトリメチル
シリル基とが結合する。また、化学増幅系ポジ型レジス
トでは光酸発生剤が光を吸収して小量の酸を発生し、次
にベーク処理(100〜150℃て数分程度)を行なう
と、樹脂として主に用いられるポリビニルフェノールの
水酸基がシリル化剤と反応しやすくなる(これには第3
の物質として添加されているシリコン拡散抑制剤がその
酸によりその働きを失なう場合と、ポリビニルフェノー
ルの水酸基が現像液に不溶の他の基,例えばtert−
ブトキシカルボニル基によって修飾されていたのが酸に
より解離される場合などが考えられる)。
【0014】以上のようにレジスト表面にシリコンが拡
散すると、次に酸素を主体とするプラズマによって下地
反射防止膜を異方性エッチングする際に、上部レジスト
の表層にはシリコン酸化膜が生成するため、レジストの
膜減り,角落ちが生じない。また、下地反射防止膜の膜
厚は薄いため、シリル化の度合は軽度で充分であり、し
たがって短時間のシリル化処理ですみ、レジストのだれ
や変質も生じない。さらに従来のドライ現像法に較べ、
ドライエッチングする膜厚が薄いため、寸法精度が格段
に向上する。
【0015】以上本発明を適用することにより、高い現
像力,焦点深度を確保すると同時に、段差のある反射基
板に起因する寸法変動も大幅に低減できるため、高い寸
法精度が実現できる。
【0016】
【実施例】次に、本発明について図面を参照して説明す
る。
【0017】使用するポジ型レジストとして、通常のノ
ボラック系のi線レジストの場合について述べる。MO
Sトランジスタの微細ポリシリコンゲートパターンの形
成を説明するための工程順の断面図である図1を参照す
ると、本発明の第1の実施例は、まず、シリコン基板1
01上にゲート酸化膜102とフィールド酸化膜103
とを熱酸化により形成し、さらにその上に0.2〜0.
4μm厚のポリシリコン膜104をCVD法により堆積
する。次に、上記のような膜厚の下地ポリシリコン膜1
04からの反射をほぼ完全に吸収する程度の色素を添加
した膜厚0.2μm前後の反射防止膜105を塗布す
る。この反射防止膜105としては、ハードベークノボ
ラック樹脂,あるいはポリイミド樹脂が適当である。ま
た、この反射防止膜105自体は解像性が問題にされな
いので、下地基板の反射率を考慮せずに任意の色素を添
加することができる。次に、透過性を上げたポジ型レジ
ストを0.5〜1.0μm厚塗布し、露光,露光後ベー
ク処理を行ない、アルカリ現像液で現像し、ポジ型レジ
スト106のパターンを得る〔図1(a)〕。この際、
レジストの膜厚を通常の1.0μm程度から0.5μm
まで薄膜化すると、解像力,焦点深度は大幅に拡大す
る。
【0018】次に、全面露光を行ない、ポジ型レジスト
106を感光させて露光されたポジ型レジスト107に
変換する。その際の露光光はi線,あるいはdeep
UVのいずれでもよい。さらにこの露光されたポジ型レ
ジスト107をシリル化処理し、ポジ型レジスト107
の表面にシリル化された領域108を形成する〔図1
(b)〕。シリル化剤としては、前述のHMDS,ある
いはジクロルジメチルシラン等を用いる。反応室を10
-4torr程度に排気し、そこに窒素ガスをキャリアガ
スとしてHMDS等のシリル化剤を導入する(反応ガス
圧は例えば〜100torr前後)。また、反応温度は
120〜150℃に調整する。シリル化された領域10
8の膜厚は薄膜である反射防止膜105をエッチングす
るのに必要な厚さであればよいので、この領域108を
形成するための反応時間は30秒〜3分程度でよい。ま
た、シリル化を促進するために紫外光を照射してもよ
い。
【0019】次に、異方性ドライエッチングにより反射
防止膜105をエッチングして反射防止膜105aを残
留形成する。反射防止膜105は膜厚が0.2μm前後
と薄いため、この反射防止膜105aの形成に際して異
方性を保つこのは比較的容易である。このエッチングに
は平行平板型,ECR(電子サイクロトロン共鳴)型,
マグネトロン型等のRIE(リアクティブ・イオン・エ
ッチング)装置が適用できる。エッチング条件はエッチ
ング装置により異なるが、数m〜50mtorr程度の
ガス圧で、主に酸素,あるいは酸素に塩素,臭素等のガ
スを添加し、1分以内,通常20秒程度で終了する。次
に、表面にシリル化された領域108を有する露光され
たポジ型レジスト107と残留形成された反射防止膜1
05aとからなる2層構造のパターンをマスクとして、
ポリシリコン膜104を異方性エッチングし、MOSト
ランジスタの微細ポリシリコンゲートパターンとなるポ
リシリコン膜104aを残留形成する〔図1(c)〕。
このエッチングは、フロロカーボン系,あるいはそれに
塩素,臭素系ガスを混合して行なう。
【0020】次に、化学増幅系ポジ型レジストに本発明
を適用した本発明の第2の実施例について述べる。本実
施例は、基本的には上記第1の実施例(ノボラック系レ
ジストの場合)と同様である。唯一の相違点は、レジス
トパターンを残留形成した後とシリル化処理との間に実
施する全面露光の後に、ベーク処理を追加することであ
る。これは、全面露光によって小量発生した酸の酸触媒
反応を促進するためであり、この処理によりシリコンの
拡散を抑制し、樹脂(主にポリビニルフェノール)の水
酸基とシリル化剤との反応を阻害する要因を除くためで
ある。酸発生剤と溶解抑制剤と樹脂とからなる3成分系
の場合は、露光後ベーク処理によって溶解抑制機能(こ
れはシリル化剤の拡散も抑制する)を失なわせる。一
方、溶解を阻止する基が水酸基に付加された樹脂と酸発
生剤との2成分系の場合は、上記ベーク処理によって溶
解阻止剤を樹脂から取り除き、シリル化剤と反応する水
酸基を自由な状態にする。
【0021】
【発明の効果】以上説明したように本発明は、ポジ型レ
ジストの下面に薄い反射防止膜を設け、露光,現像する
ためレジストパターンの寸法の均一性や解像力,焦点深
度の向上がはかれる。さらにこのレジストパターンに全
面露光した後、この表面をシリル化処理し、下層の反射
防止膜のパターンを形成するため、レジストパターンの
膜減り,角落ち等が無くなり、寸法均一性をより一層向
上させることが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を説明するための工程順
の断面図である。
【図2】従来の技術の問題点を説明するための図であ
り、多重干渉効果を説明するためのグラフである。
【図3】従来の技術の問題点を説明するための断面図で
ある。
【符号の説明】
101,201 シリコン基板 102,202 ゲート酸化膜 103 フィールド酸化膜 104,104a,204 ポリシリコン膜 105,105a,205a,205b 反射防止膜 106,206a,206b ポジ型レジスト 107 露光されたポジ型レジスト 108 シリル化された領域

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 表面に加工される膜が設けられた半導体
    基板上に、あらかじめ、露光光を吸収する反射防止膜を
    塗布し、 前記反射防止膜上に、ポジ型レジストを塗布し、 露光,現像処理により、前記ポジ型レジストからなるレ
    ジストパターンを形成し、 前記レジストパターンを全面露光し、 前記レジストパターンの表面のみにシリコンを拡散し、 前記レジストパターンをマスクとして酸素を含むプラズ
    マにより前記反射防止膜を異方性エッチングすることに
    より、前記レジストパターンの直下に前記レジストパタ
    ーンと同形の反射防止膜パターンを形成することを特徴
    とするレジストパターンの形成方法。
  2. 【請求項2】 前記ポジ型レジストがノボラック系レジ
    スト,あるいは化学増幅系レジストであることを特徴と
    する請求項1記載のレジストパターンの形成方法。
  3. 【請求項3】 前記反射防止膜がダイを添加したハード
    ベークノボラック樹脂,もしくはポリイミド樹脂である
    ことを特徴とする請求項1,あるいは請求項2記載のレ
    ジストパターンの形成方法。
JP4175109A 1992-07-02 1992-07-02 レジストパターンの形成方法 Pending JPH0620943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4175109A JPH0620943A (ja) 1992-07-02 1992-07-02 レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4175109A JPH0620943A (ja) 1992-07-02 1992-07-02 レジストパターンの形成方法

Publications (1)

Publication Number Publication Date
JPH0620943A true JPH0620943A (ja) 1994-01-28

Family

ID=15990427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4175109A Pending JPH0620943A (ja) 1992-07-02 1992-07-02 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JPH0620943A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144029A (ja) * 1998-11-13 2001-05-25 Seiko Epson Corp 半導体装置の製造方法
US6417083B1 (en) 1998-11-13 2002-07-09 Seiko Epson Corporation Methods for manufacturing semiconductor devices
US6537906B1 (en) 1998-11-13 2003-03-25 Seiko Epson Corporation Methods for fabricating semiconductor devices
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
JP2010199442A (ja) * 2009-02-26 2010-09-09 Sharp Corp レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2020088177A (ja) * 2018-11-26 2020-06-04 株式会社ディスコ ウエーハの加工方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001144029A (ja) * 1998-11-13 2001-05-25 Seiko Epson Corp 半導体装置の製造方法
US6417083B1 (en) 1998-11-13 2002-07-09 Seiko Epson Corporation Methods for manufacturing semiconductor devices
US6537906B1 (en) 1998-11-13 2003-03-25 Seiko Epson Corporation Methods for fabricating semiconductor devices
KR100480611B1 (ko) * 2002-08-14 2005-03-31 삼성전자주식회사 기상 실릴레이션을 이용한 반도체 소자의 미세 패턴 형성방법
US7297466B2 (en) 2002-08-14 2007-11-20 Samsung Electronics Co., Ltd. Method of forming a photoresist pattern and method for patterning a layer using a photoresist
JP2010199442A (ja) * 2009-02-26 2010-09-09 Sharp Corp レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器
JP2020088177A (ja) * 2018-11-26 2020-06-04 株式会社ディスコ ウエーハの加工方法

Similar Documents

Publication Publication Date Title
US5427649A (en) Method for forming a pattern by silylation
US5700628A (en) Dry microlithography process
JP4004014B2 (ja) レジストパターンの形成方法
US5922516A (en) Bi-layer silylation process
JPH0620943A (ja) レジストパターンの形成方法
JP2840052B2 (ja) 感光膜パターン形成方法
JPH07135140A (ja) レジストパターン形成方法
JP2674589B2 (ja) レジストパターンの形成方法
JPH10150027A (ja) 半導体装置の微細レジストパターンの形成方法
JP3118887B2 (ja) パターン形成方法
CN1185548C (zh) 浅沟渠隔离的制造方法
KR960012630B1 (ko) 반도체소자의 미세패턴 형성방법
JP2005114973A (ja) 微細レジストパターンの形成方法
US20250298319A1 (en) Photoresist patterning using planar trim layer
JP2716293B2 (ja) レジストパターン形成方法
JP2010118501A (ja) 半導体装置の製造方法
JP2647011B2 (ja) レジストパターンの形成方法
KR920005782B1 (ko) O₂/He 플라즈마를 이용한 실리레이티드 포토레지스트(silylated photoresist)의 RIE 건식현상공정
JP3363679B2 (ja) パターン形成方法
JP2930971B2 (ja) パターン形成方法
JPH05102184A (ja) レジストによるlddサイドウオール形成方法
JPH0620937A (ja) レジストパターンの形成方法
JP2854748B2 (ja) レジストパターン形成方法
KR960000180B1 (ko) 실리레이션 반응에 의한 레지스트패턴 형성방법
JP2930604B2 (ja) レジストパターンの形成方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19981104