JPH0620989A - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JPH0620989A JPH0620989A JP17805192A JP17805192A JPH0620989A JP H0620989 A JPH0620989 A JP H0620989A JP 17805192 A JP17805192 A JP 17805192A JP 17805192 A JP17805192 A JP 17805192A JP H0620989 A JPH0620989 A JP H0620989A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- poly
- film
- forming
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 15
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 10
- 238000005530 etching Methods 0.000 abstract description 10
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract 1
- 239000012535 impurity Substances 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- CFOAUMXQOCBWNJ-UHFFFAOYSA-N [B].[Si] Chemical compound [B].[Si] CFOAUMXQOCBWNJ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 コンタクト抵抗が低く信頼性の高いコンタク
トホールを形成する。 【構成】 層間絶縁膜ＢＰＳＧ１３を形成した後、ｐｏ
ｌｙ−Ｓｉ膜１４を堆積し、レジスト１５によりコンタ
クトホール１６を開口する。全面にＣＶＤ−シリコン酸
化膜を形成し、エッチバックをしてコンタクトホール１
６内にサイドウォール１７として残す。ｐｏｌｙ−Ｓｉ
を堆積してコンタクトホール内を埋め込み、エッチバッ
クしてコンタクトホール１６内のみにｐｏｌｙ−Ｓｉプ
ラグ１８として残す。最後に、イオン注入法と熱処理を
行うことで、コンタクトホールがｐ型拡散層の場合には
ｐ型、ｎ型拡散層の場合にはｎ型の導電型を、ｐｏｌｙ
−Ｓｉプラグ１８に与える。
トホールを形成する。 【構成】 層間絶縁膜ＢＰＳＧ１３を形成した後、ｐｏ
ｌｙ−Ｓｉ膜１４を堆積し、レジスト１５によりコンタ
クトホール１６を開口する。全面にＣＶＤ−シリコン酸
化膜を形成し、エッチバックをしてコンタクトホール１
６内にサイドウォール１７として残す。ｐｏｌｙ−Ｓｉ
を堆積してコンタクトホール内を埋め込み、エッチバッ
クしてコンタクトホール１６内のみにｐｏｌｙ−Ｓｉプ
ラグ１８として残す。最後に、イオン注入法と熱処理を
行うことで、コンタクトホールがｐ型拡散層の場合には
ｐ型、ｎ型拡散層の場合にはｎ型の導電型を、ｐｏｌｙ
−Ｓｉプラグ１８に与える。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路に用い
られる、コンタクトホールの形成方法に関するものであ
る。
られる、コンタクトホールの形成方法に関するものであ
る。
【０００２】
【従来の技術】半導体素子が微細化されるに従い、半導
体素子の不純物拡散層と配線層を接続するコンタクトホ
ールにおける配線金属のカバレッジが問題となる。配線
金属は、従来スパッタ法で行われていたため、特にカバ
レッジが悪く、その信頼性が低下すると言う問題が生じ
ている。このコンタクトホールに埋め込みを行うため
に、たとえば多結晶シリコン（以下ｐｏｌｙ−Ｓｉと記
す）を堆積してコンタクトを埋め込むｐｏｌｙ−Ｓｉプ
ラグ法が開発されている。この形成工程の概略を図２
（ａ）〜（ｃ）を用いて説明する。
体素子の不純物拡散層と配線層を接続するコンタクトホ
ールにおける配線金属のカバレッジが問題となる。配線
金属は、従来スパッタ法で行われていたため、特にカバ
レッジが悪く、その信頼性が低下すると言う問題が生じ
ている。このコンタクトホールに埋め込みを行うため
に、たとえば多結晶シリコン（以下ｐｏｌｙ−Ｓｉと記
す）を堆積してコンタクトを埋め込むｐｏｌｙ−Ｓｉプ
ラグ法が開発されている。この形成工程の概略を図２
（ａ）〜（ｃ）を用いて説明する。
【０００３】図２（ａ）は、Ｓｉ基板１の表面に形成さ
れた不純物拡散層２と、配線層間の絶縁膜であるホウ素
とリンを含むＣＶＤシリコン酸化膜であるＢＰＳＧ３と
に、コンタクトホール５を形成する。コンタクトホール
５は、通常のドライエッチングによりレジスト４をマス
クとして開口する。この後、図２（ｂ）のように、全面
にｐｏｌｙ−Ｓｉ６を堆積し、コンタクトホール５を埋
め込む。この後、ｐｏｌｙ−Ｓｉをエッチバックして、
図２（ｃ）のようにコンタクトホール５内にｐｏｌｙ−
Ｓｉプラグ７を残す。次に、不純物拡散層２の導電型に
合わせて、ｐｏｌｙ−Ｓｉプラグ７にレジストをマスク
として不純物をイオン注入する。たとえば、不純物層が
ｐ型であればＢＦ2 +、ｎ型であればＡｓ+を注入する。
この後熱処理をして、不純物を活性化させ、上層配線を
形成する。
れた不純物拡散層２と、配線層間の絶縁膜であるホウ素
とリンを含むＣＶＤシリコン酸化膜であるＢＰＳＧ３と
に、コンタクトホール５を形成する。コンタクトホール
５は、通常のドライエッチングによりレジスト４をマス
クとして開口する。この後、図２（ｂ）のように、全面
にｐｏｌｙ−Ｓｉ６を堆積し、コンタクトホール５を埋
め込む。この後、ｐｏｌｙ−Ｓｉをエッチバックして、
図２（ｃ）のようにコンタクトホール５内にｐｏｌｙ−
Ｓｉプラグ７を残す。次に、不純物拡散層２の導電型に
合わせて、ｐｏｌｙ−Ｓｉプラグ７にレジストをマスク
として不純物をイオン注入する。たとえば、不純物層が
ｐ型であればＢＦ2 +、ｎ型であればＡｓ+を注入する。
この後熱処理をして、不純物を活性化させ、上層配線を
形成する。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うな構成により構成されたコンタクトホール５では、ｐ
型拡散層に対するコンタクト抵抗が高いという問題点が
ある。これは、ｐｏｌｙ−Ｓｉプラグ７に不純物注入を
行い活性化の熱処理を行う際に、層間絶縁膜として使用
しているＢＰＳＧ３からリンがｐｏｌｙ−Ｓｉプラグ７
中に拡散する。このため、ｐｏｌｙ−Ｓｉプラグ７中で
のキャリアが減少し高抵抗化する。
うな構成により構成されたコンタクトホール５では、ｐ
型拡散層に対するコンタクト抵抗が高いという問題点が
ある。これは、ｐｏｌｙ−Ｓｉプラグ７に不純物注入を
行い活性化の熱処理を行う際に、層間絶縁膜として使用
しているＢＰＳＧ３からリンがｐｏｌｙ−Ｓｉプラグ７
中に拡散する。このため、ｐｏｌｙ−Ｓｉプラグ７中で
のキャリアが減少し高抵抗化する。
【０００５】本発明は、コンタクト抵抗の低いｐｏｌｙ
−Ｓｉプラグを用いたコンタクトホールの形成方法を提
供することを目的とする。
−Ｓｉプラグを用いたコンタクトホールの形成方法を提
供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明のコンタクトホールの形成方法は、半導体素
子が形成された基板上に層間絶縁膜を形成し、前記層間
絶縁膜上に第１の多結晶シリコン膜を堆積する工程と、
前記層間絶縁膜と前記第１の多結晶シリコン膜にコンタ
クトホールを開口する工程と、全面にＣＶＤ−酸化膜を
形成する工程と、前記コンタクトホール内に前記ＣＶＤ
−酸化膜のサイドウォールとして残す工程と、前記コン
タクトホール内に第２の多結晶シリコンを埋め込む工程
と、前記コンタクトホール直下の前記半導体基板の導電
型と同じ導電型を前記第２の多結晶シリコンに与える工
程を有する。
に、本発明のコンタクトホールの形成方法は、半導体素
子が形成された基板上に層間絶縁膜を形成し、前記層間
絶縁膜上に第１の多結晶シリコン膜を堆積する工程と、
前記層間絶縁膜と前記第１の多結晶シリコン膜にコンタ
クトホールを開口する工程と、全面にＣＶＤ−酸化膜を
形成する工程と、前記コンタクトホール内に前記ＣＶＤ
−酸化膜のサイドウォールとして残す工程と、前記コン
タクトホール内に第２の多結晶シリコンを埋め込む工程
と、前記コンタクトホール直下の前記半導体基板の導電
型と同じ導電型を前記第２の多結晶シリコンに与える工
程を有する。
【０００７】
【作用】本発明は、コンタクトホール開口後に、ＣＶＤ
−酸化膜をコンタクトホール内にサイドウォールとして
残すことにより、ｐｏｌｙ−Ｓｉプラグ中に層間絶縁膜
リンの拡散を防止し、コンタクト抵抗の上昇を防ぐもの
である。また、このサイドウォール形成の際のＣＶＤ−
酸化膜のエッチバックの際に、ＣＶＤ−酸化膜と層間絶
縁膜との間にｐｏｌｙ−Ｓｉ膜を形成しておくことによ
り、コンタクト内でのＳｉのエッチレートが増加するこ
とを防止する。
−酸化膜をコンタクトホール内にサイドウォールとして
残すことにより、ｐｏｌｙ−Ｓｉプラグ中に層間絶縁膜
リンの拡散を防止し、コンタクト抵抗の上昇を防ぐもの
である。また、このサイドウォール形成の際のＣＶＤ−
酸化膜のエッチバックの際に、ＣＶＤ−酸化膜と層間絶
縁膜との間にｐｏｌｙ−Ｓｉ膜を形成しておくことによ
り、コンタクト内でのＳｉのエッチレートが増加するこ
とを防止する。
【０００８】
【実施例】図１は、本発明のコンタクトホールの形成方
法の実施例の工程断面図を示すものである。以下この図
を用いて本発明を説明する。まずＳｉ基板１１上に半導
体素子を形成し、層間絶縁膜としてＢＰＳＧ１３を形成
するまでは、通常の半導体集積回路の形成工程と同じで
ある。次に、ＢＰＳＧ１３上にｐｏｌｙ−Ｓｉ膜１４を
堆積する。ｐｏｌｙ−Ｓｉ膜１４は、サイドウォール形
成時に、エッチングストッパとコンタクトホール内での
Ｓｉのエッチレートの増加を防ぐ役目がある。膜厚とし
ては１０〜１００ｎｍが適当である。次に目的とするＳ
ｉ基板１１上の不純物拡散層１２へのコンタクトホール
のパターンのレジスト１５を形成する。
法の実施例の工程断面図を示すものである。以下この図
を用いて本発明を説明する。まずＳｉ基板１１上に半導
体素子を形成し、層間絶縁膜としてＢＰＳＧ１３を形成
するまでは、通常の半導体集積回路の形成工程と同じで
ある。次に、ＢＰＳＧ１３上にｐｏｌｙ−Ｓｉ膜１４を
堆積する。ｐｏｌｙ−Ｓｉ膜１４は、サイドウォール形
成時に、エッチングストッパとコンタクトホール内での
Ｓｉのエッチレートの増加を防ぐ役目がある。膜厚とし
ては１０〜１００ｎｍが適当である。次に目的とするＳ
ｉ基板１１上の不純物拡散層１２へのコンタクトホール
のパターンのレジスト１５を形成する。
【０００９】次に、図１（ａ）のように、レジスト１５
をマスクとして、ドライエッチングによりコンタクトホ
ール１６を開口する。たとえば、ｐｏｌｙ−Ｓｉ膜１４
のエッチングはＳＦ6、ＢＰＳＧ１３のエッチングはＣ
ＨＦ3＋Ｏ2の混合ガスを用いる。
をマスクとして、ドライエッチングによりコンタクトホ
ール１６を開口する。たとえば、ｐｏｌｙ−Ｓｉ膜１４
のエッチングはＳＦ6、ＢＰＳＧ１３のエッチングはＣ
ＨＦ3＋Ｏ2の混合ガスを用いる。
【００１０】この後、レジスト１５を除去し、減圧ＣＶ
Ｄ法によりＣＶＤ−酸化膜を全面に堆積する。この膜厚
は、５０〜３００ｎｍが適当である。次に、たとえば、
ＣＨＦ3＋Ｏ2の混合ガスを用いて異方性のドライエッチ
ングを行い、コンタクトホール１６内にのみ、図１
（ｂ）に示すようにサイドウォール１７を残す。このエ
ッチングの際、ｐｏｌｙ−Ｓｉ膜１４が形成していなけ
れば、エッチングの終了点近傍でコンタクトホ−ル１６
内にＳｉ基板１１が露出してきたときに、Ｓｉのエッチ
レートが大きくなるという問題が発生する。これは、エ
ッチングされる部分の大半がＢＰＳＧ１３等のシリコン
酸化膜系であるため、エッチング中に酸化膜から酸素が
供給され、酸素の分圧が大きくなって発生する。しかし
ながら本発明では、ｐｏｌｙ−Ｓｉ膜１４を形成してあ
ることにより、エッチング中に酸化膜から酸素が供給さ
れることなく、酸素分圧が大きくならない。このためこ
のような問題は生じない。
Ｄ法によりＣＶＤ−酸化膜を全面に堆積する。この膜厚
は、５０〜３００ｎｍが適当である。次に、たとえば、
ＣＨＦ3＋Ｏ2の混合ガスを用いて異方性のドライエッチ
ングを行い、コンタクトホール１６内にのみ、図１
（ｂ）に示すようにサイドウォール１７を残す。このエ
ッチングの際、ｐｏｌｙ−Ｓｉ膜１４が形成していなけ
れば、エッチングの終了点近傍でコンタクトホ−ル１６
内にＳｉ基板１１が露出してきたときに、Ｓｉのエッチ
レートが大きくなるという問題が発生する。これは、エ
ッチングされる部分の大半がＢＰＳＧ１３等のシリコン
酸化膜系であるため、エッチング中に酸化膜から酸素が
供給され、酸素の分圧が大きくなって発生する。しかし
ながら本発明では、ｐｏｌｙ−Ｓｉ膜１４を形成してあ
ることにより、エッチング中に酸化膜から酸素が供給さ
れることなく、酸素分圧が大きくならない。このためこ
のような問題は生じない。
【００１１】また、エッチングが、ｐｏｌｙ−Ｓｉ膜１
４で停止するため、層間絶縁膜ＢＰＳＧ１３の膜厚が減
少することもない。
４で停止するため、層間絶縁膜ＢＰＳＧ１３の膜厚が減
少することもない。
【００１２】この後、コンタクトホール１６を埋め込む
ｐｏｌｙ−Ｓｉ膜を堆積する前に、コンタクトホール１
６内に生じている自然酸化膜をバッファフッ酸等を用い
て除去する。この後、ｐｏｌｙ−Ｓｉ膜を堆積する。こ
の時のｐｏｌｙ−Ｓｉ膜の堆積膜厚は、開口されたコン
タクトホール１６の短辺側のサイズの０．６〜１倍程度
が適当である。
ｐｏｌｙ−Ｓｉ膜を堆積する前に、コンタクトホール１
６内に生じている自然酸化膜をバッファフッ酸等を用い
て除去する。この後、ｐｏｌｙ−Ｓｉ膜を堆積する。こ
の時のｐｏｌｙ−Ｓｉ膜の堆積膜厚は、開口されたコン
タクトホール１６の短辺側のサイズの０．６〜１倍程度
が適当である。
【００１３】次に、図１（ｃ）に示すように、たとえば
ＳＦ6＋ＣＦ4の混合ガスを用いてドライエッチングを行
い、ｐｏｌｙ−Ｓｉ膜をエッチバックして、コンタクト
ホール１６内にｐｏｌｙ−Ｓｉプラグ１８を残す。最後
に、不純物拡散層１２がｐ型であれば、ｐｏｌｙ−Ｓｉ
プラグ１８にｐ型の導電型、ｎ型であればｎ型の導電型
を与える。
ＳＦ6＋ＣＦ4の混合ガスを用いてドライエッチングを行
い、ｐｏｌｙ−Ｓｉ膜をエッチバックして、コンタクト
ホール１６内にｐｏｌｙ−Ｓｉプラグ１８を残す。最後
に、不純物拡散層１２がｐ型であれば、ｐｏｌｙ−Ｓｉ
プラグ１８にｐ型の導電型、ｎ型であればｎ型の導電型
を与える。
【００１４】たとえば、図１（ｃ）の状態からｐ型の不
純物拡散層に対応するコンタクトホール１６部分のみ開
口したレジストパターンを形成し、ＢＦ2 +を３×１０16
cm-2注入する。レジストを除去した後、ｎ型不純物拡散
層に対応するコンタクトホール１６部分のみ開口したレ
ジストパターンを形成し、Ｐ+を２×１０16cm-2注入す
る。この後、レジストを除去して窒素雰囲気中で９００
℃、３０分の熱処理を行い不純物を活性化させる。この
時、層間絶縁膜であるＢＰＳＧ１３からのＰ等がｐｏｌ
ｙ−Ｓｉプラグ１８へ拡散しようとしても、サイドウォ
ール１７があるため防止される。以上により、本発明に
よるコンタクトホールの形成は終了し、以降は、通常の
方法により配線層を形成することにより、低抵抗で信頼
性の高いコンタクトが形成できる。
純物拡散層に対応するコンタクトホール１６部分のみ開
口したレジストパターンを形成し、ＢＦ2 +を３×１０16
cm-2注入する。レジストを除去した後、ｎ型不純物拡散
層に対応するコンタクトホール１６部分のみ開口したレ
ジストパターンを形成し、Ｐ+を２×１０16cm-2注入す
る。この後、レジストを除去して窒素雰囲気中で９００
℃、３０分の熱処理を行い不純物を活性化させる。この
時、層間絶縁膜であるＢＰＳＧ１３からのＰ等がｐｏｌ
ｙ−Ｓｉプラグ１８へ拡散しようとしても、サイドウォ
ール１７があるため防止される。以上により、本発明に
よるコンタクトホールの形成は終了し、以降は、通常の
方法により配線層を形成することにより、低抵抗で信頼
性の高いコンタクトが形成できる。
【００１５】なお、本実施例では、サイドウォールとし
てＣＶＤ−酸化膜を用いたが、ＣＶＤ−窒化膜を用いて
も同様に形成することができる。この場合は、窒化膜は
シリコン酸化膜よりもＢＰＳＧからのＰ等の拡散を抑え
る能力が高いため、サイドウォールを薄膜化できる効果
がある。また層間絶縁膜はＢＰＳＧとしたが、Ｂを含ま
ないＰＳＧでも同様のことができる。
てＣＶＤ−酸化膜を用いたが、ＣＶＤ−窒化膜を用いて
も同様に形成することができる。この場合は、窒化膜は
シリコン酸化膜よりもＢＰＳＧからのＰ等の拡散を抑え
る能力が高いため、サイドウォールを薄膜化できる効果
がある。また層間絶縁膜はＢＰＳＧとしたが、Ｂを含ま
ないＰＳＧでも同様のことができる。
【００１６】
【発明の効果】以上説明したように、本発明によればコ
ンタクト抵抗が低く、コンタクトが完全に埋め込まれ、
信頼性の高いコンタクトが形成でき、その実用的効果は
大きい。
ンタクト抵抗が低く、コンタクトが完全に埋め込まれ、
信頼性の高いコンタクトが形成でき、その実用的効果は
大きい。
【図１】本発明の実施例の工程断面図
【図２】従来の技術の工程断面図
１１ Ｓｉ基板 １２ 不純物拡散層 １３ ＢＰＳＧ １４ ｐｏｌｙ−Ｓｉ膜 １５ レジスト １６ コンタクトホール １７ サイドウォール １８ ｐｏｌｙ−Ｓｉプラグ
Claims (1)
- 【請求項１】半導体素子が形成された基板上に層間絶縁
膜を形成し、前記層間絶縁膜上に第１の多結晶シリコン
膜を堆積する工程と、前記層間絶縁膜と前記第１の多結
晶シリコン膜にコンタクトホールを開口する工程と、全
面にＣＶＤ−酸化膜を形成する工程と、前記コンタクト
ホール内に前記ＣＶＤ−酸化膜のサイドウォールとして
残す工程と、前記コンタクトホール内に第２の多結晶シ
リコンを埋め込む工程と、前記コンタクトホール直下の
前記半導体基板の導電型と同じ導電型を前記第２の多結
晶シリコンに与える工程を有することを特徴とするコン
タクトホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17805192A JPH0620989A (ja) | 1992-07-06 | 1992-07-06 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17805192A JPH0620989A (ja) | 1992-07-06 | 1992-07-06 | コンタクトホールの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620989A true JPH0620989A (ja) | 1994-01-28 |
Family
ID=16041748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17805192A Pending JPH0620989A (ja) | 1992-07-06 | 1992-07-06 | コンタクトホールの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620989A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417097B1 (en) | 2000-08-28 | 2002-07-09 | Samsung Electronics Co., Ltd. | Methods of forming a contact structure in a semiconductor device |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
-
1992
- 1992-07-06 JP JP17805192A patent/JPH0620989A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417097B1 (en) | 2000-08-28 | 2002-07-09 | Samsung Electronics Co., Ltd. | Methods of forming a contact structure in a semiconductor device |
| KR100558008B1 (ko) * | 2003-12-29 | 2006-03-06 | 삼성전자주식회사 | 반도체 소자의 배선 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308786A (en) | Trench isolation for both large and small areas by means of silicon nodules after metal etching | |
| US5516720A (en) | Stress relaxation in dielectric before metallization | |
| US5902127A (en) | Methods for forming isolation trenches including doped silicon oxide | |
| US4755477A (en) | Overhang isolation technology | |
| US4714686A (en) | Method of forming contact plugs for planarized integrated circuits | |
| US5294562A (en) | Trench isolation with global planarization using flood exposure | |
| US5374583A (en) | Technology for local oxidation of silicon | |
| US4876214A (en) | Method for fabricating an isolation region in a semiconductor substrate | |
| JP2802600B2 (ja) | 半導体装置の製造方法 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US5371036A (en) | Locos technology with narrow silicon trench | |
| JP2892421B2 (ja) | 半導体素子の製造方法 | |
| JP2955838B2 (ja) | 半導体装置の製造方法 | |
| JPH0620989A (ja) | コンタクトホールの形成方法 | |
| JP3897071B2 (ja) | 半導体装置の製造方法 | |
| JP3061025B2 (ja) | 半導体装置の製造方法 | |
| US5767000A (en) | Method of manufacturing subfield conductive layer | |
| KR100426492B1 (ko) | 반도체소자의전하저장전극형성방법 | |
| JPH05175206A (ja) | 半導体装置とその製造方法 | |
| JPH0729971A (ja) | 半導体装置の製造方法 | |
| KR19990056756A (ko) | 아날로그 반도체 소자의 제조 방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR100250746B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR940004994B1 (ko) | 다층 접속 구조를 갖는 반도체 장치의 제조방법 | |
| KR0162138B1 (ko) | 반도체 장치의 소자 분리방법 |