JPH06213966A - 回路基板の検査方法および装置 - Google Patents

回路基板の検査方法および装置

Info

Publication number
JPH06213966A
JPH06213966A JP5309621A JP30962193A JPH06213966A JP H06213966 A JPH06213966 A JP H06213966A JP 5309621 A JP5309621 A JP 5309621A JP 30962193 A JP30962193 A JP 30962193A JP H06213966 A JPH06213966 A JP H06213966A
Authority
JP
Japan
Prior art keywords
network
circuit
discharge
probe
networks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5309621A
Other languages
English (en)
Inventor
James R Grace
アール グレイス ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Probot Inc
Original Assignee
Probot Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Probot Inc filed Critical Probot Inc
Publication of JPH06213966A publication Critical patent/JPH06213966A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805Bare printed circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 裸の回路基板の検査方法と装置を提供する。 【構成】 本発明は回路基板の両側の回路網の点に接触
し、充電回路網の放電時間を測定する、それぞれXY面
を動くことのできる複数のプローブを使用することから
なる。また本発明は、複数のプローブのうちのいずれに
対しても端子点を与えるため、導電基準面への共通のコ
ネクターも使う。各プローブは2つの目的をもってお
り、その1つは各回路網の放電検査をすることであり、
もう1つは他のプローブと共にある回路網の抵抗値を測
定することである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電気的相互接続ネット
ワークと呼ばれ得るがより一般には回路基板と呼ばれる
ものを、多層基板上でさまざまな回路(一般にはネット
ワークまたは「網」と呼ばれる)の働きの完全性または
有効性(integrity又はValidity)を
決定するため、および回路を使用中にネットワークが互
いに短絡しないことを決定するための検査に関するもの
である。
【0002】
【従来の技術とその問題点】回路基板はたいていの電子
装置内に電子部品を装着し相互接続するために使われ
る。このような回路基板は、メッキやエッチング工程ま
たはそれらの組合せ工程によってさまざまな導電路を作
りながら、所望の基板のイメージを設計した後で作られ
る。
【0003】何枚かの基板が貼り合わされ、各基板上の
回路網は他の基板の回路網に接続される。
【0004】このような基板はその大きさ、回路網の
数、および貼り合わされる基板の数に応じて高価にな
る。さらに重要なのは、さらに高価な装置内において使
われるときの、基板全体の完全性である。このような基
板は、回路網の断線や短絡などを含む欠点を持ちやす
い。
【0005】さまざまな検査が、電気部品を装着する前
の基板(生(なま)基板)を使って行われる。
【0006】当業者に公知の検査装置の1つは、いわゆ
る「釘のベッド」(bed ofnails)である。
それは、プローブが各回路網に接触し、コンピューター
・プログラムの制御の下で、基板の回路網の各端子対の
間の抵抗値を測定し、回路網間に短絡や不適切に低い抵
抗路がないように、適切な導電路の存在を確かめるもの
である。この「釘のベッド」検査法は、プローブのあつ
らえと位置決めを調整しながら、検査する基板の数が多
いときには効果的である。
【0007】また、それ以外にも、可動プローブを使っ
て回路網間の連続性や、回路網またはその一部の間の短
絡を測定する検査法が提案されてきている。
【0008】また、アラン R.ゲルハルト他「薄膜回
路導体のコンピューターを使った検査」(「Solid
State Technology」1971年9月
号)に記載されているように、可動プローブを使って導
体パターンが仕様に合っているかどうかを決定する方法
も提案されている。
【0009】また米国特許第3,975,680号に
は、アース面に対する各回路基板網の容量を測定して、
回路網の完全性を検査する方法が記載されている。さら
にロバート W.ウェドウィック「容量によるMLB連
続性検査」1974年11月、60〜61頁には、その
ような容量検査が記載されている。
【0010】米国特許第4,565,966号は、容量
検査と抵抗検査を組み合わせて行う方法と装置を開示し
ている。
【0011】
【発明が解決しようとする課題】本発明は、基板上の端
子に接触するプローブが、まず回路網を充電し、次に基
板上の回路網と導電参照面との間の放電時間を測定す
る。回路基板の検査方法と装置に関するものである。そ
の放電時間がある制限時間を越えていれば、抵抗チェッ
クをして回路網の連続性を決定する。
【0012】各回路網の初めのチェックは、参照導体に
対する回路網の容量の測定ではなく、所定電圧まで充電
された後、参照導電面に対し充電回路網が放電する時間
の測定である。
【0013】本発明の目的は、裸の回路基板の新規で改
善された検査方法と装置を提供することにある。
【0014】本発明の他の目的は、各回路網が参照導電
面に対し所定電圧まで充電された回路基板上の回路網の
完全性を検査するための方法と装置を提供することにあ
り、放電時間を測って回路網の完全性を決定する。
【0015】さらに本発明の目的は、充電回路網の放電
時間を測定し、また、回路網またはその一部の抵抗を測
定する(これは放電検査とは一致しない)ためのムービ
ング・プローブ装置を提供することにある。
【0016】
【課題を解決するための手段】本発明の一態様は基板両
面の回路網の各点に接触するX−Y面に個々に可動な複
数のプローブを使用することからなる。また本発明の装
置と方法は、それらのプローブのいずれに対しても端子
点を与えるため、導電基準面への共通コネクターを使
う。
【0017】各プローブは多目的プローブであり、各回
路網の放電検査に使われ、あるいは回路網の抵抗を測定
するため他のプローブと結合して使われる。
【0018】たいていの例では、検査中の回路基板は、
検査源の一面と使われる共通の導電基準面を含んでい
る。
【0019】各回路網は先に決定された規準(ノルム)
に照らして放電時間を検査される。もし、放電時間が規
準以上に長すぎるなら、それは短絡を示している。もし
放電時間が短すぎるなら、それは回路網の断線を示して
いる。
【0020】プローブは放電回路から、連続性をチェッ
クするため回路網の抵抗を測定し、または短絡をチェッ
クするため2つの回路網間の抵抗を測定する抵抗測定回
路と電源につながれている2つのプローブのモードルに
切り換えられ得る。
【0021】本発明の新規な特徴を以下に示す。
【0022】本発明は(1)回路網に接触するための少
なくとも2つの可動プローブ、該プローブを通して導電
基準に関し所定電圧まで回路網を充電するための電源を
含む部材、プローブと接触している回路網の充電電圧を
放電するための放電回路、高スレッショールド(thr
esholds)と低スレッショールドの間の基準に関
し、充電回路網の放電時間を測定するための部材、およ
び該放電時間を記録するための部材からなることを特徴
とする裸の回路基板上の回路網の完全性を測定するため
の装置(システム)にある。上記発明の好ましい態様は
次のとおりである。
【0023】(2)前記プローブの各々が所定電圧まで
充電可能で、かつ回路網の1つと接触可能である上記1
のシステム。
【0024】(3)前記充電部材が、各プローブと接続
可能な電源プローブの1つとの接触を通して所定電圧ま
で充電される回路網、およびプローブから電源を外し、
プローブと放電回路を通して回路網の放電時間を測定す
るための部材からなる上記1のシステム。
【0025】(4)さらに、回路網の放電時間を検出す
るための高スレッショールド・コンパレーターと低スレ
ッショールド・コンパレーター、該コンパレーターの出
力に接続され回路網の放電時間を示す時間幅の出力パル
スを供給するためのゲート部材、カウンター、およびク
ロックを有し、該ゲート部材の出力が出力パルスの出て
いる間クロックからのパルスをカウンターに数えさせ、
該カウンターのクロック・パルスのカウントが検査中の
回路基板の放電時間を示す、上記3のシステム。
【0026】(5)さらに、抵抗値測定回路、および、
プローブを放電回路から切り離し、プローブの1つを電
源に接続し、他のプローブを抵抗値測定回路に接続する
ためのスイッチング部材を含む、上記1のシステム。
【0027】(6)前記放電回路が定電流源からなり、
プローブが該定電流源を通して放電する、上記1のシス
テム。
【0028】(7)さらに、プローブと接触している充
電回路網の放電を表す電圧信号を供給するため、各プロ
ーブに接続された電圧フォロワーを含む上記6のシステ
ム。
【0029】(8)さらに、回路網の放電時間を検出す
るための高スレッショールド・コンパレーターと低スレ
ッショールド・コンパレーター、回路網の放電時間を示
す時間幅の出力パルスを供給するため該コンパレーター
の出力に接続されたゲート部材、カウンター、およびク
ロックを含み、該ゲート部材の出力が出力パルスの出て
いる間、クロックからのパルスをカウンターに数えさ
せ、該カウンターのクロック・パルスのカウントが検査
中の回路網の放電時間を示す上記7のシステム。
【0030】(9)前記電源がスイッチを通して放電回
路に接続でき、該スイッチが、プローブが回路網に接触
するとき、放電回路を通して回路網を放電させるために
開かれる、上記1のシステム。
【0031】(10)回路網が前記スイッチの回路に先
立ってプローブの1つを通して充電される上記7のシス
テム。
【0032】本発明は第2に、(11)XY面内で各々
動かす部材をもち且つ各々が放電回路に接続可能な一対
のプローブを用意し、該プローブの各々を選択的に回路
基板の回路網と接触させ、該回路網を導電基準面に関し
所定電圧まで充電し、該回路網の放電時間を測定する工
程からなることを特徴とする回路基板上の回路網の完全
性の検査方法にある。
【0033】上記発明の好ましい態様は次のとおりであ
る。
【0034】(12)さらに、前記プローブを放電回路
から、1つは電源へ、もう1つは抵抗値測定回路へ切り
換え、および回路網またはその一部の端部を接触回路網
の抵抗値を決定するためプローブ間に接触させるステッ
プを含む、上記11の方法。
【0035】(13)本発明の装置は、別の態様におい
て、回路基板を支持するための取付具、回路網と接触す
るためそれぞれXY面内を動くことができる一対のプロ
ーブ、回路網に対し導電基準面を与える回路基板内また
は基板外の部材、プローブを所定電圧まで充電するため
の部材、該充電部材がプローブから切り離されたときプ
ローブとそれに接触している回路網が放電するための各
プローブに接続される放電回路、放電時間を測定するた
めの部材、抵抗値測定回路、電源、およびプローブを各
放電回路から切り離し電源に対するプローブの1つと他
のプローブを抵抗値測定回路につなぐことによりプロー
ブが回路基板上の回路網またはその一部に接触して抵抗
値測定を行うためのスイッチング部材からなる、少なく
とも一方の側に回路網をもつ回路基板の完全性をチェッ
クするため、回路基板上の回路網を検査するための装置
(システム)と表現しうる。
【0036】(14)上記の好ましい態様として次のも
のがある。前記回路基板が第2面上に回路網を有し、該
第2面上の回路網に接触するためXY面内をそれぞれ動
くことができる第2の一対のプローブをもつ上記13の
システムである。
【0037】(15)前記充電部材が各プローブに接続
可能な電源、プローブの1つとの接触を通して所定電圧
まで充電される回路網、および電源をプローブから切り
離した後、プローブと定放電回路を通して回路網の放電
時間を測定するための部材からなる、請求項13のシス
テム。
【0038】(16)さらに、回路網の放電時間を検出
するための高スレッショールド・コンパレーターと低ス
レッショールド・コンパレーター、回路網の放電時間を
示す時間幅の出力パルスを供給するためコンパレーター
の出力につながれたゲート部材、カウンター、クロック
を含み、該ゲート部材の出力が出力パルスが出ている間
クロックからのパルスをカウンターに数えさせ、カウン
ターのクロックパルスのカウントが検査中の回路網の放
電時間を示す上記15のシステム。
【0039】(17)前記放電回路が定電流源からな
り、プローブが該定電流源を通じて放電する上記13の
システム。
【0040】(18)さらに、プローブと接触している
回路網の充電電圧の放電を示す電圧信号を与えるため、
各プローブにつながれた電圧フォロワーを含む上記17
のシステム。
【0041】(19)さらに、回路網の放電時間を検出
するための高スレッショールド・コンパレーターと低ス
レッショールド・コンパレーター、回路網の放電時間を
示す時間幅の出力パルスを供給するためコンパレーター
の出力につながれたゲート部材、カウンター、クロック
を含み、ゲート部材の出力が出力パルスが出ている間ク
ロックからのパルスをカウンターに数えさせ、カウンタ
ーのクロックパルスのカウントが検査中の回路網の放電
時間を示す上記18のシステム。
【0042】(20)前記電源がスイッチを通して放電
回路に接続でき、プローブが回路網に接触するとき放電
回路を通して回路網を放電させるためスイッチが開く、
上記13のシステム。
【0043】(21)前記スイッチの開路に先立って、
プローブの1つを通して回路網が充電される上記20の
システム。
【0044】本発明のさらなる目的と利点を、図面を参
照しながら、以下説明する。
【0045】図1は、両側に回路網を有し、能動部品が
装着されたとき基板の各セグメントの回路が基板の他の
セグメントに接続される2層貼り合わせ基板11、12
を含む回路基板10を例示している。基板10は破線で
示す取付具13に固定・支持されている。いくつかの例
において、回路基板が内側に導電基準面をもたないな
ら、米国特許第4,565,966号のように基板の片
側に導電基準面をもつ。
【0046】基板の両側にそれぞれ一対のプローブ(P
1、P2とP3、P4)があり、それらはXYポジショ
ナー(位置決め器)XY1〜XY4によってそれぞれ駆
動される。基板10内部に通常、導電アース面が含ま
れ、それは基準面14として示されている。すべてのプ
ローブは回路基板上のさまさまな点に向かって、XY面
内を動くことができる。プローブはXY面内で移送し、
その後で検査中の回路網と結合させ得るように、Z方向
に短い距離だけ動くことができる。
【0047】図2は、回路網15〜23と、一つの層を
通って他の層の回路網に接続するための相互接続24を
有する回路基板10の片側を略示している。各回路網
は、回路部品を選択的に装着させる1以上の接続点25
(ただし、回路網23についてのみ示している)を有す
る。後述するように、検査すべき点であり、プローブに
選択的に電気接続されるのは相互接続24と、接続点2
5である。
【0048】本発明において、回路の完全性を検査する
2つのモードが使われる。第1のモードにおいて、回路
網は所定電圧まで充電された後、放電時間が測定され
て、その回路網の完全性が決定される。測定された放電
時間がある限度内なら、検査された回路網は良好と決定
される。放電時間が長すぎれば、他の回路網と短絡して
いることになる。放電時間が一定時間よりも短ければ、
その回路網は開放、すなわちどこかで断線していること
になる。
【0049】短絡か開放が示されたら、プローブを使っ
て第2のモードである抵抗値検査を行い、それらの原因
を決定する。
【0050】本発明は、まず回路網の完全性を決定する
ために放電検査を行い、その結果、短絡や開放の疑いが
あれば、次に抵抗値測定を行って、回路網間の短絡かあ
る特定回路網の断線かを決定する、新規で改善された方
法と装置を提供する。放電検査の結果、すべて所定時間
内であれば、抵抗値検査は必要ない。
【0051】図3はプローブP1〜P4の各々に接続さ
れた回路を例示している(P1、P2の代わりにP3、
P4でも可)。プローブP1、P2は、放電モード
(D)または抵抗値モード(R)のいずれかにおかれ
る。
【0052】各プローブは定電流源を有する放電回路2
6に接続されている。定電流源はアンプ27を有し、そ
の入力は分圧器29として示されている電源によって制
御される。アンプ27は、メガオーム(MΩ)のオーダ
ーの高エミッター抵抗31をもつエミッターフォロワー
型のトランジスター30のベースに出力する。アンプ2
7は、抵抗31からライン32を通してフィードバック
される。スイッチ33を通してトランジスター30のコ
レクターに電源が接続される。
【0053】スイッチ33はリレー34によって制御さ
れる。しかし、スイッチ33は他のトランジスターを使
ってもよい。どちらの場合も、スイッチ33は後述する
ようにして制御される。スイッチ33はトランジスター
30のコレクターを電源35に接続し、あるいは切った
りするように使われる。
【0054】P1として例示されているプローブは、ま
たスイッチ36、37を通してトランジスター30のコ
レクターに接続される。スイッチ36、37は接点D、
Rを有している。スイッチがD接点にあるときには、シ
ステムは放電検査をすることができる。スイッチがR接
点にあるときには、プローブP1は抵抗検査をすること
ができる。抵抗検査モードにおいて、プローブP1は抵
抗値測定回路38(図5を用いて後述)に接続される。
図3にはまた、プローブP2と放電回路網DN2が示さ
れており、これらはプローブP1と放電回路網DN1と
同一である。スイッチ36a、36bが接点Rにあれ
ば、プローブP2は回路網DN2から切り離され、電源
39に接続される。
【0055】スイッチ33が閉じられると、プローブP
1は電源35によって所定電圧まで充電される。このと
き、プローブP1は基板10の回路網の1つと接触し、
その回路網を電源35の電圧まで充電する。その後、ス
イッチ33が開けられる。検査されている回路網の充電
電圧は、トランジスター30を通して実質的にリニアー
に減少し、負傾斜電圧となる。
【0056】この傾斜電圧の高レベルと低レベルは、後
述するように、検査中の回路網の放電時間を決定するた
めに検出される。
【0057】バッファーアンプでもある電圧フォロワー
40の出力がトランジスター30のコレクターの電圧を
フォローし、高レベル電圧コンパレーター41と低レベ
ル電圧コンパレーター42にそれぞれ入力を供給する。
低レベル電圧コンパレーター42はロジック・インバー
ター43とナンド・ゲート44に出力する。高レベル電
圧コンパレーター41の出力もナンド・ゲート44に供
給される。
【0058】ナンド・ゲート44が作動すると、カウン
ター46へのライン45に活性化信号を送る。カウンタ
ー46は8MHzオーダーの高周波クロックパルスを受
ける。ナンド・ゲート44はまた後述する目的でフリッ
プフロップ47に入力を供給する。このようにして、カ
ウンター46はナンド・ゲート44が開いているかぎり
クロックパルスを数える。コンピューター49はカウン
ター46のカウントを利用し、スイッチ33の開閉を制
御するため、ライン48を通してリレー34にオン・オ
フ信号を送る。
【0059】図3と関連して図4を説明する。図4は図
3のプローブ回路の動作のタイミング・チャートであ
る。スイッチ36・37がD接点にあると、システムは
放電モードの動作状態にある。
【0060】時刻t。からtの間、スイッチ33は閉
じられ、プローブP1は所定電圧まで充電される。時刻
でプローブP1が回路網に接触し、スイッチ33が
開かれ、プローブP1とそれが接触している回路網の充
電電圧は図4のBのようにリニアーに減少し始める。時
刻tで高レベル電圧コンパレーターは図4のEのよう
に作動し、Bの波形の高レベル電圧Hになる。これはコ
ンパレーター41の出力波形である。プローブP1とそ
れが接触している回路網の充電電圧は実質的にリニアー
に減少し、時刻tで、それまで低レベルにあった低レ
ベル電圧コンパレーター42が図4のD波形のように作
動する。これによりナンド・ゲート44が閉じられる。
これに先立ち、インバーター43の出力はF波形のよう
に高レベルであった。F波形はインバーター43の出力
波形である。時刻tからtの間、ゲート44はC波
形のように作動している。したがって、ゲート44はカ
ウンター46を作動させて、クロックパルスを数えさせ
ている。
【0061】ゲート44はまた、フリップフロップ47
をセットし、フリップフロップはウイレ51を通してコ
ンピューター49に読出し信号を送り、コンピューター
49は時刻tからtの間に集積されたカウンター4
6の内容をバス−ライン50を通して読み出す。
【0062】時刻tで、コンピューター49はライン
48を通してスイッチ33を開かせ、プローブP1とそ
れが接触している回路網の充電電圧を減少させ始める。
フリップフロップ47はコンピューターによってライン
48を通してリセットされる。コンピューターはまたス
イッチ33を閉じさせ、時刻tでプローブP1を再充
電させる。
【0063】高レベル電圧コンパレーター41の出力は
時刻tまで低レベルにあり(図4のE)、時刻t
放電電圧はB波形の前にスレッショールドHに達し、ナ
ンド・ゲート44からのゲート信号のC波形がトレール
端にくるまで、インバーター43の出力は高いままであ
ることに注目すべきである。時刻tでC波形のように
ナンド・ゲート44の出力電圧が高くなると、カウンタ
ー45はもはや作動せず、フリップフロップ47はライ
ン51を通してコンピューター49に信号を送り、コン
ピューター49はカウンター46内でカウントされるク
ロックパルスを受けてる。
【0064】D波形のように時刻tからtの間、コ
ンピューター49はカウンター46の内容を読み出して
おり、プローブP1はXYポジショナーによって次に検
査すべき回路網に移される。このとき、システムはプロ
ーブP2〜P4のうちの他のプローブからの測定を始め
る。プローブP1が他の回路網と接触するために動かさ
れている間、時刻tからt(時刻tからtのく
り返し)の間、再充電されている。時間(t〜t
は放電時間の関数として変わり得る周期である。
【0065】時間(t〜t)が正常範囲よりも長い
と仮定してみる。これは2つの回路網が短絡しているこ
とを示している。この情報はコンピューター49内のメ
モリーに記録される。2以上の回路網が所定時間よりも
長い同一の、または実質的に同一の放電時間を示すな
ら、これらの回路網の間に抵抗検査がなされる。この検
査は直ちに、あるいはすべての放電検査がすんでから行
われる。
【0066】図5は抵抗検査モードにあるプローブP
1、P2を表している。これはまた、P1、P2のみな
らず、あらゆる2つのプローブが抵抗検査モードにある
ことを表している。すなわち、基板の反対側の面にある
プローブP3、P4をも表している。抵抗検査モードに
おいて、スイッチ36、37、36a、37aはR接点
に倒され、プローブは放電回路から切り離され、電源3
9と抵抗値測定回路38の間に接続されるので、この2
つの回路網間の抵抗値がチェックされて短絡しているか
どうか決定される。
【0067】回路網の放電時間が短すぎると、これは回
路網の断線を意味し、その断線がどの回路で生じたかを
決定するため、2つのプローブを抵抗検査モードにして
回路網の各点をチェックする。
【0068】回路網間の短絡検査は隣接ベース上で行わ
れる。すなわち、近接している回路網同士の間でのみ、
短絡検査が必要で、たとえば回路網15と回路網22の
ように離れた回路網の間の短絡検査は必要ない。図2に
おいて、回路網15、22の放電検査の結果、同様の放
電時間を示したなら、これら2つの回路網間の抵抗検査
をする必要はほとんどない。しかし、回路網15、16
の放電検査の結果、同一の放電時間になったとしたら、
これら2つの回路網間の抵抗検査がなされる。
【0069】ある回路網の放電時間が所定時間よりも短
ければ、断線位置を決定するため、接続点24または2
5の間で抵抗検査が行われる・ある特定の基板の各回路
網の基準放電時間を確立するため、コンピューター49
のメモリーにストアーされている設計データを使って、
基板をまず検査して、各回路網およびその端子点につい
てのXYデータを得る。次にコンピューター49はプロ
ーブP1〜P4に対しすべてのXYポジショナーXY1
−XY4を制御して、コンピューター内にプログラムさ
せる。
【0070】前記したように、放電検査の後、回路の短
絡検査をするかしないかの決定は、隣接ベースすなわち
確率にもとづき、すべての回路網間の検査をするもので
はない。
【0071】放電基準すなわち標準放電時間が基板の各
回路網に対し決定されると、基準面が決定されたことに
なる。このデータはコンピューターのメモリーにストア
ーされ、他のすべての共通基板の放電検査において比較
される。
【0072】基準基板を決定した後、コンピューター内
にストアーされる情報は、 あらゆる点における所定の放電時間 各回路網における接続点の同一性 各回路網のあらゆる接続点のXY位置 基板のあらゆる検査点のXY位置
【0073】これらの情報を使って、コンピューターは
すべてのプローブのXY位置を制御できる。
【0074】回路基板の検査に関する情報をシステムの
オペレーターに与えるため、ブラウン管ディスプレーや
プリンターのような読出し装置53が使われる。
【0075】以上説明したことから、本発明の目的が効
率的に達成されることが明らかになったであろう。本発
明の好ましい実施例について説明したが、その変形も当
業者には容易であろう。したがって、本発明の特許請求
の範囲が本発明の実施例と、本発明の範囲を逸脱してい
ないその変形をすべて包含している。
【図面の簡単な説明】
【図1】検査中の回路基板の側面図である。
【図2】回路基板の平面図である。
【図3】本発明のシステムを示す一部回路ブロック図で
ある。
【図4】A〜F波形を示すタイミング・チャートであ
る。
【図5】図3の一部を示す一部回路図・一部ブロック図
である。
【符号の説明】
P1〜P4:プローブ DN1〜DN4:放電回路
網 XY1−XY4:XYポジショナー 10:回路基
板 14:基準面 15〜23:回路網 24:相
互接続 25:接続点 36、37、36a、37a:スイ
ッチ 41:高レベル電圧コンパレーター 42:低レベ
ル電圧コンパレーター 49:コンピューター

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 回路網に接触するための少なくとも2つ
    の可動プローブ、該プローブを通して導電基準に関し所
    定電圧まで回路網を充電するための電源を含む部材、プ
    ローブと接触している回路網の充電電圧を放電するため
    の放電回路、高スレッショールドと低スレッショールド
    の間の基準に関し、充電回路網の放電時間を測定するた
    めの部材、および該放電時間を記録するための部材から
    なることを特徴とする裸の回路基板上の回路網の完全性
    を測定するための装置。
  2. 【請求項2】 XY面内で各々を動かす部材をもち且つ
    各々が放電回路に接続可能な一対のプローブを用意し、
    該プローブの各々を選択的に回路基板の回路網と接触さ
    せ、該回路網を導電基準面に関し所定電圧まで充電し、
    該回路網の放電時間を測定する工程からなることを特徴
    とする回路基板上の回路網の完全性の検査方法。
JP5309621A 1992-11-09 1993-11-05 回路基板の検査方法および装置 Pending JPH06213966A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/973,185 US5357191A (en) 1992-11-09 1992-11-09 Method and apparatus for testing circuit boards
US973,185 1992-11-09

Publications (1)

Publication Number Publication Date
JPH06213966A true JPH06213966A (ja) 1994-08-05

Family

ID=25520607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5309621A Pending JPH06213966A (ja) 1992-11-09 1993-11-05 回路基板の検査方法および装置

Country Status (2)

Country Link
US (1) US5357191A (ja)
JP (1) JPH06213966A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156399A (ja) * 2003-11-27 2005-06-16 Nidec-Read Corp 基板検査装置及び基板検査方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5521513A (en) * 1994-10-25 1996-05-28 Teradyne Inc Manufacturing defect analyzer
DE4447295A1 (de) * 1994-11-10 1996-05-15 Siedle Horst Kg Verfahren und Vorrichtung zur Bestimmung einer jeweiligen örtlichen Position eines Körpers durch kapazitive Abtastung
JP3821171B2 (ja) * 1995-11-10 2006-09-13 オー・エイチ・ティー株式会社 検査装置及び検査方法
US5710675A (en) * 1996-05-29 1998-01-20 Western Digital Corporation Analog-to-digital converter for configuration control
US6008660A (en) * 1996-08-22 1999-12-28 International Business Machines Corporation Method for developing circuit capacitance measurements corrected for stray capacitance
US6054863A (en) * 1996-09-11 2000-04-25 International Business Machines Corporation System for testing circuit board integrity
US5963043A (en) * 1997-09-17 1999-10-05 International Business Machines Corporation Method and apparatus for characterized parasitic capacitance between integrated-circuit interconnects
US6472859B1 (en) 2000-01-31 2002-10-29 Autoliv Asp, Inc. Capacitively coupled electrical ground detection circuit
US6590398B1 (en) * 2000-07-06 2003-07-08 Honeywell Advanced Circuits, Inc. Fixture-less bare board tester
US6753688B2 (en) * 2001-04-10 2004-06-22 International Business Machines Corporation Interconnect package cluster probe short removal apparatus and method
JP4082261B2 (ja) * 2003-03-31 2008-04-30 株式会社デンソー センサ装置用断線検出回路
GB0308550D0 (en) * 2003-04-10 2003-05-21 Barker Colin Improvements to an automatic test machine
US7969171B1 (en) 2010-01-06 2011-06-28 General Electric Company Test circuit and system
CN102455372A (zh) * 2010-10-28 2012-05-16 鸿富锦精密工业(深圳)有限公司 电路板测试支架
US8742777B2 (en) 2010-12-29 2014-06-03 The Board Of Trustees Of The University Of Alabama For And On Behalf Of The University Of Alabama Method and system for testing an electric circuit
JP6219074B2 (ja) * 2013-06-27 2017-10-25 日置電機株式会社 絶縁検査装置
CN107783029B (zh) * 2017-11-17 2023-11-03 深圳市太美亚电子科技有限公司 一种电子烟pcba的测试系统及测试方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4565966A (en) * 1983-03-07 1986-01-21 Kollmorgen Technologies Corporation Method and apparatus for testing of electrical interconnection networks
JP2690908B2 (ja) * 1987-09-25 1997-12-17 株式会社日立製作所 表面計測装置
GB8820042D0 (en) * 1988-08-24 1988-09-28 Bath Scient Ltd Circuit testing
US5006808A (en) * 1989-03-21 1991-04-09 Bath Scientific Limited Testing electrical circuits
US5138266A (en) * 1989-10-20 1992-08-11 Digital Equipment Corporation Single-probe charge measurement testing method
US5023545A (en) * 1990-06-04 1991-06-11 The United States Of America Circuit probing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005156399A (ja) * 2003-11-27 2005-06-16 Nidec-Read Corp 基板検査装置及び基板検査方法

Also Published As

Publication number Publication date
US5357191A (en) 1994-10-18

Similar Documents

Publication Publication Date Title
JPH06213966A (ja) 回路基板の検査方法および装置
JP3228982B2 (ja) インサーキット試験装置
US20060194353A1 (en) Method and circuit for the detection of solder-joint failures in a digital electronic package
EP0573159A2 (en) Identification of pin-open faults by capacitive coupling through the integrated circuit package
US8896336B2 (en) Testing techniques for through-device vias
JPH0417394B2 (ja)
JP2006515464A5 (ja)
KR940002721B1 (ko) 캐패시터 브레이크다운 전압을 자동적으로 측정하기 위한 장치
US7319341B1 (en) Method of maintaining signal integrity across a capacitive coupled solder bump
JPH0625800B2 (ja) 回路ボードと試験治具間の接続性を確認する方法およびその装置
CN104950235B (zh) 基板检查装置
US5432460A (en) Apparatus and method for opens and shorts testing of a circuit board
JP2004117340A (ja) 一つのハンドラに二つ以上のテストボードを有するテスト装備及びそのテスト方法
US4743842A (en) Tri-state circuit tester
US6512362B1 (en) Method and device for charging integrated circuits and structures with a pulsed heavy current
US6054863A (en) System for testing circuit board integrity
JP2001523347A (ja) 接続テスト方法
WO2014003792A1 (en) Pulsed testing of through-body-vias
WO2010112976A2 (en) Connection quality verification for integrated circuit test
US20020145434A1 (en) Interconnect package cluster probe short removal apparatus and method
JP2001091562A (ja) 回路基板検査装置
JPH0926463A (ja) テスト回路を内蔵した集積回路
JPH011249A (ja) ウエハプロ−バ
JP2002131365A (ja) 検査方法及び検査装置
JP3076293B2 (ja) 半導体装置特性試験装置およびその試験方法