JPH0621405A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0621405A JPH0621405A JP17410692A JP17410692A JPH0621405A JP H0621405 A JPH0621405 A JP H0621405A JP 17410692 A JP17410692 A JP 17410692A JP 17410692 A JP17410692 A JP 17410692A JP H0621405 A JPH0621405 A JP H0621405A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- wiring
- interlayer film
- necessary
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 38
- 239000000463 material Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 4
- 239000000126 substance Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000010410 layer Substances 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010276 construction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 38
- 239000002184 metal Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000003491 array Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【構成】チップ 全面ゲ−ト敷き詰め型のゲ−トアレイ
（Ｓｅａ Ｏｆ Ｇａｔｅ）に於て、各セル間を配線す
る配線材の製造行程以前に、論理構成上必要ないゲ−ト
領域に、論理構成上必要なゲ−ト領域に比べてより厚い
層間膜、または１層以上の新たな層間膜を形成すること
を特徴とする。 【効果】セル間配線材と半導体基板との容量を減少さ
せ、ＩＣとしての動作速度を上げる。また、新たに層間
膜を設けることで平坦化が可能となり配線材の付き回り
を改善することができる。
（Ｓｅａ Ｏｆ Ｇａｔｅ）に於て、各セル間を配線す
る配線材の製造行程以前に、論理構成上必要ないゲ−ト
領域に、論理構成上必要なゲ−ト領域に比べてより厚い
層間膜、または１層以上の新たな層間膜を形成すること
を特徴とする。 【効果】セル間配線材と半導体基板との容量を減少さ
せ、ＩＣとしての動作速度を上げる。また、新たに層間
膜を設けることで平坦化が可能となり配線材の付き回り
を改善することができる。
Description
【０００１】
【産業上の利用分野】本発明は、論理構成上必要でない
ゲ−ト領域に、論理構成上必要なゲ−ト領域に比べてよ
り厚い層間膜、叉は１層以上の新たな層間膜を有する半
導体装置に関する。
ゲ−ト領域に、論理構成上必要なゲ−ト領域に比べてよ
り厚い層間膜、叉は１層以上の新たな層間膜を有する半
導体装置に関する。
【０００２】
【従来の技術】従来の技術では、図４に示すようにチッ
プ全面ゲ−ト敷き詰め型のゲ−トアレイに於て論理構成
上必要でないゲ−ト領域を各セルの配線領域として使用
する場合には、図３に示すようにセル内の論理構成用配
線材も、各セル間の配線材も、半導体基板からは同等の
距離、かつ、同等の多層薄膜構造上に設けられていた。
プ全面ゲ−ト敷き詰め型のゲ−トアレイに於て論理構成
上必要でないゲ−ト領域を各セルの配線領域として使用
する場合には、図３に示すようにセル内の論理構成用配
線材も、各セル間の配線材も、半導体基板からは同等の
距離、かつ、同等の多層薄膜構造上に設けられていた。
【０００３】
【発明が解決しようとする課題】従来の配線材の形成状
態では、図３に示す様に各セル間の配線領域として使用
するゲ−ト領域１０上の電極、叉は配線である金属薄膜
７は、図６に示すチップ全面ゲ−ト敷き詰め型でないゲ
−トアレイに於て図５に示す様にセル間の配線専用領域
１１上の金属薄膜７と比較して半導体基板との距離が短
くなってしまう。半導体基板との距離をｔｏ、配線材と
半導体基板との対向面積をＳｏ、その間の容量をＣｏ、
とした場合の第１式、 Ｃｏ ∝ Ｓｏ／ｔｏ ・・・（第１式） に示す関係で明かな様に、同一長のセル間配線であって
もチップ全面ゲ−ト敷き詰め型のゲ−トアレイの配線材
の方がｔｏが短くなる為に、配線と半導体基板間の寄生
容量が増加してしまい、集積回路としての動作速度が遅
くなるという問題点を有していた。
態では、図３に示す様に各セル間の配線領域として使用
するゲ−ト領域１０上の電極、叉は配線である金属薄膜
７は、図６に示すチップ全面ゲ−ト敷き詰め型でないゲ
−トアレイに於て図５に示す様にセル間の配線専用領域
１１上の金属薄膜７と比較して半導体基板との距離が短
くなってしまう。半導体基板との距離をｔｏ、配線材と
半導体基板との対向面積をＳｏ、その間の容量をＣｏ、
とした場合の第１式、 Ｃｏ ∝ Ｓｏ／ｔｏ ・・・（第１式） に示す関係で明かな様に、同一長のセル間配線であって
もチップ全面ゲ−ト敷き詰め型のゲ−トアレイの配線材
の方がｔｏが短くなる為に、配線と半導体基板間の寄生
容量が増加してしまい、集積回路としての動作速度が遅
くなるという問題点を有していた。
【０００４】そこで本発明は従来のこの様な問題点を解
決するために、論理構成上必要でないゲ−ト領域を各セ
ル間の配線領域として使用する場合であっても、全面ゲ
−ト敷き詰め型でないゲ−トアレイの各セル間の配線と
同様に、半導体基板との容量を改善した配線状態を提供
することを目的とする。
決するために、論理構成上必要でないゲ−ト領域を各セ
ル間の配線領域として使用する場合であっても、全面ゲ
−ト敷き詰め型でないゲ−トアレイの各セル間の配線と
同様に、半導体基板との容量を改善した配線状態を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め、本発明の半導体装置は、各セル間の配線材製造行程
以前に、論理構成上必要でないゲ−ト領域に比べて、よ
り厚い層間膜、または、１層以上の新たな層間膜を形成
することを特徴とする。
め、本発明の半導体装置は、各セル間の配線材製造行程
以前に、論理構成上必要でないゲ−ト領域に比べて、よ
り厚い層間膜、または、１層以上の新たな層間膜を形成
することを特徴とする。
【０００６】
【作用】上記のように構成された半導体装置において、
論理構成上必要でないゲ−ト領域をセル間の配線領域と
して使用した場合でも、各セル間の配線材製造行程以前
に該配線領域上に、選択的にＣＶＤ技術等により酸化膜
を形成するか、またはポリイミドなどの有機溶材によっ
て新たに層間膜を形成することにより、配線材と半導体
基板までの距離が増加し、ＩＣとしての動作速度を速く
することができるのである。また、新たに層間膜を設け
ることで平坦化が可能となり配線材の付き回りを改善す
ることができる。
論理構成上必要でないゲ−ト領域をセル間の配線領域と
して使用した場合でも、各セル間の配線材製造行程以前
に該配線領域上に、選択的にＣＶＤ技術等により酸化膜
を形成するか、またはポリイミドなどの有機溶材によっ
て新たに層間膜を形成することにより、配線材と半導体
基板までの距離が増加し、ＩＣとしての動作速度を速く
することができるのである。また、新たに層間膜を設け
ることで平坦化が可能となり配線材の付き回りを改善す
ることができる。
【０００７】
【実施例】以下に本発明の実施例を図面に基ずいて説明
する。例として論理構成上必要でないゲ−ト領域の層間
膜をポリイミドなど感光性の有機材料を用いフォトリソ
グラフィにより形成したものの断面図を図１に、また論
理構成上必要でないゲ−ト領域に新たに１層の層間膜を
形成したものの断面図を図２に示す。図１に於てＬＯＣ
ＯＳ酸化膜６をはさんで左側が、論理構成上必要なゲ−
ト領域９、右側がセル間配線領域として使用する論理構
成上必要でないゲ−ト領域１０である。配線である金属
薄膜７を形成する以前に、セル間配線領域として使用す
る論理構成上必要でないゲ−ト領域の第１層目の層間膜
上にポリイミドなど感光性の有機材料を用いフォトリソ
グラフィにより新たな層間膜８を形成する。その後配線
である金属薄膜７により論理構成上必要なゲ−ト領域９
上にはセルの論理構成用の配線が、またセル間配線領域
として使用する論理構成上必要でないゲ−ト領域１０部
分の、新たに形成された層間膜８の上には各セル間の配
線材が配置されることとなる。図２に於ては、配線であ
る金属薄膜７を形成する以前にセル間配線領域として使
用する論理構成上必要でないゲ−ト領域１０の部分にＣ
ＶＤ技術により新たな層間膜８を形成している。例とし
て新たな層間膜にＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈ
ｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を使用した場合の
形成方法について図７に示す。図７（ａ）は、新たな層
間膜を形成する以前の素子の断面図であり、ゲ−ト電極
上に第１層目の層間膜が形成されている。図７（ｂ）は
図７（ａ）の上にＢＰＳＧ膜をＣＶＤ技術により２００
０Åから３０００Å堆積させたものの断面図である。図
７（ｃ）において該ＢＰＳＧ膜を、フォトリソグラフィ
技術を用い、論理構成上必要でないゲ−ト領域を残し
て、第１層目の層間膜と新たに形成された層間膜とが化
学的性質が異なることを利用して選択的にエッチング除
去する。その後、図８（ａ）に示すように８００℃から
９００℃の窒素雰囲気中でリフロ−を行うことにより平
坦化する。最後に、図８（ｂ）で配線である金属薄膜７
によりセルの論理構成が、また新たな層間絶縁膜１２上
には各セル間の配線材が配置されることになる。
する。例として論理構成上必要でないゲ−ト領域の層間
膜をポリイミドなど感光性の有機材料を用いフォトリソ
グラフィにより形成したものの断面図を図１に、また論
理構成上必要でないゲ−ト領域に新たに１層の層間膜を
形成したものの断面図を図２に示す。図１に於てＬＯＣ
ＯＳ酸化膜６をはさんで左側が、論理構成上必要なゲ−
ト領域９、右側がセル間配線領域として使用する論理構
成上必要でないゲ−ト領域１０である。配線である金属
薄膜７を形成する以前に、セル間配線領域として使用す
る論理構成上必要でないゲ−ト領域の第１層目の層間膜
上にポリイミドなど感光性の有機材料を用いフォトリソ
グラフィにより新たな層間膜８を形成する。その後配線
である金属薄膜７により論理構成上必要なゲ−ト領域９
上にはセルの論理構成用の配線が、またセル間配線領域
として使用する論理構成上必要でないゲ−ト領域１０部
分の、新たに形成された層間膜８の上には各セル間の配
線材が配置されることとなる。図２に於ては、配線であ
る金属薄膜７を形成する以前にセル間配線領域として使
用する論理構成上必要でないゲ−ト領域１０の部分にＣ
ＶＤ技術により新たな層間膜８を形成している。例とし
て新たな層間膜にＢＰＳＧ（Ｂｏｒｏｎ−Ｐｈｏｓｐｈ
ｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜を使用した場合の
形成方法について図７に示す。図７（ａ）は、新たな層
間膜を形成する以前の素子の断面図であり、ゲ−ト電極
上に第１層目の層間膜が形成されている。図７（ｂ）は
図７（ａ）の上にＢＰＳＧ膜をＣＶＤ技術により２００
０Åから３０００Å堆積させたものの断面図である。図
７（ｃ）において該ＢＰＳＧ膜を、フォトリソグラフィ
技術を用い、論理構成上必要でないゲ−ト領域を残し
て、第１層目の層間膜と新たに形成された層間膜とが化
学的性質が異なることを利用して選択的にエッチング除
去する。その後、図８（ａ）に示すように８００℃から
９００℃の窒素雰囲気中でリフロ−を行うことにより平
坦化する。最後に、図８（ｂ）で配線である金属薄膜７
によりセルの論理構成が、また新たな層間絶縁膜１２上
には各セル間の配線材が配置されることになる。
【０００８】以上の様な実施例において、セル間配線領
域として使用する論理構成上必要でないゲ−ト領域１０
上の電極または配線である金属薄膜７は、図３に示す従
来のものと比較して半導体基板１との距離が長くなり、
その間の容量を減少させることができる。
域として使用する論理構成上必要でないゲ−ト領域１０
上の電極または配線である金属薄膜７は、図３に示す従
来のものと比較して半導体基板１との距離が長くなり、
その間の容量を減少させることができる。
【０００９】なお、新たに形成させる層間膜は、１層目
の金属配線と、２層目の金属配線の間の層間膜に於て形
成しても２層目以降の金属配線には同様の効果を得るこ
とができる。それ以降についても同様である。
の金属配線と、２層目の金属配線の間の層間膜に於て形
成しても２層目以降の金属配線には同様の効果を得るこ
とができる。それ以降についても同様である。
【００１０】また、新たに形成する層間膜について、層
間膜を２層もしくは３層以上により形成した場合にも同
様の効果を得ることができる。
間膜を２層もしくは３層以上により形成した場合にも同
様の効果を得ることができる。
【００１１】
【発明の効果】本発明の半導体装置は、以上説明したよ
うにチップ全面ゲ−ト敷き詰め型のゲ−トアレイに於
て、論理構成上必要でないゲ−ト領域に論理構成上必要
なゲ−ト領域に比べてより厚い層間膜、または１層以上
の新たな層間膜を形成するという簡単な方法によって、
セル間配線材と半導体基板との容量を減少させ、ＩＣと
しての動作速度を上げる効果がある。また、新たに層間
膜を設けることで平坦化が可能となり配線材の付き回り
を改善することができる。
うにチップ全面ゲ−ト敷き詰め型のゲ−トアレイに於
て、論理構成上必要でないゲ−ト領域に論理構成上必要
なゲ−ト領域に比べてより厚い層間膜、または１層以上
の新たな層間膜を形成するという簡単な方法によって、
セル間配線材と半導体基板との容量を減少させ、ＩＣと
しての動作速度を上げる効果がある。また、新たに層間
膜を設けることで平坦化が可能となり配線材の付き回り
を改善することができる。
【図１】本発明の、新たな層間膜に有機材料を用いて形
成した場合のチップ全面ゲ−ト敷き詰め型ゲ−トアレイ
の断面図。
成した場合のチップ全面ゲ−ト敷き詰め型ゲ−トアレイ
の断面図。
【図２】本発明の、新たな層間膜をＣＶＤ技術により形
成した場合のチップ全面ゲ−ト敷き詰め型ゲ−トアレイ
の断面図。
成した場合のチップ全面ゲ−ト敷き詰め型ゲ−トアレイ
の断面図。
【図３】従来のチップ全面ゲ−ト敷き詰め型ゲ−トアレ
イの断面図。
イの断面図。
【図４】チップ全面ゲ−ト敷き詰め型ゲ−トアレイの平
面図。
面図。
【図５】チップ全面ゲ−ト敷き詰め型でないゲ−トアレ
イの断面図。
イの断面図。
【図６】チップ全面ゲ−ト敷き詰め型でないゲ−トアレ
イの平面図。
イの平面図。
【図７】本発明の、新たな層間膜を有したチップ全面ゲ
−ト敷き詰め型ゲ−トアレイの形成方法を示す断面図。
−ト敷き詰め型ゲ−トアレイの形成方法を示す断面図。
【図８】本発明の、新たな層間膜を有したチップ全面ゲ
−ト敷き詰め型ゲ−トアレイの形成方法を示す断面図。
−ト敷き詰め型ゲ−トアレイの形成方法を示す断面図。
１・・・半導体基板 ２・・・不純物の拡散領域 ３・・・ゲ−ト酸化膜 ４・・・ゲ−ト電極 ５・・・第１の層間絶縁膜 ６・・・素子分離の為のＬＯＣＯＳ酸化膜 ７・・・配線材料としての金属薄膜 ８・・・新たに設けた第２の層間絶縁膜 ９・・・論理構成上必要なゲ−ト領域 １０・・・セル間配線領域として使用する論理構成上必
要でないゲ−ト領域 １１・・・セル間配線専用領域 １２・・・入出力セル領域 １３・・・チップ全面ゲ−ト敷き詰め型ゲ−トアレイに
於けるゲ−ト構成領域 １４・・・ゲ−ト構成領域
要でないゲ−ト領域 １１・・・セル間配線専用領域 １２・・・入出力セル領域 １３・・・チップ全面ゲ−ト敷き詰め型ゲ−トアレイに
於けるゲ−ト構成領域 １４・・・ゲ−ト構成領域
Claims (2)
- 【請求項１】 チップ全面ゲ−ト敷き詰め型のゲ−トア
レイ（Ｓｅａ ＯｆＧａｔｅ）において、各セル間を配
線する配線材の製造行程以前に、論理構成上必要ないゲ
−ト領域に、論理構成上必要なゲ−ト領域に比べてより
厚い層間膜、または１層以上の新たな層間膜を有するこ
とを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、形
成される１層以上の新たな層間膜の化学的特性が第１層
目の層間膜とは異なることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17410692A JPH0621405A (ja) | 1992-07-01 | 1992-07-01 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17410692A JPH0621405A (ja) | 1992-07-01 | 1992-07-01 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621405A true JPH0621405A (ja) | 1994-01-28 |
Family
ID=15972757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17410692A Pending JPH0621405A (ja) | 1992-07-01 | 1992-07-01 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621405A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100775798B1 (ko) * | 2004-02-19 | 2007-11-12 | 우베 고산 가부시키가이샤 | 공기로부터 산소 풍부 공기를 분리/수집하는 방법, 장치 및기체 분리막 모듈 |
-
1992
- 1992-07-01 JP JP17410692A patent/JPH0621405A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100775798B1 (ko) * | 2004-02-19 | 2007-11-12 | 우베 고산 가부시키가이샤 | 공기로부터 산소 풍부 공기를 분리/수집하는 방법, 장치 및기체 분리막 모듈 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792841A (en) | Semiconductor devices and a process for producing the same | |
| US6069067A (en) | Method of manufacturing a semiconductor device | |
| US6380049B1 (en) | Semiconductor substrate and method of manufacturing semiconductor device | |
| US6656814B2 (en) | Methods of fabricating integrated circuit devices including distributed and isolated dummy conductive regions | |
| JPS63104371A (ja) | 半導体メモリの製造方法 | |
| JP2570100B2 (ja) | 半導体記憶装置 | |
| JPS61127161A (ja) | 半導体記憶装置 | |
| JPH02271657A (ja) | 能動層２層積層ｃｍｏｓインバータ | |
| JPH0621405A (ja) | 半導体装置 | |
| US5637526A (en) | Method of making a capacitor in a semiconductor device | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPH05243519A (ja) | 半導体メモリ装置 | |
| JPH02125638A (ja) | 半導体集積回路装置 | |
| JP2695812B2 (ja) | 半導体装置 | |
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH0590539A (ja) | 半導体記憶装置 | |
| JP2884743B2 (ja) | 半導体装置用多重配線層およびその製造方法 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPH07153756A (ja) | 半導体集積回路装置 | |
| JPH02308553A (ja) | Ｓｏｉ型半導体装置 | |
| JPS6352444A (ja) | 半導体集積回路装置とその製造方法 | |
| JPH09199606A (ja) | マスタスライス方式の半導体装置 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPH07142612A (ja) | 半導体装置及びその製造方法 | |
| JPS60136332A (ja) | 半導体装置 |