JPH06214813A - 仮想計算機表示制御方式 - Google Patents
仮想計算機表示制御方式Info
- Publication number
- JPH06214813A JPH06214813A JP467493A JP467493A JPH06214813A JP H06214813 A JPH06214813 A JP H06214813A JP 467493 A JP467493 A JP 467493A JP 467493 A JP467493 A JP 467493A JP H06214813 A JPH06214813 A JP H06214813A
- Authority
- JP
- Japan
- Prior art keywords
- virtual
- machine
- vram
- memory
- target machine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】論理メモリマップをマッピングできるメモリ管
理機構と割り込みコントロール部およびターゲットマシ
ン用ＡＰからアクセスできる仮想ＶＲＡＭ領域をもつハ
ードウェアにおいて、仮想ＶＲＡＭ領域からベースマシ
ンのＶＲＡＭ領域へ表示データを転送し、同時にＶＲＡ
Ｍのアドレス構成の変換を実行する手段を持つ仮想計算
機モニタプログラムにより構成される。 【効果】ターゲットマシンのグラフィックメモリのアド
レス構成がベースマシンと異なる場合でも、ベースマシ
ンにターゲットマシンの表示コントロール部を搭載する
ことなく、アプリケーションを動作できる。
理機構と割り込みコントロール部およびターゲットマシ
ン用ＡＰからアクセスできる仮想ＶＲＡＭ領域をもつハ
ードウェアにおいて、仮想ＶＲＡＭ領域からベースマシ
ンのＶＲＡＭ領域へ表示データを転送し、同時にＶＲＡ
Ｍのアドレス構成の変換を実行する手段を持つ仮想計算
機モニタプログラムにより構成される。 【効果】ターゲットマシンのグラフィックメモリのアド
レス構成がベースマシンと異なる場合でも、ベースマシ
ンにターゲットマシンの表示コントロール部を搭載する
ことなく、アプリケーションを動作できる。
Description
【０００１】
【産業上の利用分野】本発明は、パーソナルコンピュー
タやワークステーション等において、異なるグラフィッ
クメモリのアドレス構成を持つ複数の異機種間でのアプ
リケーションプログラム等の互換性を保つ仮想計算機エ
ミュレーション方式に関する。
タやワークステーション等において、異なるグラフィッ
クメモリのアドレス構成を持つ複数の異機種間でのアプ
リケーションプログラム等の互換性を保つ仮想計算機エ
ミュレーション方式に関する。
【０００２】
【従来の技術】パーソナルコンピュータ（以下、パソコ
ンと略す）やワークステーション等では、表示装置に表
示するデータをＶＲＡＭに格納しており、表示コントロ
ーラによってＶＲＡＭ上のデータを読み出して表示装置
に表示する。
ンと略す）やワークステーション等では、表示装置に表
示するデータをＶＲＡＭに格納しており、表示コントロ
ーラによってＶＲＡＭ上のデータを読み出して表示装置
に表示する。
【０００３】一方、パソコンやワークステーションには
数多くの異なるアーキテクチャが存在し、各アーキテク
チャは独自の仕様の表示装置を持つ。したがって、ある
一つのアーキテクチャ上で開発されたＡＰによる表示
は、他の異なるアーキテクチャ上では正常に表示でき
ず、互換性がない。
数多くの異なるアーキテクチャが存在し、各アーキテク
チャは独自の仕様の表示装置を持つ。したがって、ある
一つのアーキテクチャ上で開発されたＡＰによる表示
は、他の異なるアーキテクチャ上では正常に表示でき
ず、互換性がない。
【０００４】従来、上記の問題を解決するために、以下
の二通りの方法で対応した。
の二通りの方法で対応した。
【０００５】一つは、ある一つのアーキテクチャ上で動
作しているＡＰを他の異なるアーキテクチャへ移植する
ことである。ＡＰ内の表示に関する部分を移植したいア
ーキテクチャの表示装置の仕様に合わせて改造すること
により正常な表示を得る。
作しているＡＰを他の異なるアーキテクチャへ移植する
ことである。ＡＰ内の表示に関する部分を移植したいア
ーキテクチャの表示装置の仕様に合わせて改造すること
により正常な表示を得る。
【０００６】もう一つは、ある一つのアーキテクチャの
機種上で、異なるアーキテクチャの機種のエミュレーシ
ョンを行うことによって互換性を保つことである。
機種上で、異なるアーキテクチャの機種のエミュレーシ
ョンを行うことによって互換性を保つことである。
【０００７】ターゲットマシンの表示コントロール部ハ
ードウェアのエミュレーションを行う方法として、ベー
スマシンの表示コントロール部を用いて、ベースマシン
の表示機能でできる範囲でエミュレーションを行う方式
がある。
ードウェアのエミュレーションを行う方法として、ベー
スマシンの表示コントロール部を用いて、ベースマシン
の表示機能でできる範囲でエミュレーションを行う方式
がある。
【０００８】また、特開平3-33937号に記載のように、
ベースマシンにＡＰから直接アクセスするターゲットマ
シンの表示コントロール部ハードウェアを付加する事に
よってエミュレーションを行う方式がある。
ベースマシンにＡＰから直接アクセスするターゲットマ
シンの表示コントロール部ハードウェアを付加する事に
よってエミュレーションを行う方式がある。
【０００９】
【発明が解決しようとする課題】上記の特開平3-33937
号によるエミュレーション方式では、ベースマシンにタ
ーゲットマシンの表示コントロール部ハードウェアを搭
載することが必要であり、これが搭載されていないベー
スマシンと同じアーキテクチャのパソコン上ではＡＰを
動作させることはできない。
号によるエミュレーション方式では、ベースマシンにタ
ーゲットマシンの表示コントロール部ハードウェアを搭
載することが必要であり、これが搭載されていないベー
スマシンと同じアーキテクチャのパソコン上ではＡＰを
動作させることはできない。
【００１０】したがって、ベースマシンと同じアーキテ
クチャを持つすべてのパソコンまたはワークステーショ
ン上でターゲットマシンのＡＰを動作させるためには、
ベースマシンの表示コントロール部によってターゲット
マシンの表示コントロール部のエミュレーションを行
い、ベースマシンのハードウェアでは実現できない機能
についてはソフトウェアによってエミュレーションを行
うことが必要である。
クチャを持つすべてのパソコンまたはワークステーショ
ン上でターゲットマシンのＡＰを動作させるためには、
ベースマシンの表示コントロール部によってターゲット
マシンの表示コントロール部のエミュレーションを行
い、ベースマシンのハードウェアでは実現できない機能
についてはソフトウェアによってエミュレーションを行
うことが必要である。
【００１１】しかし、上記の手法では、ターゲットマシ
ンにおける表示装置の画面上の表示位置と対応するＶＲ
ＡＭアドレスの構成がベースマシンと異なる場合には、
ソフトウェアによるアドレス変換が必要になり性能が低
下する。
ンにおける表示装置の画面上の表示位置と対応するＶＲ
ＡＭアドレスの構成がベースマシンと異なる場合には、
ソフトウェアによるアドレス変換が必要になり性能が低
下する。
【００１２】本発明の目的は、仮想計算機において、ベ
ースマシンのハードウェアに大幅な変更を加えることな
く、ベースマシン上でのターゲットマシンとの互換性を
高めると共に、ＶＲＡＭアドレス構成の異なるターゲッ
トマシンＡＰに対しても、性能低下の少ない表示コント
ロール部エミュレーション方式を提供することである。
ースマシンのハードウェアに大幅な変更を加えることな
く、ベースマシン上でのターゲットマシンとの互換性を
高めると共に、ＶＲＡＭアドレス構成の異なるターゲッ
トマシンＡＰに対しても、性能低下の少ない表示コント
ロール部エミュレーション方式を提供することである。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めに、ベースマシンのハードウェア構成はとくに変更を
加えない、ただし、ベースマシンは物理メモリマップを
論理メモリマップにマッピングするメモリ管理機構を備
えるものとする。
めに、ベースマシンのハードウェア構成はとくに変更を
加えない、ただし、ベースマシンは物理メモリマップを
論理メモリマップにマッピングするメモリ管理機構を備
えるものとする。
【００１４】メモリ管理機構により、ベースマシンのメ
モリ上にターゲットマシンのメモリマップと互換な論理
メモリマップを実現し、ターゲットマシン用のＯＳおよ
びＡＰを格納する。
モリ上にターゲットマシンのメモリマップと互換な論理
メモリマップを実現し、ターゲットマシン用のＯＳおよ
びＡＰを格納する。
【００１５】ベースマシンとＶＲＡＭアドレスの構成が
異なるターゲットマシンのＶＲＡＭアドレスを効率よく
変換するために、ターゲットマシンと互換な論理メモリ
マップ上のＶＡＲＡＭ領域からベースマシンのＶＲＡＭ
領域へアドレス構成の変換を行いながらデータを転送す
るためのソフトウェアをベースマシンに搭載する。
異なるターゲットマシンのＶＲＡＭアドレスを効率よく
変換するために、ターゲットマシンと互換な論理メモリ
マップ上のＶＡＲＡＭ領域からベースマシンのＶＲＡＭ
領域へアドレス構成の変換を行いながらデータを転送す
るためのソフトウェアをベースマシンに搭載する。
【００１６】
【作用】仮想計算機を制御する仮想計算機モニタに、ベ
ースマシンモードとターゲットマシンモードの動作モー
ドをもうける。ベースマシンモードでは仮想計算機モニ
タは何もしない。ベースマシンモードからターゲットマ
シンモードへ移行するとき、仮想計算機モニタはベース
マシンのＯＳが使用していない領域に格納されたターゲ
ットマシン用ＯＳおよびＡＰをメモリ管理機構を使って
ターゲットマシンと互換な論理メモリ領域にマッピング
する。
ースマシンモードとターゲットマシンモードの動作モー
ドをもうける。ベースマシンモードでは仮想計算機モニ
タは何もしない。ベースマシンモードからターゲットマ
シンモードへ移行するとき、仮想計算機モニタはベース
マシンのＯＳが使用していない領域に格納されたターゲ
ットマシン用ＯＳおよびＡＰをメモリ管理機構を使って
ターゲットマシンと互換な論理メモリ領域にマッピング
する。
【００１７】本発明においては、ベースマシンのＶＲＡ
Ｍ領域をターゲットマシンのＶＲＡＭ領域ではなく、メ
モリ上に設定した仮想ＶＲＡＭ領域にマッピングして、
ＡＰからは直接ベースマシンのＶＲＡＭ領域にアクセス
できないようにする。ターゲットマシン用ＡＰは、仮想
ＶＲＡＭをターゲットマシンと同じアドレス構成のＶＲ
ＡＭとしてアクセスすることができる。ただし、これだ
けではベースマシンのＶＲＡＭ領域にデータが格納され
ないため表示装置には何も表示されない。そこで、ター
ゲットマシン用ＶＲＡＭ領域からベースマシン用ＶＲＡ
Ｍ領域へアドレス構成の変換を行いながら一画面分のデ
ータの転送を行うためのソフトウェアをタイマ割り込み
等を利用して呼び出してデータの転送を行う。この結
果、タ−ゲットマシンの表示コントロ−ル部を搭載する
ことなく、表示機能のエミュレ−ションを行うことがで
きる。
Ｍ領域をターゲットマシンのＶＲＡＭ領域ではなく、メ
モリ上に設定した仮想ＶＲＡＭ領域にマッピングして、
ＡＰからは直接ベースマシンのＶＲＡＭ領域にアクセス
できないようにする。ターゲットマシン用ＡＰは、仮想
ＶＲＡＭをターゲットマシンと同じアドレス構成のＶＲ
ＡＭとしてアクセスすることができる。ただし、これだ
けではベースマシンのＶＲＡＭ領域にデータが格納され
ないため表示装置には何も表示されない。そこで、ター
ゲットマシン用ＶＲＡＭ領域からベースマシン用ＶＲＡ
Ｍ領域へアドレス構成の変換を行いながら一画面分のデ
ータの転送を行うためのソフトウェアをタイマ割り込み
等を利用して呼び出してデータの転送を行う。この結
果、タ−ゲットマシンの表示コントロ−ル部を搭載する
ことなく、表示機能のエミュレ−ションを行うことがで
きる。
【００１８】また、本発明においては、ターゲットマシ
ンのＯＳもＡＰと同様に動作させることができるので、
ＢＩＯＳファンクションの一部をターゲットマシン用Ｏ
Ｓに処理させることによりエミュレーションによる処理
回数が減少し、ＡＰの性能低下が少なくなる。
ンのＯＳもＡＰと同様に動作させることができるので、
ＢＩＯＳファンクションの一部をターゲットマシン用Ｏ
Ｓに処理させることによりエミュレーションによる処理
回数が減少し、ＡＰの性能低下が少なくなる。
【００１９】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。
る。
【００２０】図１は、本発明の一実施例を示したもので
ある。１はメモリ管理機構を備えたＣＰＵ、２はアドレ
スバス、３はデータバス、４はタイマ割り込みを制御す
る割り込み制御部、５はターゲットマシン用ＡＰの表示
データを格納するための仮想グラフィックメモリ（仮想
ＶＲＡＭ）、６はベースマシンのメインメモリ、７はベ
ースマシンのグラフィックメモリ（ＶＲＡＭ）、８はＶ
ＲＡＭ７に格納されたデータをＣＲＴ９に表示するため
のベースマシンの表示コントロール部ハードウェア、１
０は外部記憶装置１１およびキーボード１２とのインタ
ーフェイスを行うＩ／Ｏコントロール部である。ターゲ
ットマシン用ＡＰ１３、ターゲットマシン用ＯＳ１４、
仮想計算機モニタ１５及びベースマシン用ＯＳ１６はメ
インメモリ６に格納されている。
ある。１はメモリ管理機構を備えたＣＰＵ、２はアドレ
スバス、３はデータバス、４はタイマ割り込みを制御す
る割り込み制御部、５はターゲットマシン用ＡＰの表示
データを格納するための仮想グラフィックメモリ（仮想
ＶＲＡＭ）、６はベースマシンのメインメモリ、７はベ
ースマシンのグラフィックメモリ（ＶＲＡＭ）、８はＶ
ＲＡＭ７に格納されたデータをＣＲＴ９に表示するため
のベースマシンの表示コントロール部ハードウェア、１
０は外部記憶装置１１およびキーボード１２とのインタ
ーフェイスを行うＩ／Ｏコントロール部である。ターゲ
ットマシン用ＡＰ１３、ターゲットマシン用ＯＳ１４、
仮想計算機モニタ１５及びベースマシン用ＯＳ１６はメ
インメモリ６に格納されている。
【００２１】仮想計算機モニタ１５はメモリ管理機構を
用いてターゲットマシンと互換な論理メモリマップを構
成し、ターゲットマシン用ＡＰ１３を起動する。また、
ＢＩＯＳファンクションなどの一部はターゲットマシン
用ＯＳ１４によって処理されるので仮想計算機モニタ１
５はハードウェアとのＩ／Ｏ等のエミュレーションと割
り込みの処理を行うだけでよい。
用いてターゲットマシンと互換な論理メモリマップを構
成し、ターゲットマシン用ＡＰ１３を起動する。また、
ＢＩＯＳファンクションなどの一部はターゲットマシン
用ＯＳ１４によって処理されるので仮想計算機モニタ１
５はハードウェアとのＩ／Ｏ等のエミュレーションと割
り込みの処理を行うだけでよい。
【００２２】図２は、ベースマシンとターゲットマシン
のグラフィックメモリのアドレス構成が異なる場合の一
例である。図２（ａ）はＶＲＡＭ７のアドレスマップで
あり、領域の先頭からの相対アドレスにより参照される
ものとする。各データは８ビットの大きさを持ち、デー
タの各ビットが画面上の１ドットに対応するものとす
る。図２（ｂ）、（ｃ）はそれぞれベースマシン及びタ
ーゲットマシンのグラフィックメモリのアドレス構成の
一例であり、ベースマシンにおいてはグラフィックメモ
リのデータを画面上に横方向に表示していくのに対し、
ターゲットマシンでは縦方向に表示していくものとす
る。したがって、ターゲットマシンのグラフィックメモ
リ上のアドレス０、１、２のデータの表示位置がベース
マシンのグラフィックメモリ上のアドレス０、８０、１
６０のデータの表示位置に対応することになる。
のグラフィックメモリのアドレス構成が異なる場合の一
例である。図２（ａ）はＶＲＡＭ７のアドレスマップで
あり、領域の先頭からの相対アドレスにより参照される
ものとする。各データは８ビットの大きさを持ち、デー
タの各ビットが画面上の１ドットに対応するものとす
る。図２（ｂ）、（ｃ）はそれぞれベースマシン及びタ
ーゲットマシンのグラフィックメモリのアドレス構成の
一例であり、ベースマシンにおいてはグラフィックメモ
リのデータを画面上に横方向に表示していくのに対し、
ターゲットマシンでは縦方向に表示していくものとす
る。したがって、ターゲットマシンのグラフィックメモ
リ上のアドレス０、１、２のデータの表示位置がベース
マシンのグラフィックメモリ上のアドレス０、８０、１
６０のデータの表示位置に対応することになる。
【００２３】ターゲットマシン用ＡＰ１３は仮想ＶＲＡ
Ｍ５に対し、図２（ｃ）に示すアドレス構成に準じてデ
ータを格納していく。仮想ＶＲＡＭ５からＶＲＡＭ７へ
のデータ転送に当たっては、図２（ｂ）に示すアドレス
構成に対応するようにアドレス変換を行いながら転送を
行う。図２の例では、仮想ＶＲＡＭ５のアドレス０、
１、２に格納されているデータをＶＲＡＭ７のアドレス
０、８０、１６０に転送すれば良い。
Ｍ５に対し、図２（ｃ）に示すアドレス構成に準じてデ
ータを格納していく。仮想ＶＲＡＭ５からＶＲＡＭ７へ
のデータ転送に当たっては、図２（ｂ）に示すアドレス
構成に対応するようにアドレス変換を行いながら転送を
行う。図２の例では、仮想ＶＲＡＭ５のアドレス０、
１、２に格納されているデータをＶＲＡＭ７のアドレス
０、８０、１６０に転送すれば良い。
【００２４】図３は、タイマ割り込みによる上記のメモ
リ転送の一処理例である。ターゲットマシン用ＡＰ１３
を実行中に、ある一定の時間間隔で仮想ＶＲＡＭ５から
ＶＲＡＭ７へ表示データを転送するため、割り込みコン
トロール部４によりタイマ割り込み３１を発生させる。
タイマ割り込み３１が発生すると、仮想計算機モニタ１
５は内部の割り込み処理３２を介してデータ転送ルーチ
ン３３を起動する。データ転送ルーチン３３は、仮想Ｖ
ＲＡＭ５に格納された表示データを順次読みだし、ＶＲ
ＡＭ７上の対応するアドレスを求め、表示データを格納
し、一画面分の転送が終了したのち、ターゲットマシン
用ＡＰ１３に戻る。タイマ割り込み３１によるデータ転
送ルーチン３３の呼び出しによって、ターゲットマシン
用ＡＰ１３の実行速度が若干低下するが、比較的簡単な
処理であり、ハードウェア及びソフトウェアの大幅な改
造無しに互換性を高めることができる。
リ転送の一処理例である。ターゲットマシン用ＡＰ１３
を実行中に、ある一定の時間間隔で仮想ＶＲＡＭ５から
ＶＲＡＭ７へ表示データを転送するため、割り込みコン
トロール部４によりタイマ割り込み３１を発生させる。
タイマ割り込み３１が発生すると、仮想計算機モニタ１
５は内部の割り込み処理３２を介してデータ転送ルーチ
ン３３を起動する。データ転送ルーチン３３は、仮想Ｖ
ＲＡＭ５に格納された表示データを順次読みだし、ＶＲ
ＡＭ７上の対応するアドレスを求め、表示データを格納
し、一画面分の転送が終了したのち、ターゲットマシン
用ＡＰ１３に戻る。タイマ割り込み３１によるデータ転
送ルーチン３３の呼び出しによって、ターゲットマシン
用ＡＰ１３の実行速度が若干低下するが、比較的簡単な
処理であり、ハードウェア及びソフトウェアの大幅な改
造無しに互換性を高めることができる。
【００２５】図４は、本発明の一実施例のメモリマップ
である。図４（ａ）は物理メモリマップ、（ｂ）は論理
メモリマップである。ターゲットマシン用ＯＳ１４およ
びベースマシン用ＯＳ１６は共に１メガバイトまでのメ
モリを管理できるものとし、ベースマシンには２メガバ
イト以上のメモリが実装されているとする。物理メモリ
アドレス０から１メガバイトまではベースマシン用ＯＳ
１６の領域であり、ターゲットマシン用ＯＳ１４とＡＰ
１３は１メガバイトより上位の物理メモリアドレスに格
納される。仮想計算機モニタ１５は、ターゲットマシン
用ＡＰ１３実行中のエミュレーション等の仮想計算機の
制御を実際に行う常駐部４２と起動時に論理メモリのマ
ッピングや常駐部４２のロードを行うローダー部に分け
られ、常駐部は１メガバイトより上位の物理メモリアド
レスに格納され、ローダー部はベースマシン用ＯＳ１６
の領域内に格納される。仮想計算機実行時には物理メモ
リマップを図４（ｂ）に示す論理メモリマップにマッピ
ングし、ターゲットマシン用ＡＰを動作させる。また、
仮想計算機モニタ１５の常駐部４２は物理アドレスと論
理アドレスを同一にし、メモリマッピングの有無にかか
わらず動作できるようにする。
である。図４（ａ）は物理メモリマップ、（ｂ）は論理
メモリマップである。ターゲットマシン用ＯＳ１４およ
びベースマシン用ＯＳ１６は共に１メガバイトまでのメ
モリを管理できるものとし、ベースマシンには２メガバ
イト以上のメモリが実装されているとする。物理メモリ
アドレス０から１メガバイトまではベースマシン用ＯＳ
１６の領域であり、ターゲットマシン用ＯＳ１４とＡＰ
１３は１メガバイトより上位の物理メモリアドレスに格
納される。仮想計算機モニタ１５は、ターゲットマシン
用ＡＰ１３実行中のエミュレーション等の仮想計算機の
制御を実際に行う常駐部４２と起動時に論理メモリのマ
ッピングや常駐部４２のロードを行うローダー部に分け
られ、常駐部は１メガバイトより上位の物理メモリアド
レスに格納され、ローダー部はベースマシン用ＯＳ１６
の領域内に格納される。仮想計算機実行時には物理メモ
リマップを図４（ｂ）に示す論理メモリマップにマッピ
ングし、ターゲットマシン用ＡＰを動作させる。また、
仮想計算機モニタ１５の常駐部４２は物理アドレスと論
理アドレスを同一にし、メモリマッピングの有無にかか
わらず動作できるようにする。
【００２６】図５は、本発明の別の一実施例である。ベ
ースマシンに仮想ＶＲＡＭ５へのアクセスを検出するＶ
ＲＡＭアクセス検出器を設け、ターゲットマシン用ＡＰ
１３から仮想ＶＲＡＭ５へのアクセスを検出するごとに
データ転送ルーチン３３を起動し表示データの転送を行
う。本実施例では、画面の表示内容に変化がない場合に
はデータ転送を行わなくなり、ターゲットマシン用ＡＰ
１３実行時の性能低下を少なくすることができる。
ースマシンに仮想ＶＲＡＭ５へのアクセスを検出するＶ
ＲＡＭアクセス検出器を設け、ターゲットマシン用ＡＰ
１３から仮想ＶＲＡＭ５へのアクセスを検出するごとに
データ転送ルーチン３３を起動し表示データの転送を行
う。本実施例では、画面の表示内容に変化がない場合に
はデータ転送を行わなくなり、ターゲットマシン用ＡＰ
１３実行時の性能低下を少なくすることができる。
【００２７】図６は、本発明のもう一つ別の一実施例で
ある。ターゲットマシン用ＡＰ１３からの表示ＢＩＯＳ
コールによって、仮想計算機モニタ１５は割り込み処理
ルーチンを介して表示ＢＩＯＳのエミュレーションを行
った後、データ転送ルーチン３３を起動し仮想ＶＲＡＭ
５からＶＲＡＭ７へのデータ転送を実行し、ターゲット
マシン用ＡＰに戻る。本実施例では、上記の別の一実施
例と同様に、画面の表示内容に変化が起きる場合にのみ
表示データの転送を行うため、ターゲットマシン用ＡＰ
の性能低下を少なくすることが出来る。
ある。ターゲットマシン用ＡＰ１３からの表示ＢＩＯＳ
コールによって、仮想計算機モニタ１５は割り込み処理
ルーチンを介して表示ＢＩＯＳのエミュレーションを行
った後、データ転送ルーチン３３を起動し仮想ＶＲＡＭ
５からＶＲＡＭ７へのデータ転送を実行し、ターゲット
マシン用ＡＰに戻る。本実施例では、上記の別の一実施
例と同様に、画面の表示内容に変化が起きる場合にのみ
表示データの転送を行うため、ターゲットマシン用ＡＰ
の性能低下を少なくすることが出来る。
【００２８】
【発明の効果】本発明によれば、ベースマシンにターゲ
ットマシンの表示コントロール部ハードウェアを搭載す
ることなく、表示機能について高い互換性を持つ仮想計
算機を実現できる。ＶＲＡＭのアドレス構成が異なるタ
ーゲットマシンについても、ＡＰからの表示データを仮
想ＶＲＡＭに格納し、ＶＲＡＭへのデータ転送とアドレ
ス構成の変換を一画面分について一括して処理すること
により効率の良いエミュレーションを行うことができ、
性能低下を少なくすることが出来る。
ットマシンの表示コントロール部ハードウェアを搭載す
ることなく、表示機能について高い互換性を持つ仮想計
算機を実現できる。ＶＲＡＭのアドレス構成が異なるタ
ーゲットマシンについても、ＡＰからの表示データを仮
想ＶＲＡＭに格納し、ＶＲＡＭへのデータ転送とアドレ
ス構成の変換を一画面分について一括して処理すること
により効率の良いエミュレーションを行うことができ、
性能低下を少なくすることが出来る。
【００２９】また、仮想ＶＲＡＭアクセスの検出あるい
は表示ＢＩＯＳコールにより、表示データの仮想ＶＲＡ
ＭからＶＲＡＭでの転送を起動すること出、さらに性能
低下を減少させることができる。
は表示ＢＩＯＳコールにより、表示データの仮想ＶＲＡ
ＭからＶＲＡＭでの転送を起動すること出、さらに性能
低下を減少させることができる。
【図１】本発明の一実施例を示すシステム構成図であ
る。
る。
【図２】本発明におけるベースマシンとターゲットマシ
ンとのグラフィックメモリのアドレス構成の違いの一例
を示す図である。
ンとのグラフィックメモリのアドレス構成の違いの一例
を示す図である。
【図３】本発明におけるグラフィックデータ転送の処理
手順を示す図である。
手順を示す図である。
【図４】本発明の一実施例を示すメモリマップを示す図
である。
である。
【図５】本発明の別の一実施例を示すシステム構成図で
ある。
ある。
【図６】本発明のもう一つ別の一実施例を示す処理手順
を示す図である。
を示す図である。
１…ＣＰＵ、 ４…割り込みコントロール部、 ５…仮想グラフィックメモリ、 ６…メインメモリ、 ７…グラフィックメモリ、 ８…表示コントロール部、 １３…ターゲットマシン用ＡＰ、 １５…仮想計算機モニタプログラム、 １７…ＶＲＡＭアクセス検出器、 ３３…データ転送ルーチン。
Claims (4)
- 【請求項１】一つのアーキテクチャの機種（以下、ベー
スマシンと呼ぶ）上で、異なるアーキテクチャ（以下、
ターゲットマシンと呼ぶ）上で開発されたアプリケーシ
ョンプログラム（以下、ＡＰと略す）を動作させる仮想
計算機モニタプログラムを備えた仮想計算機において、
メモリ上にターゲットマシンの仮想グラフィックメモリ
（以下、仮想ＶＲＡＭと略す）領域を設け、前記の仮想
計算機モニタプログラムによって、仮想ＶＲＡＭからベ
ースマシンのグラフィックメモリ（以下、ＶＲＡＭと略
す）への表示データ転送とアドレス構成の変換を一括し
て行うことを特徴とする仮想計算機表示制御方式。 - 【請求項２】請求項１の仮想計算機において、仮想ＶＲ
ＡＭからベースマシンのＶＲＡＭへの表示データ転送を
ハードウェアのタイマ割り込みによって起動することを
特徴とする仮想計算機表示制御方式。 - 【請求項３】請求項１の仮想計算機において、仮想ＶＲ
ＡＭアクセス検出手段を備え、ＡＰからの仮想ＶＲＡＭ
アクセス検出により、仮想ＶＲＡＭからからベースマシ
ンのＶＲＡＭへの表示データ転送を起動することを特徴
とする仮想計算機表示制御方式。 - 【請求項４】請求項１の仮想計算機において、仮想計算
機モニタプログラムによる表示機能のエミュレーション
実行時に、仮想ＶＲＡＭからからベースマシンのＶＲＡ
Ｍへの表示データ転送を起動することを特徴とする仮想
計算機表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP467493A JPH06214813A (ja) | 1993-01-14 | 1993-01-14 | 仮想計算機表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP467493A JPH06214813A (ja) | 1993-01-14 | 1993-01-14 | 仮想計算機表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214813A true JPH06214813A (ja) | 1994-08-05 |
Family
ID=11590448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP467493A Pending JPH06214813A (ja) | 1993-01-14 | 1993-01-14 | 仮想計算機表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214813A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190281A (ja) * | 2004-12-30 | 2006-07-20 | Microsoft Corp | グラフィックサブシステムを仮想化するシステムおよび方法 |
| JP2013508869A (ja) * | 2009-10-28 | 2013-03-07 | 中国移▲動▼通信集▲団▼公司 | アプリケーション画像の表示方法及び装置 |
-
1993
- 1993-01-14 JP JP467493A patent/JPH06214813A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190281A (ja) * | 2004-12-30 | 2006-07-20 | Microsoft Corp | グラフィックサブシステムを仮想化するシステムおよび方法 |
| US8274518B2 (en) | 2004-12-30 | 2012-09-25 | Microsoft Corporation | Systems and methods for virtualizing graphics subsystems |
| JP2013508869A (ja) * | 2009-10-28 | 2013-03-07 | 中国移▲動▼通信集▲団▼公司 | アプリケーション画像の表示方法及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3659062B2 (ja) | 計算機システム | |
| US5127098A (en) | Method and apparatus for the context switching of devices | |
| JP3268310B2 (ja) | メモリ管理方法 | |
| US5414848A (en) | Method and apparatus for sharing a common routine stored in a single virtual machine with other virtual machines operating in a preemptive muli-tasking computer system | |
| EP0238158B1 (en) | Copy-on-write segment sharing in a virtual memory, virtual machine data processing system | |
| CN101751345B (zh) | 在主机中运行客户机的程序的模拟器和模拟方法 | |
| US5758182A (en) | DMA controller translates virtual I/O device address received directly from application program command to physical i/o device address of I/O device on device bus | |
| JP2590267B2 (ja) | 仮想計算機における表示制御方式 | |
| US6421776B1 (en) | Data processor having BIOS packing compression/decompression architecture | |
| US6295068B1 (en) | Advanced graphics port (AGP) display driver with restricted execute mode for transparently transferring textures to a local texture cache | |
| EP1628215A2 (en) | Systems and methods for running a legacy 32-bit X86 virtual machine on a 64-bit X86 processor | |
| EP0768603A2 (en) | Events management system | |
| JPH0532772B2 (ja) | ||
| US5119494A (en) | Application address display window mapper for a sharable ms-dos processor | |
| US6357003B1 (en) | Advanced firmware boot sequence x86 computer system that maintains legacy hardware and software compatibility | |
| US4709328A (en) | Composite data-processing system using multiple standalone processing systems | |
| US12405901B2 (en) | Method for configuring address translation relationship, and computer system | |
| US6606697B1 (en) | Information processing apparatus and memory control method | |
| JP2878499B2 (ja) | マルチウィンドウ表示方法およびウィンドウシステム | |
| US5757381A (en) | Methods for fast scrolling of images | |
| JPH07210141A (ja) | 拡張グラフィックス・アレイ（ｘｇａ）・ネイティブ・モードにおいて仮想ビデオ・グラフィックス・アレイ（ｖｇａ）をサポートするディスプレイ・アダプタ | |
| JPH05151003A (ja) | システム・コントロール・プログラム、及び情報処理システム | |
| CN100464302C (zh) | 虚拟机系统及其显卡访问方法 | |
| JP2002500394A (ja) | マルチメモリコントローラコンピュータシステム用加速グラフィックスポート | |
| JPH06214813A (ja) | 仮想計算機表示制御方式 |