JPH06214819A - 情報処理装置及びこの装置の評価システムならびに評価方法 - Google Patents

Abstract

(57)【要約】 【目的】 この発明は、比較的簡単かつ小型な構成の追
加だけで、すべての内部信号をリアルタイムに外部で観
測し得る情報処理装置及びこの装置の評価システムなら
びに評価方法を提供することを目的とする。 【構成】 この発明は、プロセッサ１１２と周辺機器モ
ジュール１１３，１１４，１１５，１１６，１１７，１
１８又は周辺機器モジュール間の複数の内部信号の一部
を内部信号出力回路２により選択して出力するようにし
ている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、比較的簡単かつ小型な
構成により内部信号を外部に出力できる情報処理装置及
びこの装置を用いた評価システムならびに評価方法に関
する。

【０００２】

【従来の技術】マイクロコンピュータシステムの開発時
に、ハードウェア、ソウトウェアのデバッグを行なうた
めに、しばしばエミュレータが用いられる。エミュレー
タは、バスを監視してプログラムの実行を停止する実行
ブレーク、バスのアクセスを実時間で記録するリアルタ
イムトレース、といった機能を有している。

【０００３】エミュレータを用いたシステム開発環境の
従来例を図６に示す。

【０００４】図６において、ターゲットボード１０１は
開発するマイクロコンピュータシステムのボードであ
る。ホストマシン１０２はエミュレータ１０３を制御す
るためのマシンで、パーソナルコンピュータ、ワークス
テーションなどが用いられる。

【０００５】エミュレータ１０３は、エバチップ１０
４、アドレス比較部１０５、モニタメモリ部１０６、ホ
ストインタフェース部１０７、トレースメモリ部１０８
を有している。

【０００６】エバチップ１０４は評価用のマイクロコン
ピュータで、システムに組み込む製品としてのマイクロ
コンピュータ（実チップ）の機能に、エミュレーション
用の機能を加えたチップで、ターゲットボード１０１上
のマイクロコンピュータに代わってプログラムを実行す
る。デバッグ時には、製品としてシステム中で動作する
際にはチップ外部に出力されないマイクロコンピュータ
内部の信号を観測することが、システム開発の効率を向
上するために重要である。そのため、エバチップ１０４
は実チップと比べて端子数を多くし、マイクロコンピュ
ータの内部信号を外部に取り出すようにしている。

【０００７】アドレス比較部１０５はエバチップ１０４
のアドレスバス、バスステータス信号を監視し、トレー
ス用のトリガを発生させたり、実行ブレークをさせたり
する。モニタメモリ部１０６はエミュレータの制御を行
なうプログラム及び作業用のメモリである。ホストイン
タフェース部１０７は、ホストマシンとのインタフェー
スを行なう。トレースメモリ部１０８は、リアルタイム
トレースによるプログラムの軌跡を格納する。トレース
メモリ１０８には、マイクロコンピュータのバス上の信
号状態、トレース用の信号状態がバスサイクルに同期し
て格納される。

【０００８】システムのデバッグは、ホストマシン１０
２からエミュレータ１０３を制御し、エミュレータ１０
３内部のマイクロコンピュータ（エバチップ）上でシス
テムのプログラムを実行することで行なわれる。エバチ
ップ１０４はターゲットボード１０１上のＩ／Ｏコント
ローラやメモリなどとデータのやりとりを行なう。エバ
チップ１０４のバス信号や制御信号はトレースメモリ部
１０８に記録され、また、あらかじめ設定してあるアド
レスの命令が実行されるとアドレス比較部１０５がそれ
を検知し、プログラムの実行を停止する実行ブレークを
行なう。これらのリアルタイムトレースや実行ブレーク
を用いてシステムのデバッグが行なわれる。更に、実チ
ップでは外部に出力されない内部信号を観測することに
より、マイクロコンピュータ内部の状態をより詳しく知
ることができるので、動作の解析、バグの発見が容易に
なる。

【０００９】図７にマイクロコンピュータの一構成例を
示す。

【００１０】図７において、マイクロコンピュータ１１
１は３２ビットのマイクロプロセッサ（ＭＰＵ）１１２
と複数の周辺機能部とを有している。周辺機能部とし
て、３２ビットのダイレクトメモリアクセスコントロー
ラ（ＤＭＡＣ）１１３、ＲＡＭ１１４、ＲＯＭ１１５、
２つのＩ／Ｏコントローラ１１６，１１７、ビット演算
器１１８を有している。また、これらの周辺機能部間で
情報を伝達するために、共通アドレスバス１１９、内部
アドレスバス１２０、データバス１２１、共通コントロ
ールバス１２２、内部コントロールバス１２３を有して
いる。

【００１１】ＭＰＵ１１２は３２ビットのマイクロプロ
セッサでマイクロコンピュータ１１１のプログラムに従
ってマイクロコンピュータ１１１の制御及び演算を行な
う。ＤＭＡＣ１１３は３２ビットのＤＭＡコントローラ
でＭＰＵ１１２からバス制御権を得てデータ転送を行な
う。ＲＡＭ１１４は読み書き可能なメモリで、データを
格納する。ＲＯＭ１１５は読み出し専用メモリで、ＭＰ
Ｕ１１２のプログラムが格納されている。Ｉ／Ｏコント
ローラ１１６，１１７はマイクロコンピュータ１１１外
部のＩ／Ｏデバイスを制御する。ビット演算器１１８は
ビット演算を行なう回路である。

【００１２】共通アドレスバス１１９はマイクロコンピ
ュータ１１１内部及び外部で共通に用いられるアドレス
信号でＡ０，Ａ１３〜Ａ３１の２０本からなる。Ａ０信
号が「１」の時マイクロコンピュータ１１１外部の領域
を、「０」の時マイクロコンピュータ１１１内部の領域
を示す。内部アドレスバス１２０はマイクロコンピュー
タ１１１内部でのみ使用されるアドレス信号で、Ａ１〜
Ａ１２の１２本からなる。マイクロコンピュータ１１１
内部の領域を示すために共通アドレスバス１１９と内部
アドレスバス１２０とを共に用いる。データバス１２１
はデータのやりとりを行なう信号でＤ０〜Ｄ３１の３２
本の信号からなる。データバス１２１はマイクロコンピ
ュータ１１１内部及び外部で共通に用いられる。

【００１３】共通コントロールバス１２２及び内部コン
トロールバス１２３はＭＰＵ１１２及びＤＭＡＣ１１３
の入力信号又は出力信号である。共通コントロールバス
１２２は、マイクロコンピュータ１１１内部及び外部で
共通に用いられる信号で、読み出しか書き込みかの状態
を示すＲ／Ｗ信号、バスサイクルの開始を示すＢＳ信
号、割り込みサイクルを示すＩＡＣＫ信号、クロックＣ
ＬＫ、リセットを指示するＲＥＳＥＴ信号の５本からな
る。内部コントロールバス１２３はマイクロコンピュー
タ１１１内部でのみ意味を持つ信号で、アドレス信号の
出力タイミングを示すＡＳ信号、データ信号の出力タイ
ミングを示すＤＳ信号、バスサイクルの終了を示すＤＣ
信号、割り込みレベルを示すＩＲＬ０〜３信号、ＤＭＡ
Ｃ１１３がＭＰＵ１１２にバス制御権を要求するＨＲＥ
Ｑ信号、ＭＰＵ１１２がＤＭＡＣ１１３のバス制御権を
与えるＨＡＣＫ信号、Ｉ／Ｏコントローラ１１６，１１
７がＤＭＡＣ１１３にデータ転送要求を示すＲＥＱ０，
ＲＥＱ１信号、ＤＭＡＣ１１３がＲＥＱ０あるいはＲＥ
Ｑ１信号に応答するＡＣＫ０，ＡＣＫ１信号、そしてバ
スエラーを示すＢＥＲＲ信号の１２本からなる。

【００１４】このようなマイクロコンピュータ１１１を
用いたシステムの開発を行なう際に、エミュレータを用
いてマイクロコンピュータ１１１の動作をトレースし、
解析、デバッグを行なうわけであるが、先に述べたよう
に、マイクロコンピュータ１１１内部の信号、即ち内部
アドレスバス１２０、内部コントロールバス１２３を観
測することが開発効率を向上する上で重要であるので、
内部アドレスバス１２０の１２本、内部コントロールバ
ス１２３の１２本を外部に取り出す必要がある。したが
って、本来必要な信号より２４本も多い信号をもつチッ
プを製品にすることは、コスト増となるので、別にエバ
チップを作り、それを用いてシステム開発を行なうこと
になる。

【００１５】

【発明が解決しようとする課題】以上説明したように、
従来の方法では、マイクロコンピュータ内部の信号を外
部から観測するために、実チップの他のエバチップを開
発する必要があった。このため、多ピンのエバチップを
実チップとは別に開発することは、手間とコストが余計
にかかるという不具合を招いていた。

【００１６】そこで、本発明は、上記に鑑みてなされた
ものであり、その目的とするところは、マイクロコンピ
ュータシステムのエミュレータによるデバッグを行なう
ために、構成の大型化、複雑化を招くことなく、チップ
内部の信号を外部に容易に取り出すことが可能となり、
十分な開発、評価を行なうことができる情報処理装置及
びこの装置を用いた評価システムならびに評価方法を提
供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、制御中枢となるプロセッサ
と、プロセッサにより制御管理される機能モジュール
と、プロセッサと機能モジュール又は機能モジュール間
でのみ入出力されて観測の対象となる複数の内部信号を
受けて、複数の内部信号の中から選択信号にしたがって
一部の信号を選択して外部に出力する選択手段とから構
成される。

【００１８】請求項２記載の発明は、請求項１記載の情
報処理装置を複数具備し、それぞれの装置の選択手段
は、複数の内部信号の中からそれぞれ異なる一部の信号
を選択して出力し、出力された複数の内部信号を観測す
る観測装置を有してなる。

【００１９】請求項３記載の発明は、プロセッサを備え
た同一の情報処理装置を複数用意し、それぞれの情報処
理装置が装置の内部でのみ伝達されて観測の対象となる
複数の内部信号の中からそれぞれ異なる一部の内部信号
を選択するように、選択信号に基づいてそれぞれの装置
が複数の内部信号の中から一部の内部信号を選択し、複
数の情報処理装置によってすべての内部信号を外部に出
力し、外部に出力された複数の内部信号を観測してな
る。

【００２０】請求項４記載の発明は、請求項１記載の情
報処理装置、請求項２記載の情報処理装置の評価システ
ム又は請求項３記載の情報処理装置の評価方法におい
て、内部信号がプログラムカウンタの内容又はキャッシ
ュメモリとプロセッサ間の信号からなる。

【００２１】

【作用】上記構成において、請求項１記載の発明は、情
報処理装置内の複数の内部信号の中から、一部の内部信
号を選択して出力するようにしている。

【００２２】請求項２又は３記載の発明は、情報処理装
置が内部信号の中から一部の内部信号を選択出力し、か
つそれぞれの情報処理装置はすべて異なる内部信号を出
力するようにしている。

【００２３】請求項４記載の発明は、プログラムカウン
タの内容又はキャッシュメモリとプロセッサ内の信号の
一部を１つの情報処理装置から外部に取り出すようにし
ている。

【００２４】

【実施例】以下、図面を用いてこの発明の一実施例を説
明する。

【００２５】図１は請求項１記載の発明の一実施例に係
わる情報処理装置のマイクロコンピュータの構成を示す
図である。

【００２６】図１において、マイクロコンピュータ１は
ＭＰＵ１１２、ＤＭＡＣ１１３、ＲＡＭ１１４、ＲＯＭ
１１５、Ｉ／Ｏコントローラ１１６，１１７、ビット演
算器１１８、内部信号出力回路（ＩＳＯ）２を有してい
る。また、これらの間で信号を伝達する共通アドレスバ
ス１１９、内部アドレスバス１２０、データバス１２
１、共通コントロールバス１２２、内部コントロールバ
ス１２３を有している。したがって、マイクロコンピュ
ータ１の構成は、図７に示すマイクロコンピュータ１１
１にＩＳＯ２を加えたものである。

【００２７】ＩＳＯ２は内部アドレスバス１２０及び内
部コントロールバス１２３の一部を外部に出力するため
の回路で、内部アドレスバス１２０及び内部コントロー
ルバス１２３に接続されている。ＩＳＯ２はこれら内部
信号２４本のうち３本を選択して外部に出力する。いず
れの３本を出力するのかは、選択信号ＳＥＬ０〜ＳＥＬ
２を外部から入力するかによって決められる。

【００２８】図２にＩＳＯ２の一回路例を示す。

【００２９】ＩＳＯ２は３つの８：１セレクタ３，４，
５を有している。それぞれのセレクタ３，４，５からの
出力（内部信号出力）は選択信号ＳＥＬ０〜ＳＥＬ２に
よって決まる。図２に示すように、内部アドレスバス１
２０、内部コントロールバス１２３がセレクタに入力さ
れている時の選択信号ＳＥＬ０〜ＳＥＬ２と内部信号出
力との関係を表１に示す。

【００３０】

【表１】 ここでは、選択信号ＳＥＬ０〜ＳＥＬ２を外部入力信号
とする例を示したが、選択信号の作り方は他にも考えら
れる。例えば、選択モードを示すレジスタを示す３ビッ
トのレジスタを用意し、マイクロコンピュータ１の外部
からそのレジスタに値を書き込み、レジスタに書き込ま
れた値をＳＥＬ０〜ＳＥＬ２としてもよい。また、３つ
のフリップフロップを用意し、シリアル入力で値を設定
するようにすれば信号数を減らすことができる。

【００３１】以上のようにして、内部信号の２４本のう
ちの一部の３本を外部に取り出すことができる。このマ
イクロコンピュータ１を、請求項２又は３記載の発明の
一実施例を示す図３に示すように８つ配置し、それぞれ
のコンピュータに対して、選択信号ＳＥＬ０〜ＳＥＬ２
の値を全て異なるように設定すると、リアルタイムで内
部信号を全て観測することができる。これを図６に示す
エバチップ１０４の代わりに用いれば、マイクロコンピ
ュータ１内部の信号をすべて観測できるので、マイクロ
コンピュータ１の内部信号のリアルタイムトレース、実
行ブレークを行なうことが可能となる。

【００３２】図４は請求項４記載の発明の一実施例を示
す図である。

【００３３】図４に示す実施例は、キャッシュメモリを
内蔵したマイクロコンピュータ１１において、キャッシ
ュメモリ１３への入出力の値をマイクロコンピュータ１
１の外部に取り出すようにしたものである。マイクロコ
ンピュータ１１はＭＰＵ１１２、キャッシュメモリ１
３、ＤＭＡＣ１１３、ＲＡＭ１１４、ＲＯＭ１１５、Ｉ
／Ｏコントローラ１１６，１１７ビット演算器１１８、
ＩＳＯ１２を有している。これらの間の情報の伝達はア
ドレスバス１４、データバス１５、コントロールバス１
６を介して行なわれる。なお、これらのバスは全てマイ
クロコンピュータ１１の外部に出力される信号であると
する。

【００３４】キャッシャメモリ１３は小容量の高速メモ
リで、ＭＰＵ１１２とメモリとの間に置かれ、ＭＰＵ１
１２を高速で動作させるためのものである。ＲＡＭ１１
４、ＲＯＭ１１５の情報の一部がキャッシュメモリ１３
に蓄えられており、ＭＰＵ１１２が必要とする情報がキ
ャッシュメモリ１３に存在する時は、ＭＰＵ１１２はキ
ャッシュメモリ１３からキャッシュバス１７を介して情
報を得る。キャッシュメモリ１３に必要な情報がない場
合にはＲＡＭ１１４もしくはＲＯＭ１１５から情報をキ
ャッシュメモリ１３に書き込む。

【００３５】このようなキャッシュメモリ１３を用いた
システムでは、キャッシュバス１７の値を観測すること
ができない。システム完成後にはキャッシュバス１７の
値を観測する必要はないが、システム開発段階では動作
解析、デバッグのためにキャッシュバス１７の値を知る
ことは重要である。ここで、ＩＳＯ１２を用いることに
よりキャッシュバス１７の値を外部に取り出すことがで
きる。キャッシュバス１７が３２ビット幅であるとする
と、４つの８：１セレクタを用いて図２に示すＩＳＯと
同様にＩＳＯ１２を構成することにより、３２ビットの
うちの４ビットを出力することができる。したがって、
選択信号により異なる４ビットを出力するマイクロコン
ピュータを８個用いることにより、キャッシュバス３２
ビットの値をリアルタイムで観測することができる。

【００３６】図５は請求項４記載の発明の一実施例を示
す図である。

【００３７】図５に示す実施例はＭＰＵ１２内部のプロ
グラムカウンタ（ＰＣ）１９の値をマイクロコンピュー
タ１８外部に出力するようにしたものである。

【００３８】マイクロコンピュータ１８はＭＰＵ１１
２、ＤＭＡＣ１１３、ＲＡＭ１１４、ＲＯＭ１１５、Ｉ
／Ｏコントローラ１１６，１１７、ビット演算器１１
８、ＩＳＯ２０を有している。また、マイクロコンピュ
ータ１８の内部及び外部で共通に用いるアドレスバス１
４、データバス１５、コントロールバス１６を有してい
る。

【００３９】マイクロコンピュータシステムの開発時に
おいて、ＭＰＵ１１２内部のＰＣ１９の値を外部から観
測することは開発効率向上のために非常に有益である。
しかし、例えば３２ビットのＰＣ１９の値をそのまま外
部に取り出そうとすると３２本の信号が余計に必要とな
る。また、システムが完成して実際に動作するようにな
れば、ＰＣ１９の値を観測する必要はないのでこの信号
は無駄となる。そのため、実チップとは別の評価用のＰ
Ｃの値を出力するエバチップを開発する。

【００４０】これに対して、この実施例では、実チップ
に８：１のセレクタを４つ有するＩＳＯ２０を組み込む
ことにより内部出力信号４本、選択信号３本の計７本の
信号を加えるだけで済む。したがって、このマイクロコ
ンピュータ１８を８個用いれば、ＰＣ１９の３２ビット
の値をリアルタイムで観測することができ、エミュレー
タによりＰＣ１９のリアルタイムトレース、ＰＣ１９に
より実行ブレークを行なうことができる。

【００４１】このように、上記実施例にあっては、マイ
クロコンピュータシステム開発途上でマイクロコンピュ
ータ内部の信号を、本来の外部端子を借用することなく
少ない端子で外部から観察することができる。また、内
部信号を外部に取り出すために用いるハードウェアは数
本の端子と数個のセレクタでよく、マイクロコンピュー
タのコストに対する影響は小さい。さらに、製品となる
チップ自体に適用できるので、内部信号を外部に取り出
すために多くの端子を設けたエバチップを開発する手間
とコストをかける必要がなくなり、時間とコストを大幅
に削減することができる。

【００４２】一方、マイクロコンピュータの内部信号を
観測する場合には、複数個のマイクロコンピュータを使
用することによりそれらの信号を全て同時に観測するこ
とができる。また、同時に観測する必要のない信号（特
に制御信号）については複数のマイクロコンピュータを
用いずに１個のマイクロコンピュータで選択信号を変え
ることにより出力する内部信号を変え、実行を繰り返し
てもよい。

【００４３】したがって、製品となるマイクロコンピュ
ータを用いてシステム開発段階のエミュレータによるリ
アルタイムトレース、実行ブレークを容易かつ安価に行
なうことができる。

【００４４】なお、内部信号はアドレスや制御信号の他
にデータであってもよい。また、内部信号出力回路（Ｉ
ＳＯ）の機能は、情報処理装置内のバスと外部とを接続
制御するバスコントローラに含めるようにしてもよく、
この場合には、内部信号を外部と接続されているバスを
介して外部に出力してもよい。例えば、内部で閉じてい
る１６ビットの内部データバスと、外部に接続されてい
る１６ビットの外部データバスを備えている場合には、
内部データバスの１６ビットの内部信号をバスコントロ
ーラの制御の下に外部データバスを介して外部に出力す
るようにしてもよい。

【００４５】

【発明の効果】以上説明したように、請求項１，２又は
３記載の発明によれば、比較的に簡単かつ小型な構成の
追加により、情報処理装置の内部信号をすべてかつリア
ルタイムで外部から観測することが可能となる。これに
より、従来から評価用に使用されてきた特別のチップを
用いることなく、実際に使用されるチップの構成に極め
て近い状態で、十分な評価、開発を実施することができ
る。

【００４６】請求項４記載の発明は、内部信号をプログ
ラムカウンタの内容としたことにより、専用チップを使
用することなく、プログラムの実行状態を評価すること
ができる。また、内部信号をキャッシュメモリとプロセ
ッサ間の入出力信号としたことにより、専用チップを使
用することなく、キャッシュメモリのアクセス状態を外
部から評価することが可能となる。

【図面の簡単な説明】

【図１】請求項１記載の発明による一実施例のマイクロ
コンピュータのブロック図である。

【図２】図１に示す内部信号出力回路の一実施例を示す
図である。

【図３】請求項２又は３記載の発明による実施例の評価
システムを示す図である。

【図４】請求項４記載の発明による実施例のマイクロコ
ンピュータのブロック図である。

【図５】請求項４記載の発明による実施例のマイクロコ
ンピュータのブロック図である。

【図６】エミュレータを用いたマイクロコンピュータシ
ステムの開発環境を示す図である。

【図７】従来のマイクロコンピュータの内部ブロック図
である。

【符号の説明】

１，１１，１８ 情報処理装置 ２，１２，２０ 内部信号出力回路 ３，４，５ セレクタ １３ キャッシュメモリ １４ アドレスバス １５ データバス １６ コントロールバス １７ キャッシュバス １９ プログラムカウンタ １１２ ＭＰＵ １１３ ＤＭＡＣ １１４ ＲＡＭ １１５ ＲＯＭ １１６，１１７ Ｉ／Ｏコントローラ １１８ ビット演算器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 制御中枢となるプロセッサと、 プロセッサにより制御管理される機能モジュールと、 プロセッサと機能モジュール又は機能モジュール間での
   み入出力されて観測の対象となる複数の内部信号を受け
   て、複数の内部信号の中から選択信号にしたがって一部
   の信号を選択して外部に出力する選択手段とを有するこ
   とを特徴とする情報処理装置。
2. 【請求項２】 請求項１記載の情報処理装置を複数具備
   し、 それぞれの装置の選択手段は、複数の内部信号の中から
   それぞれ異なる一部の信号を選択して出力し、 出力された複数の内部信号を観測する観測装置を有する
   ことを特徴とする情報処理装置の評価システム。
3. 【請求項３】 プロセッサを備えた同一の情報処理装置
   を複数用意し、 それぞれの情報処理装置が装置の内部でのみ伝達されて
   観測の対象となる複数の内部信号の中からそれぞれ異な
   る一部の内部信号を選択するように、選択信号に基づい
   てそれぞれの装置が複数の内部信号の中から一部の内部
   信号を選択し、 複数の情報処理装置によってすべての内部信号を外部に
   出力し、 外部に出力された複数の内部信号を観測することを特徴
   とする情報処理装置の評価方法。
4. 【請求項４】 前記内部信号は、プログラムカウンタの
   内容又はキャッシュメモリとプロセッサ間の信号である
   ことを特徴とする請求項１記載の情報処理装置、請求項
   ２記載の情報処理装置の評価システム又は請求項３記載
   の情報処理装置の評価方法。