JPH06214877A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH06214877A
JPH06214877A JP14033992A JP14033992A JPH06214877A JP H06214877 A JPH06214877 A JP H06214877A JP 14033992 A JP14033992 A JP 14033992A JP 14033992 A JP14033992 A JP 14033992A JP H06214877 A JPH06214877 A JP H06214877A
Authority
JP
Japan
Prior art keywords
data
image data
bit
blocks
bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14033992A
Other languages
English (en)
Inventor
Hiroyasu Honda
裕康 本田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Hudson Soft Co Ltd
Original Assignee
Seiko Epson Corp
Hudson Soft Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Hudson Soft Co Ltd filed Critical Seiko Epson Corp
Priority to JP14033992A priority Critical patent/JPH06214877A/ja
Publication of JPH06214877A publication Critical patent/JPH06214877A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Image Input (AREA)

Abstract

(57)【要約】 【目的】 コンピュータ、ゲーム、マルチメディアなど
における複数のブロック間のデータ処理装置に関し、複
数ブロック間のデータ転送効率を向上、及びデータ処理
速度の向上を実現する。 【構成】 コンピュータ、ゲームマシン等の内のデータ
処理装置における機能ブロック間のデータ転送におい
て、複数のデータを転送するときに、データバス内を適
応的に分割し、複数のデータを一括して転送する。 【効果】 複数のデータを一括して転送する事により、
データ処理速度が向上し、また、回路規模も小さくな
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータ、ゲー
ム、マルチメディアなどにおける複数のブロック間のデ
ータ処理装置に関するものである。
【0002】
【発明の概要】本発明は、複数の機能ブロックを接続し
ている一定の幅を持つバスラインにおいて、前記バスラ
イン内に前記バスラインのビット長の総和を越えないに
様に複数のデータを混在させ同時に転送する事により、
前記複数ブロック間のデータ転送効率を向上、及びデー
タ処理速度の向上を実現したものである。
【0003】
【従来の技術】従来のデータ転送方式は、システム内の
ブロック間においてデータバスを時分割する事により共
用、または専用し、複数のデータを転送していた。シス
テム内において時間の単位をクロックであらわした時、
複数のデータを転送するには、1つのデータ転送処理に
必要なクロック数が1であった場合、データの個数と同
数のクロックが必要となる。
【0004】各機能ブロックが高度発達しており、パフ
ォーマンスが優れていても、ブロック間のデータ授受に
律速段階があった場合システムとしてのパフォーマンス
は落ちてしまう。
【0005】例えば図2においてAブロック21からB
ブロック22に16ビット幅のバスを使用しデータを転
送し、データのフォーマットが23の様に有効ビット長
が2ビットであり、転送しなければならないデータの個
数が20個であった場合、20クロック必要としてしま
う。しかし、16ビットのデータバス内において活用さ
れている箇所は2ビットのみで残りの14ビットは意味
のないデータを転送している事となる。バスラインの使
用効率から考えると、20クロックの間は12%しか使
用されておらず、この種のデータを多く転送する事があ
った場合使用効率が低いためにシステム全体としてのパ
フォーマンスは極度に落ち込んでしまう。
【0006】
【発明が解決しようとする課題】具体的な例として、ゲ
ームマシンがあったときに、前記ゲームマシンの画像デ
ータ処理システム内部は図4の様になっている。画像デ
ータの種類として、図3のように、2ビットの4色画像
データ、4ビットの16色画像データ、8ビットの25
6色画像データ、16ビットの64K色画像データがあ
る。画像データ発生装置401は、最高4画面分のデー
タを発生可能で、ゲームマシンのシステムとして、最高
4画面の画像合成が可能である。この時、スクロール、
ある種のデータ変換などの特殊処理を行うための経路は
1度にどのモードの組み合わせを要求されるか解らない
ので16ビットのデータバスラインと特殊処理装置を4
画面分用意しなければならなかった。これは、システム
としての大規模化を意味し、人件費、コスト等に大きく
影響する結果となってしまう。
【0007】システムのパフォーマンス向上の一つとし
て、情報処理速度の向上が考えられる。近年システム内
の各ブロック毎、デバイス毎の情報処理の速度は向上し
ているが、データ転送はバス幅の規定があり、処理速度
に対して転送速度が低いため一連の情報処理の課程にお
いて機能ブロック、またはデバイスに対してウエイトを
かけてデータを転送させなければならない。バス幅に規
定があるので1度に転送するデータビット数に限りがあ
るので、バスの有効活用が問題となる。
【0008】
【課題を解決するための手段】そこで本発明は、あるシ
ステムにおいて、複数の機能別のブロックを保持し、か
つ前記複数のブロックを接続するためのある一定幅を有
するバスラインを有し、かつ前記バス内のデータの種類
を規定する手段を有した時、ビット長の総和が前記バス
幅を越えない様に前記バスラインを分割し、複数のデー
タを同時に転送する事を特徴とする。
【0009】
【作用】上記のように構成されたデータ転送方式によ
り、限られたビット長のバスラインを有効に利用しデー
タ転送速度を向上し、システム全体として情報処理速度
を向上させる。
【0010】
【実施例】以下に、本発明の実施例を図面に基づいて説
明する。
【0011】図1は、ゲームマシンに使用される画像デ
ータ処理装置を一部示す。前記データ処理装置は、画像
データ発生装置から出力された画像データに対して、ス
クロール処理を行い、複数の画面を合成してモニタに出
力するものである。
【0012】画像データ発生装置101は、最高4画面
分のデータを発生可能である。発生する画像データは、
図3の様に、2ビットの4色画像データ、4ビットの1
6色画像データ、8ビットの256色画像データ、16
ビットの64K色画像データがある。前記画像データ発
生装置から出力された画像データは16ビットの画像デ
ータバスによりバッファレジスタ102に接続される。
画像データ発生装置101は、画像データとともに、画
像データバスの16ビットにどの種類のデータがあるか
を規定する制御信号もバッファレジスタ102に出力す
る。ステータスレジスタ104は、画像データ発生装置
がどのデータをどのような組み合わせで出力するかを予
め格納しているレジスタである。ルック・アップ・テー
ブル(以後、LUTと称す)103は、ステータスレジ
スタの全ての組み合わせに対する出力が書かれており、
16ビットの分割の方法を予め予約してある。バッファ
レジスタ102は、LUT103の出力によって制御さ
れ、適応的に分割された16ビットの画像データバスを
処理し易いように並べ変える。並び変えられた画像デー
タは、スクロール処理部105〜1108において、ス
クロールレジスタ111により設定された値だけスクロ
ールされ、画像合成装置109に入力される。抽出画面
設定レジスタ110には、画像合成において、抽出され
るべき画面が設定されており、この値により、画像合成
装置109は任意の画像をモニターヘ出力する。
【0013】画像データ発生装置101は、最高4画面
分の画像をドット毎に出力する事が可能となっている。
しかし、16ビットデータである64K色のデータを4
画面分出力されても、バッファレジスタ102と接続し
ている画像データバスは16ビットなので、転送する事
は不可能である。4種類の色モードの組み合わせ全部で
69通りあり、そのうち、16ビットで転送可能な組み
合わせは24通り、35%の組み合わせが可能である。
この転送可能な組み合わせは、データと種類とデータバ
スの幅に大きく依存する。例えば、データバスの幅が3
2ビットあり、他の条件が一緒であった場合は、52通
り、75%の組み合わせが可能となる。システムの全体
と流れを見て、決定されるサイズとなる。
【0014】ステータスレジスタ104は、図5の様に
なっている。図5の(A)の様に4面分のレジスタがあ
り、各面に対して図5の(B)の値を書き込む。例え
ば、4面中第1画面を未使用とし、残りの3面に対して
第2画面を256色、第3画面を16色、第4画面を4
色のデータを割り当てるようにステータスレジスタに書
き込むと、図6の(A)の様になる。画像データ発生装
置101は、図6(B)の様に画像データバスを分割し
データを送ってくる。また、画像データ発生装置101
は、画像データバスのLSB側から第2画面の1ドット
目のデータ、第3画面の1ドット目のデータ、第4画面
の2ドット目のデータという事を制御信号のnビットを
使用して出力してくる。
【0015】ステータスレジスタ104の出力より、L
UT103は画像データバスが図6(B)の様に分割さ
れてくる事が解っているので、予め予約していた通りの
制御信号をバッファレジスタ102に出力する。LUT
103の出力と、画像発生装置101の制御信号から、
バッファレジスタは、ビット毎に操作をし、次段へ送
る。バッファレジスタ102は記憶手段を備えており、
画像データ発生装置101の出力がドット毎に整理した
場合図7の状態Aであった場合、図7の状態Bの様にし
て記憶手段に格納し、順番に次段のスクロール処理部に
出力されるよう、8ドット毎にタイミングをとってい
る。
【0016】ビット毎に送られてきたデータに対し、ス
クロール処理部105〜108は、スクロールレジスタ
111に格納されているパラメータに応じてデータを遅
延させ出力する。
【0017】前記スクロール処理部から出力されたデー
タは、画像合成装置109に入力される。抽出画面設定
レジスタ110に設定された画面を画像合成装置はモニ
タへ出力する。ビット毎の情報はLUT103から送ら
れているので、前記抽出画面設定レジスタ110の出力
と前記LUT103の出力により、nビット目からn+
yビット目の出力をモニタへ出力する事となる。
【0018】
【発明の効果】以上のように本発明は、限られたデータ
バスを効率的に活用することににより情報処理速度を向
上し、システム全体のパフォーマンスアップを実現する
事が出来る。
【図面の簡単な説明】
【図1】 本発明に関わるブロック図である。
【図2】 従来例に関わるブロック図である。
【図3】 本発明に関わるデータフォーマット図であ
る。
【図4】 従来例に関わるブロック図である。
【図5】 本発明に関わる、レジスタ設定例を示す図で
ある。
【図6】 本発明に関わる、データフォーマットを示す
図である。
【図7】 本発明に関わる、データフォーマット示す図
である。
【符号の説明】
101・・・画像データ発生装置 102・・・バッファレジスタ 103・・・LUT 104・・・ステータスレジスタ 105・・・スクロール処理部 106・・・スクロール処理部 107・・・スクロール処理部 108・・・スクロール処理部 109・・・画像合成装置 110・・・抽出面設定レジスタ 111・・・スクロールレジスタ 21・・・・Aブロック 22・・・・Bブロック 23・・・・16ビットデータ 31・・・・16ビットデータ 32・・・・16ビットデータ 33・・・・16ビットデータ 34・・・・16ビットデータ 401・・・画像データ発生装置 402・・・特殊処理装置 403・・・特殊処理装置 404・・・特殊処理装置 405・・・特殊処理装置 406・・・画像合成装置 407・・・モニタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】画像データなどの処理装置において、複数
    の機能別のブロックを具備し、かつ前記複数のブロック
    を接続するためのある一定幅を有するバスラインを有す
    るデータ処理装置において、ビット長の総和が前記バス
    幅を越えない様に前記バスラインを分割し、複数のデー
    タを同時に転送する手段を備えた事を特徴とするデータ
    処理装置。
  2. 【請求項2】複数のブロックを接続するバスライン以外
    に、前記バスライン内のデータの種類を規定する制御信
    号ラインを備えている事を特徴とする請求項1記載のデ
    ータ処理装置。
  3. 【請求項3】複数のブロックを接続するバスライン以外
    に、前記バスライン内のデータの種類を規定する外部入
    力手段を備えている事を特徴とする請求項1記載のデー
    タ処理装置。
JP14033992A 1992-06-01 1992-06-01 データ処理装置 Pending JPH06214877A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14033992A JPH06214877A (ja) 1992-06-01 1992-06-01 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14033992A JPH06214877A (ja) 1992-06-01 1992-06-01 データ処理装置

Publications (1)

Publication Number Publication Date
JPH06214877A true JPH06214877A (ja) 1994-08-05

Family

ID=15266535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14033992A Pending JPH06214877A (ja) 1992-06-01 1992-06-01 データ処理装置

Country Status (1)

Country Link
JP (1) JPH06214877A (ja)

Similar Documents

Publication Publication Date Title
US4858107A (en) Computer device display system using conditionally asynchronous memory accessing by video display controller
US5940086A (en) System and method for dynamically allocating data among geometry accelerators in a computer graphics system
US6377267B1 (en) Graphic processing apparatus and method
SE458401B (sv) Datadisplaysystem innefattande en central behandlingsenhet samt en displayanordning varigenom bilder uppdateras vaesentligen oberoende av de perioder daa bildfaeltsbuffertanordningar uppfriskar displayen
EP0359234B1 (en) Display control apparatus for converting CRT resolution into PDP resolution by hardware
JP3880680B2 (ja) ソース画像を宛先画像に変換するシステム
US5983305A (en) Network adapter with data aligner
US5717904A (en) Apparatus and methods for automatically controlling block writes
EP0048625B1 (en) Printer interface unit with data transformation
US5835729A (en) Circuit to separate and combine color space component data of a video image
US7012717B1 (en) Multi-level dither screening on a split arithmetic logic unit processor
KR102682574B1 (ko) 디스플레이를 위한 시스템
US5337409A (en) Parallel/serial data conversion system
JPH06214877A (ja) データ処理装置
JP2010118058A (ja) トリプル・バッファリングを使用するデータを処理する方法
US6940619B1 (en) Polynomial based multi-level screening
KR890001058B1 (ko) 영상 표시 제어장치
KR20210073731A (ko) 디스플레이를 위한 구동 장치
EP1120958A2 (en) Polynomial based multi-level screening
USRE38610E1 (en) Host CPU independent video processing unit
JP3809283B2 (ja) 表示装置
JP3006946B2 (ja) 印刷装置
US6141024A (en) Generating color text
JP2000231631A (ja) 画像回転装置
JPS5893097A (ja) 色切換回路