JPH06214893A - メモリカード装置 - Google Patents
メモリカード装置Info
- Publication number
- JPH06214893A JPH06214893A JP5006756A JP675693A JPH06214893A JP H06214893 A JPH06214893 A JP H06214893A JP 5006756 A JP5006756 A JP 5006756A JP 675693 A JP675693 A JP 675693A JP H06214893 A JPH06214893 A JP H06214893A
- Authority
- JP
- Japan
- Prior art keywords
- memory card
- voltage
- power supply
- internal power
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】
【目的】 メモリカード誤動作及びメモリカード内部の
回路の破壊を未然に防止することができると共に、メモ
リカードに対するアクセス動作を正確に行うことができ
るメモリカード装置を得る。 【構成】 メモリカードを挿入、取り出し可能とされた
メモリカード装置において、内部電源７と、この内部電
源７にスイッチ２０を介して接続され、この内部電源７
からの電圧の上昇時間を制御する電圧上昇時間制御回路
２２と、メモリカードがメモリカード装置に挿入された
時にスイッチ２０を閉成するＮＯＲ回路２１と、メモリ
カードがメモリカード装置に挿入されたことを検出する
比較回路２３及び検出回路８とを備え、電圧上昇時間制
御回路２２の出力を電源電圧としてメモリカードへ供給
すると共に、比較回路２３の出力に基づいてメモリカー
ドに対する制御動作を開始するように構成する。
回路の破壊を未然に防止することができると共に、メモ
リカードに対するアクセス動作を正確に行うことができ
るメモリカード装置を得る。 【構成】 メモリカードを挿入、取り出し可能とされた
メモリカード装置において、内部電源７と、この内部電
源７にスイッチ２０を介して接続され、この内部電源７
からの電圧の上昇時間を制御する電圧上昇時間制御回路
２２と、メモリカードがメモリカード装置に挿入された
時にスイッチ２０を閉成するＮＯＲ回路２１と、メモリ
カードがメモリカード装置に挿入されたことを検出する
比較回路２３及び検出回路８とを備え、電圧上昇時間制
御回路２２の出力を電源電圧としてメモリカードへ供給
すると共に、比較回路２３の出力に基づいてメモリカー
ドに対する制御動作を開始するように構成する。
Description
【０００１】
【産業上の利用分野】この発明は、メモリカードを使用
するメモリカード装置に関し、特に例えばコンピュータ
や電話端末等でフロッピィディスクの代用の増設メモリ
として使用されるメモリカード等を挿入、取り出し可能
なメモリカード装置に関するものである。
するメモリカード装置に関し、特に例えばコンピュータ
や電話端末等でフロッピィディスクの代用の増設メモリ
として使用されるメモリカード等を挿入、取り出し可能
なメモリカード装置に関するものである。
【０００２】
【従来の技術】図４は従来のメモリカード装置とこれに
挿入されるメモリカードを概略的に示す構成図であっ
て、図の左半分はメモリカード装置側であり、図の右半
分はメモリカード側である。図において、１はメモリカ
ードと接続されるメモリカード装置側のコネクタであっ
て、例えば、検出回路８に接続されたカード検出用端子
２ａ，２ｂ、内部電源７に接続された電圧出力端子３及
び接地されているグランド端子４を有する。カード検出
用端子２ａ，２ｂは、それぞれ抵抗器５、６を介して内
部電源７に接続されプルアップされている。９はメモリ
カード側のコネクタであって、接地されているカード検
出用信号端子１０ａ，１０ｂ、メモリＩＣ１２に接続さ
れたカード電源端子１１を有する。
挿入されるメモリカードを概略的に示す構成図であっ
て、図の左半分はメモリカード装置側であり、図の右半
分はメモリカード側である。図において、１はメモリカ
ードと接続されるメモリカード装置側のコネクタであっ
て、例えば、検出回路８に接続されたカード検出用端子
２ａ，２ｂ、内部電源７に接続された電圧出力端子３及
び接地されているグランド端子４を有する。カード検出
用端子２ａ，２ｂは、それぞれ抵抗器５、６を介して内
部電源７に接続されプルアップされている。９はメモリ
カード側のコネクタであって、接地されているカード検
出用信号端子１０ａ，１０ｂ、メモリＩＣ１２に接続さ
れたカード電源端子１１を有する。
【０００３】次に、図４の従来装置の動作について説明
する。通常、メモリカードがメモリカード装置に挿入さ
れ、コネクタ１とコネクタ９が連結されて電圧出力端子
３とカード電源端子１１が接続され、グランド端子４が
メモリカード側のグランドに接続されると、内部電源７
より電圧出力端子３及びカード電源端子１１介してメモ
リカード内のメモリＩＣ１２に電圧が印加される。又、
コネクタ１とコネクタ９の連結によりカード検出用端子
２ａ，２ｂがメモリカードのカード検出用信号端子１０
ａ，１０ｂに接続され、カード検出用端子２ａ，２ｂの
電圧レベルがハイレベルからローレベルとなり、この状
態が検出回路８で検出されて、メモリカードがメモリカ
ード装置に挿入されたことが検出される。
する。通常、メモリカードがメモリカード装置に挿入さ
れ、コネクタ１とコネクタ９が連結されて電圧出力端子
３とカード電源端子１１が接続され、グランド端子４が
メモリカード側のグランドに接続されると、内部電源７
より電圧出力端子３及びカード電源端子１１介してメモ
リカード内のメモリＩＣ１２に電圧が印加される。又、
コネクタ１とコネクタ９の連結によりカード検出用端子
２ａ，２ｂがメモリカードのカード検出用信号端子１０
ａ，１０ｂに接続され、カード検出用端子２ａ，２ｂの
電圧レベルがハイレベルからローレベルとなり、この状
態が検出回路８で検出されて、メモリカードがメモリカ
ード装置に挿入されたことが検出される。
【０００４】ここで、内部電源７より電圧出力端子３及
びメモリカードのカード電源端子１１を介してメモリＩ
Ｃ１２に印加される電圧は、カード検出用端子２ａ，２
ｂのレベルに関係なく、メモリカード装置にメモリカー
ドが挿入されると印加される。この時、電圧出力端子３
には、メモリカードが挿入されていなくても、内部電源
７より電圧が印加されているため、メモリカードをメモ
リカード装置に挿入すると、カード電源端子１１に急激
に電圧が印加され、メモリＩＣ１２にも印加される。
びメモリカードのカード電源端子１１を介してメモリＩ
Ｃ１２に印加される電圧は、カード検出用端子２ａ，２
ｂのレベルに関係なく、メモリカード装置にメモリカー
ドが挿入されると印加される。この時、電圧出力端子３
には、メモリカードが挿入されていなくても、内部電源
７より電圧が印加されているため、メモリカードをメモ
リカード装置に挿入すると、カード電源端子１１に急激
に電圧が印加され、メモリＩＣ１２にも印加される。
【０００５】
【発明が解決しようとする課題】従来のメモリカード装
置は以上のように構成されているので、メモリカードを
メモリカード装置に挿入した際に、メモリカード内部の
メモリＩＣに電圧が急激に印加され、これによりメモリ
カードの誤動作、或はメモリカード内部の回路の破壊が
起こり、又メモリカードに対して正確なアクセス動作等
の制御動作を行うことができない等の問題点があった。
置は以上のように構成されているので、メモリカードを
メモリカード装置に挿入した際に、メモリカード内部の
メモリＩＣに電圧が急激に印加され、これによりメモリ
カードの誤動作、或はメモリカード内部の回路の破壊が
起こり、又メモリカードに対して正確なアクセス動作等
の制御動作を行うことができない等の問題点があった。
【０００６】この発明は、このような問題点を解決する
ためになされたもので、メモリカードの誤動作及びメモ
リカード内部の回路の破壊を未然に防止することができ
ると共にメモリカードに対するアクセス動作等の制御動
作を正確に行うことができるメモリカード装置を得るこ
とを目的とする。
ためになされたもので、メモリカードの誤動作及びメモ
リカード内部の回路の破壊を未然に防止することができ
ると共にメモリカードに対するアクセス動作等の制御動
作を正確に行うことができるメモリカード装置を得るこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の発明に係
るメモリカード装置は、メモリカードを挿入、取り出し
可能とされたメモリカード装置において、内部電源と、
この内部電源にスイッチを介して接続され、該内部電源
からの電圧の上昇時間を制御する制御回路と、上記メモ
リカードが上記メモリカード装置に挿入された時に上記
スイッチを閉成するスイッチ作動手段と、上記内部電源
の電圧に基づく基準電圧と上記制御回路の出力を比較
し、上記メモリカードが上記メモリカード装置に挿入さ
れたことを検出する検出手段とを備え、上記制御回路の
出力を電源電圧として上記メモリカードへ供給するよう
にしたものである。
るメモリカード装置は、メモリカードを挿入、取り出し
可能とされたメモリカード装置において、内部電源と、
この内部電源にスイッチを介して接続され、該内部電源
からの電圧の上昇時間を制御する制御回路と、上記メモ
リカードが上記メモリカード装置に挿入された時に上記
スイッチを閉成するスイッチ作動手段と、上記内部電源
の電圧に基づく基準電圧と上記制御回路の出力を比較
し、上記メモリカードが上記メモリカード装置に挿入さ
れたことを検出する検出手段とを備え、上記制御回路の
出力を電源電圧として上記メモリカードへ供給するよう
にしたものである。
【０００８】又、請求項２記載の発明に係るメモリカー
ド装置は、メモリカードを挿入、取り出し可能とされた
メモリカード装置において、内部電源と、この内部電源
にスイッチを介して接続され、該内部電源からの電圧の
上昇時間を制御する制御回路と、上記メモリカードが上
記メモリカード装置に挿入された時に上記スイッチを閉
成するスイッチ作動手段と、上記内部電源の電圧に基づ
く基準電圧と上記制御回路の出力を比較し、上記メモリ
カードが上記メモリカード装置に挿入されたことを検出
する検出手段と、この検出手段の出力に基づいて動作が
制御されるバッファ手段とを備え、上記制御回路の出力
を電源電圧として上記メモリカードへ供給すると共に、
上記バッファ手段の出力に基づいて上記メモリカードに
対する制御動作を開始するようにしたものである。
ド装置は、メモリカードを挿入、取り出し可能とされた
メモリカード装置において、内部電源と、この内部電源
にスイッチを介して接続され、該内部電源からの電圧の
上昇時間を制御する制御回路と、上記メモリカードが上
記メモリカード装置に挿入された時に上記スイッチを閉
成するスイッチ作動手段と、上記内部電源の電圧に基づ
く基準電圧と上記制御回路の出力を比較し、上記メモリ
カードが上記メモリカード装置に挿入されたことを検出
する検出手段と、この検出手段の出力に基づいて動作が
制御されるバッファ手段とを備え、上記制御回路の出力
を電源電圧として上記メモリカードへ供給すると共に、
上記バッファ手段の出力に基づいて上記メモリカードに
対する制御動作を開始するようにしたものである。
【０００９】
【作用】請求項１記載の発明においては、メモリカード
がメモリカード装置に挿入された時に内部電源と制御回
路の間のスイッチを閉成し、制御回路で内部電源からの
電圧の上昇時間を制御し、その出力を電源電圧としてメ
モリカードへ供給する。又、内部電源の電圧に基づく基
準電圧と制御回路の出力を比較し、その出力に基づいて
メモリカードに対する制御動作を開始する。これによ
り、メモリカードに急激に電源電圧が供給されることが
なくなり、メモリカードの誤動作及びメモリカード内部
の回路の破壊が防止されると共に、メモリカードに対す
るアクセス動作等の制御動作を確実に行うことができ
る。
がメモリカード装置に挿入された時に内部電源と制御回
路の間のスイッチを閉成し、制御回路で内部電源からの
電圧の上昇時間を制御し、その出力を電源電圧としてメ
モリカードへ供給する。又、内部電源の電圧に基づく基
準電圧と制御回路の出力を比較し、その出力に基づいて
メモリカードに対する制御動作を開始する。これによ
り、メモリカードに急激に電源電圧が供給されることが
なくなり、メモリカードの誤動作及びメモリカード内部
の回路の破壊が防止されると共に、メモリカードに対す
るアクセス動作等の制御動作を確実に行うことができ
る。
【００１０】又、請求項２記載の発明においては、メモ
リカードがメモリカード装置に挿入された時に内部電源
と制御回路の間のスイッチを閉成し、制御回路で内部電
源からの電圧の上昇時間を制御し、その出力を電源電圧
としてメモリカードへ供給する。又、内部電源の電圧に
基づく基準電圧と制御回路の出力を比較し、その出力に
基づいてバッファ手段の動作を制御し、その出力に基づ
いてメモリカードに対する制御動作を開始する。これに
より、メモリカードに急激に電源電圧が供給されること
がなくなり、メモリカードの誤動作、メモリカード内部
の回路の破壊が防止されると共に、メモリカードに対す
るアクセス動作等の制御動作をより確実に行うことがで
きる。
リカードがメモリカード装置に挿入された時に内部電源
と制御回路の間のスイッチを閉成し、制御回路で内部電
源からの電圧の上昇時間を制御し、その出力を電源電圧
としてメモリカードへ供給する。又、内部電源の電圧に
基づく基準電圧と制御回路の出力を比較し、その出力に
基づいてバッファ手段の動作を制御し、その出力に基づ
いてメモリカードに対する制御動作を開始する。これに
より、メモリカードに急激に電源電圧が供給されること
がなくなり、メモリカードの誤動作、メモリカード内部
の回路の破壊が防止されると共に、メモリカードに対す
るアクセス動作等の制御動作をより確実に行うことがで
きる。
【００１１】
実施例１．以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例を示す構成図であり、
図１において、図４と対応する部分には同一符号を付
し、その詳細説明は省略する。図において、２０は内部
電源７に接続され、後述の制御信号によって開閉操作が
可能な例えばＦＥＴを用いたスイッチ、２１は各入力端
がカード検出用端子２ａ，２ｂに接続され、このカード
検出用端子２ａ，２ｂからの信号に基づいてスイッチ２
０を開閉操作するための制御信号を形成するスイッチ作
動手段としてのＮＯＲ回路である。
する。図１はこの発明の一実施例を示す構成図であり、
図１において、図４と対応する部分には同一符号を付
し、その詳細説明は省略する。図において、２０は内部
電源７に接続され、後述の制御信号によって開閉操作が
可能な例えばＦＥＴを用いたスイッチ、２１は各入力端
がカード検出用端子２ａ，２ｂに接続され、このカード
検出用端子２ａ，２ｂからの信号に基づいてスイッチ２
０を開閉操作するための制御信号を形成するスイッチ作
動手段としてのＮＯＲ回路である。
【００１２】２２はスイッチ２０と電圧出力端子３との
間に設けられ、内部電源７からの電圧の上昇時間つまり
電圧の立ち上がり速度を制御する電圧上昇時間制御回
路、２３は非反転入力端子が内部電源７の出力側とグラ
ンド間に接続された分圧抵抗器２４及び２５の接続点に
接続され、反転入力端子が電圧上昇時間制御回路２２の
出力側に接続され、出力端子が検出回路８に接続された
比較回路である。この比較回路２３は、検出回路８と共
に検出手段を構成する。
間に設けられ、内部電源７からの電圧の上昇時間つまり
電圧の立ち上がり速度を制御する電圧上昇時間制御回
路、２３は非反転入力端子が内部電源７の出力側とグラ
ンド間に接続された分圧抵抗器２４及び２５の接続点に
接続され、反転入力端子が電圧上昇時間制御回路２２の
出力側に接続され、出力端子が検出回路８に接続された
比較回路である。この比較回路２３は、検出回路８と共
に検出手段を構成する。
【００１３】次に、動作について説明する。まず、メモ
リカード装置にメモリカードが挿入されるまでは、コネ
クタ１のカード検出用端子２ａ，２ｂに印加される電圧
は、内部電源７のプルアップによりハイレベルとなって
いる。このカード検出用端子２ａ、２ｂのハイレベルの
電圧をＮＯＲ回路２１に供給することにより、ＮＯＲ回
路２１よりローレベルの信号がスイッチ２０に供給さ
れ、このスイッチ２０が開放状態となる。この結果、電
圧上昇時間制御回路２２の入力側が切断されて、実質的
に内部電源７よりコネクタ１の電圧出力端子３に至る信
号線が遮断されて電圧出力端子３の電位は０Ｖとなる。
リカード装置にメモリカードが挿入されるまでは、コネ
クタ１のカード検出用端子２ａ，２ｂに印加される電圧
は、内部電源７のプルアップによりハイレベルとなって
いる。このカード検出用端子２ａ、２ｂのハイレベルの
電圧をＮＯＲ回路２１に供給することにより、ＮＯＲ回
路２１よりローレベルの信号がスイッチ２０に供給さ
れ、このスイッチ２０が開放状態となる。この結果、電
圧上昇時間制御回路２２の入力側が切断されて、実質的
に内部電源７よりコネクタ１の電圧出力端子３に至る信
号線が遮断されて電圧出力端子３の電位は０Ｖとなる。
【００１４】又、電圧上昇時間制御回路２２の出力電圧
が比較回路２３に供給されて分圧抵抗器２４及び２５の
接続点の電圧である基準電圧と比較されるが、この場
合、電圧上昇時間制御回路２２の電圧は０Ｖであるの
で、比較回路２３は、ハイレバルの信号を検出回路８に
出力し、これによりメモリカード装置側にまだメモリカ
ードが挿入されてないことが分かる。
が比較回路２３に供給されて分圧抵抗器２４及び２５の
接続点の電圧である基準電圧と比較されるが、この場
合、電圧上昇時間制御回路２２の電圧は０Ｖであるの
で、比較回路２３は、ハイレバルの信号を検出回路８に
出力し、これによりメモリカード装置側にまだメモリカ
ードが挿入されてないことが分かる。
【００１５】次に、メモリカード装置にメモリカードが
挿入されると、コネクタ１のカード検出用端子２ａ，２
ｂはメモリカード側のカード検出用信号端子１０ａ、１
０ｂ（図４）に接続され、カード検出用端子２ａ，２ｂ
の電圧は、ハイレベルからローレベルに変化する。この
結果、カード検出用端子２ａ，２ｂの電圧を入力とする
ＮＯＲ回路２１の出力信号は、ローレベルからハイレベ
ルに変化し、スイッチ８は閉成状態となる。
挿入されると、コネクタ１のカード検出用端子２ａ，２
ｂはメモリカード側のカード検出用信号端子１０ａ、１
０ｂ（図４）に接続され、カード検出用端子２ａ，２ｂ
の電圧は、ハイレベルからローレベルに変化する。この
結果、カード検出用端子２ａ，２ｂの電圧を入力とする
ＮＯＲ回路２１の出力信号は、ローレベルからハイレベ
ルに変化し、スイッチ８は閉成状態となる。
【００１６】これにより、電圧上昇時間制御回路２２が
内部電源７と接続され、内部電源７からの電圧は、この
電圧上昇時間制御回路２２において所定時間例えば0.1
ｍｓ程度の時間をもって徐々に立ち上げられた後電圧出
力端子３に印加されるので、この電圧出力端子３にカー
ド電源端子１１（図４）を介して接続されているメモリ
カード内のメモリＩＣ１２にも立ち上がりの緩やかな電
圧が電源電圧として供給されることになる。
内部電源７と接続され、内部電源７からの電圧は、この
電圧上昇時間制御回路２２において所定時間例えば0.1
ｍｓ程度の時間をもって徐々に立ち上げられた後電圧出
力端子３に印加されるので、この電圧出力端子３にカー
ド電源端子１１（図４）を介して接続されているメモリ
カード内のメモリＩＣ１２にも立ち上がりの緩やかな電
圧が電源電圧として供給されることになる。
【００１７】一方、このとき、電圧上昇時間制御回路２
２の出力電圧は比較回路２３に供給されており、この出
力電圧が基準電圧に達すると、比較回路２３の出力信号
は、ハイレベルからローレベルに変化し、この状態が検
出回路８で検出されて、メモリカードがメモリカード装
置に挿入されたことが検出される。そして、メモリカー
ド装置は、図示せずも、検出回路８の出力に基づいて、
つまり、メモリカードがメモリカード装置に挿入されて
メモリカードに所定の電源電圧が印加されたことを確認
した後メモリカードに対するアクセス動作等の制御動作
を開始することになる。
２の出力電圧は比較回路２３に供給されており、この出
力電圧が基準電圧に達すると、比較回路２３の出力信号
は、ハイレベルからローレベルに変化し、この状態が検
出回路８で検出されて、メモリカードがメモリカード装
置に挿入されたことが検出される。そして、メモリカー
ド装置は、図示せずも、検出回路８の出力に基づいて、
つまり、メモリカードがメモリカード装置に挿入されて
メモリカードに所定の電源電圧が印加されたことを確認
した後メモリカードに対するアクセス動作等の制御動作
を開始することになる。
【００１８】図２は上述した電圧上昇時間制御回路２２
の具体的回路構成の一例を示す接続図である。図におい
て、３０はＰＮＰ型トランジスタ、３１はＮＰＮ型トラ
ンジスタであって、トランジスタ３０のエミッタはスイ
ッチ２０（図１）の他端に接続され、コレクタは電圧出
力端子３に接続され、ベースはトランジスタ３１のコレ
クタに接続される。
の具体的回路構成の一例を示す接続図である。図におい
て、３０はＰＮＰ型トランジスタ、３１はＮＰＮ型トラ
ンジスタであって、トランジスタ３０のエミッタはスイ
ッチ２０（図１）の他端に接続され、コレクタは電圧出
力端子３に接続され、ベースはトランジスタ３１のコレ
クタに接続される。
【００１９】トランジスタ３１のベースは、抵抗器３２
を介してトランジスタ３０のエミッタとグランド間に接
続されている内部電源電圧分圧用の抵抗器３３及び３４
の接続点に接続されると共にコンデンサ３５を介して接
地され、エミッタは抵抗器３６を介して接地される。
又、トランジスタ３０のコレクタは、並列接続の抵抗器
３７とコンデンサ３８を介して接地される。
を介してトランジスタ３０のエミッタとグランド間に接
続されている内部電源電圧分圧用の抵抗器３３及び３４
の接続点に接続されると共にコンデンサ３５を介して接
地され、エミッタは抵抗器３６を介して接地される。
又、トランジスタ３０のコレクタは、並列接続の抵抗器
３７とコンデンサ３８を介して接地される。
【００２０】そして、抵抗器３３及び３４によってトラ
ンジスタ３１のベース電圧を決定し、抵抗器３２、コン
デンサ３５によってトランジスタ３１のベース電圧の立
ち上がり時間を制御し、トランジスタ３１のエミッタ電
流を調整する。これにより、トランジスタ３０のエミッ
ターコレクタ電流を制御し、コネクタの電圧出力端子３
への印加電圧の立ち上がりを制御する。
ンジスタ３１のベース電圧を決定し、抵抗器３２、コン
デンサ３５によってトランジスタ３１のベース電圧の立
ち上がり時間を制御し、トランジスタ３１のエミッタ電
流を調整する。これにより、トランジスタ３０のエミッ
ターコレクタ電流を制御し、コネクタの電圧出力端子３
への印加電圧の立ち上がりを制御する。
【００２１】このように、本実施例では、メモリカード
装置へのメモリカードの挿入時、メモリカード内のメモ
リＩＣに印加する電源電圧を緩やかに立ち上げることに
より、メモリカードの誤動作及びメモリカード内部の回
路の破壊を未然に防止することができる。又、メモリカ
ードをメモリカード装置に挿入してメモリカードに所定
の電源電圧が印加されたことを確認した後メモリカード
に対するアクセス動作を開始するので、安定した例えば
書き込み、読み出し等の動作が確保される。
装置へのメモリカードの挿入時、メモリカード内のメモ
リＩＣに印加する電源電圧を緩やかに立ち上げることに
より、メモリカードの誤動作及びメモリカード内部の回
路の破壊を未然に防止することができる。又、メモリカ
ードをメモリカード装置に挿入してメモリカードに所定
の電源電圧が印加されたことを確認した後メモリカード
に対するアクセス動作を開始するので、安定した例えば
書き込み、読み出し等の動作が確保される。
【００２２】実施例２．図３はこの発明の他の実施例を
示す構成図であり、図４において、図１と対応する部分
には同一符号を付し、その詳細説明は省略する。本実施
例では、メモリカード装置の例えばＣＥ，ＯＥ，ＷＥ等
の制御信号等が供給される入力端子２７とコネクタ１に
設けられた出力端子２８の間に接続されているバスバッ
ファ２６を比較回路２３の出力で制御するようになし、
この比較回路２３の出力で制御された制御信号を出力端
子２８を介してメモリカード側に供給する。
示す構成図であり、図４において、図１と対応する部分
には同一符号を付し、その詳細説明は省略する。本実施
例では、メモリカード装置の例えばＣＥ，ＯＥ，ＷＥ等
の制御信号等が供給される入力端子２７とコネクタ１に
設けられた出力端子２８の間に接続されているバスバッ
ファ２６を比較回路２３の出力で制御するようになし、
この比較回路２３の出力で制御された制御信号を出力端
子２８を介してメモリカード側に供給する。
【００２３】これにより、メモリカードが確実にメモリ
カード装置側に挿入されてからメモリカード装置からの
制御信号を、メモリカード側のメモリＩＣ１２等が所定
の動作電圧になった後に供給してメモリカードに対する
アクセス動作を開始することができるので、より確実で
安定した例えば書き込み、読み出し等の動作を保障でき
る。
カード装置側に挿入されてからメモリカード装置からの
制御信号を、メモリカード側のメモリＩＣ１２等が所定
の動作電圧になった後に供給してメモリカードに対する
アクセス動作を開始することができるので、より確実で
安定した例えば書き込み、読み出し等の動作を保障でき
る。
【００２４】
【発明の効果】以上のように請求項１記載の発明によれ
ば、メモリカードを挿入、取り出し可能とされたメモリ
カード装置において、内部電源と、この内部電源にスイ
ッチを介して接続され、該内部電源からの電圧の上昇時
間を制御する制御回路と、上記メモリカードが上記メモ
リカード装置に挿入された時に上記スイッチを閉成する
スイッチ作動手段と、上記内部電源の電圧に基づく基準
電圧と上記制御回路の出力を比較し、上記メモリカード
が上記メモリカード装置に挿入されたことを検出する検
出手段とを備え、上記制御回路の出力を電源電圧として
上記メモリカードへ供給するようにしたので、メモリカ
ードに急激に電源電圧が供給されることがなくなり、メ
モリカードの誤動作及びメモリカード内部の回路の破壊
が未然に防止されると共に、メモリカードに対する制御
動作を確実にして正確で安定した動作を確保できるいう
効果がある。
ば、メモリカードを挿入、取り出し可能とされたメモリ
カード装置において、内部電源と、この内部電源にスイ
ッチを介して接続され、該内部電源からの電圧の上昇時
間を制御する制御回路と、上記メモリカードが上記メモ
リカード装置に挿入された時に上記スイッチを閉成する
スイッチ作動手段と、上記内部電源の電圧に基づく基準
電圧と上記制御回路の出力を比較し、上記メモリカード
が上記メモリカード装置に挿入されたことを検出する検
出手段とを備え、上記制御回路の出力を電源電圧として
上記メモリカードへ供給するようにしたので、メモリカ
ードに急激に電源電圧が供給されることがなくなり、メ
モリカードの誤動作及びメモリカード内部の回路の破壊
が未然に防止されると共に、メモリカードに対する制御
動作を確実にして正確で安定した動作を確保できるいう
効果がある。
【００２５】又、請求項２記載の発明によれば、メモリ
カードを挿入、取り出し可能とされたメモリカード装置
において、内部電源と、この内部電源にスイッチを介し
て接続され、該内部電源からの電圧の上昇時間を制御す
る制御回路と、上記メモリカードが上記メモリカード装
置に挿入された時に上記スイッチを閉成するスイッチ作
動手段と、上記内部電源の電圧に基づく基準電圧と上記
制御回路の出力を比較し、上記メモリカードが上記メモ
リカード装置に挿入されたことを検出する検出手段と、
この検出手段の出力に基づいて動作が制御されるバッフ
ァ手段とを備え、上記制御回路の出力を電源電圧として
上記メモリカードへ供給すると共に、上記バッファ手段
の出力に基づいて上記メモリカードに対する制御動作を
開始するようにしたので、メモリカードに急激に電源電
圧が供給されることがなくなり、メモリカードの誤動作
及びメモリカード内部の回路の破壊が未然に防止される
と共に、メモリカードに対するアクセス動作をより確実
にして更に正確で安定した動作を保障できるという効果
がある。
カードを挿入、取り出し可能とされたメモリカード装置
において、内部電源と、この内部電源にスイッチを介し
て接続され、該内部電源からの電圧の上昇時間を制御す
る制御回路と、上記メモリカードが上記メモリカード装
置に挿入された時に上記スイッチを閉成するスイッチ作
動手段と、上記内部電源の電圧に基づく基準電圧と上記
制御回路の出力を比較し、上記メモリカードが上記メモ
リカード装置に挿入されたことを検出する検出手段と、
この検出手段の出力に基づいて動作が制御されるバッフ
ァ手段とを備え、上記制御回路の出力を電源電圧として
上記メモリカードへ供給すると共に、上記バッファ手段
の出力に基づいて上記メモリカードに対する制御動作を
開始するようにしたので、メモリカードに急激に電源電
圧が供給されることがなくなり、メモリカードの誤動作
及びメモリカード内部の回路の破壊が未然に防止される
と共に、メモリカードに対するアクセス動作をより確実
にして更に正確で安定した動作を保障できるという効果
がある。
【図１】この発明に係るメモリカード装置の一実施例を
示す構成図である。
示す構成図である。
【図２】この発明に係るメモリカード装置の一実施例の
要部を示す接続図である。
要部を示す接続図である。
【図３】この発明のメモリカード装置の他の実施例を示
す構成図である。
す構成図である。
【図４】従来のメモリカード装置を示す構成図である。
７ 内部電源 ２０ スイッチ ２１ ＮＯＲ回路 ２２ 電圧上昇時間制御回路 ２３ 比較回路 ２６ バスバッファ
Claims (2)
- 【請求項１】 メモリカードを挿入、取り出し可能とさ
れたメモリカード装置において、 内部電源と、 この内部電源にスイッチを介して接続され、該内部電源
からの電圧の上昇時間を制御する制御回路と、 上記メモリカードが上記メモリカード装置に挿入された
時に上記スイッチを閉成するスイッチ作動手段と、 上記内部電源の電圧に基づく基準電圧と上記制御回路の
出力を比較し、上記メモリカードが上記メモリカード装
置に挿入されたことを検出する検出手段とを備え、上記
制御回路の出力を電源電圧として上記メモリカードへ供
給すると共に、上記検出手段の比較出力に基づいて上記
メモリカードに対する制御動作を開始するようにしたこ
とを特徴とするメモリカード装置。 - 【請求項２】 メモリカードを挿入、取り出し可能とさ
れたメモリカード装置において、 内部電源と、 この内部電源にスイッチを介して接続され、該内部電源
からの電圧の上昇時間を制御する制御回路と、 上記メモリカードが上記メモリカード装置に挿入された
時に上記スイッチを閉成するスイッチ作動手段と、 上記内部電源の電圧に基づく基準電圧と上記制御回路の
出力を比較し、上記メモリカードが上記メモリカード装
置に挿入されたことを検出する検出手段と、 この検出手段の比較出力に基づいて動作が制御されるバ
ッファ手段とを備え、上記制御回路の出力を電源電圧と
して上記メモリカードへ供給すると共に、上記バッファ
手段の出力に基づいて上記メモリカードに対する制御動
作を開始するようにしたことを特徴とするメモリカード
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006756A JPH06214893A (ja) | 1993-01-19 | 1993-01-19 | メモリカード装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5006756A JPH06214893A (ja) | 1993-01-19 | 1993-01-19 | メモリカード装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06214893A true JPH06214893A (ja) | 1994-08-05 |
Family
ID=11647035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5006756A Pending JPH06214893A (ja) | 1993-01-19 | 1993-01-19 | メモリカード装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06214893A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344402B2 (en) | 2006-03-16 | 2008-03-18 | Lenovo Pte. Ltd. | Apparatus and method for component module insertion and removal protection |
-
1993
- 1993-01-19 JP JP5006756A patent/JPH06214893A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7344402B2 (en) | 2006-03-16 | 2008-03-18 | Lenovo Pte. Ltd. | Apparatus and method for component module insertion and removal protection |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5581747A (en) | Communication system for programmable devices employing a circuit shift register | |
| US5166503A (en) | IC memory card | |
| US5349689A (en) | Apparatus for maintaining reset on microprocessor until after electrical chattering from connection of removable memory cartridge has ceased | |
| KR920005168A (ko) | 테스트 모드 동안의 출력 동작으로부터 칩 동작 제어를 가진 반도체 메모리 | |
| KR100449995B1 (ko) | 전기도전성물체,특히칩카드상에서의집적회로의존재검출시스템 | |
| US6353927B1 (en) | Data download technique into installed memory | |
| JPH06214893A (ja) | メモリカード装置 | |
| JPS63240615A (ja) | インタ−フエイス回路 | |
| JPH09319835A (ja) | Ｉｃカード | |
| JP3886877B2 (ja) | Ｐｃカード検出システムおよびｐｃカードの検出処理方法 | |
| KR970005035Y1 (ko) | 전원제어회로 | |
| JP3262386B2 (ja) | 電気部品接続認識装置 | |
| KR970007000B1 (ko) | 전자기기의 카드 전원 및 신호전달 제어장치 | |
| JPH1049257A (ja) | 情報処理装置 | |
| JPH01219918A (ja) | 電子機器 | |
| KR100212081B1 (ko) | 비디오/오디오 입출력 자동 인식회로 및 방법 | |
| KR100224964B1 (ko) | 핫 스왑가능 스카시 백패널 | |
| JPH07302250A (ja) | 半導体回路のラッチアップ防止装置 | |
| JPH05291932A (ja) | 電子回路 | |
| JPH10320268A (ja) | メモリ実装判別回路およびこれを用いたメモリコントロール回路 | |
| JPH0830754A (ja) | Ｉｃカード | |
| JP3062989B2 (ja) | コイル駆動制御装置 | |
| JPH0383695A (ja) | Ｉｃカードユニット | |
| JPH04233645A (ja) | メモリバックアップ回路 | |
| JPH04101167U (ja) | メモリカードの着脱検出回路 |